WO2021215336A1 - 窒化物半導体装置 - Google Patents

窒化物半導体装置 Download PDF

Info

Publication number
WO2021215336A1
WO2021215336A1 PCT/JP2021/015487 JP2021015487W WO2021215336A1 WO 2021215336 A1 WO2021215336 A1 WO 2021215336A1 JP 2021015487 W JP2021015487 W JP 2021015487W WO 2021215336 A1 WO2021215336 A1 WO 2021215336A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
gate
semiconductor device
nitride semiconductor
electron supply
Prior art date
Application number
PCT/JP2021/015487
Other languages
English (en)
French (fr)
Inventor
範和 伊藤
岳利 田中
健 中原
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Priority to US17/906,808 priority Critical patent/US20230114315A1/en
Priority to DE112021002492.2T priority patent/DE112021002492T5/de
Priority to JP2022517003A priority patent/JPWO2021215336A1/ja
Priority to CN202180029895.XA priority patent/CN115428168A/zh
Publication of WO2021215336A1 publication Critical patent/WO2021215336A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

窒化物半導体装置は、電子走行層と、前記電子走行層上に形成された電子供給層と、前記電子供給層上に形成され、第１不純物を含有するＡｌ１－ｘＧａｘＮ（０＜Ｘ＜１）系材料を含むゲート層と、前記ゲート層上に形成され、前記ゲート層にショットキー接合されたゲート電極と、前記電子供給層に電気的に接続されたソース電極およびドレイン電極とを含む。この構成によれば、ゲート耐圧を向上できるので、信頼性の高い窒化物半導体装置を提供することができる。

Description

窒化物半導体装置
　本開示は、窒化物半導体装置に関する。
　たとえば、特許文献１は、支持基板と、支持基板上のバッファ層と、バッファ層上の電子走行層と、電子走行層上の電子供給層と、電子供給層に形成され、電子走行層に達するゲートリセスと、ゲートリセスの壁面および電子供給層上に形成された絶縁膜と、絶縁膜上に埋め込まれたゲート電極と、電子供給層にオーミック接触するように形成され、電子供給層を介して２次元電子ガス層と電気的に接続されたソース電極およびドレイン電極とを含む、ＨＥＭＴを開示している。
特開２０１４－２０７２８７号公報
　本開示の一実施形態に係る窒化物半導体装置は、電子走行層と、前記電子走行層上に形成された電子供給層と、前記電子供給層上に形成され、第１不純物を含有するＡｌ１－ｘＧａｘＮ（０＜Ｘ＜１）系材料を含むゲート層と、前記ゲート層上に形成され、前記ゲート層にショットキー接合されたゲート電極と、前記電子供給層に電気的に接続されたソース電極およびドレイン電極とを含む。
図１は、本開示の一実施形態に係る窒化物半導体装置の模式的な平面図である。 図２は、図１の窒化物半導体装置の内部構造を示す模式的な平面図である。 図３は、図２のIII－III断面を示す図である。 図４は、図３の二点鎖線ＩＶで囲まれた部分の要部拡大図である。 図５は、図４のゲート構造のバリエーションを説明するための図である。 図６は、電子供給層とゲート層とのＡｌ組成比を比較するための図である。 図７は、ゲート層のＡｌ組成比の分布を説明するための図である。 図８は、ゲート層のＡｌ組成比の分布を説明するための図である。 図９は、サンプル１およびサンプル２のゲート電圧と絶縁破壊時間（ｔＢＤ）との関係を示す図である。 図１０は、サンプル１およびサンプル２の電界強度と絶縁破壊時間（ｔＢＤ）との関係を示す図である。
＜本開示の実施形態＞
　まず、本開示の実施形態を列記して説明する。
　本開示の一実施形態に係る窒化物半導体装置は、電子走行層と、前記電子走行層上に形成された電子供給層と、前記電子供給層上に形成され、第１不純物を含有するＡｌ１－ｘＧａｘＮ（０＜Ｘ＜１）系材料を含むゲート層と、前記ゲート層上に形成され、前記ゲート層にショットキー接合されたゲート電極と、前記電子供給層に電気的に接続されたソース電極およびドレイン電極とを含む。
　本開示の一実施形態に係る窒化物半導体装置は、電子走行層と、前記電子走行層上に形成された電子供給層と、前記電子供給層上に形成され、第１不純物を含有するＡｌ１－ｘＧａｘＮ（０＜Ｘ＜１）系の半絶縁材料を含むゲート層と、前記ゲート層上に形成され、前記ゲート層にショットキー接合されたゲート電極と、前記電子供給層に電気的に接続されたソース電極およびドレイン電極とを含んでいてもよい。
　本開示の一実施形態に係る窒化物半導体装置によれば、ゲート耐圧を向上できるので、信頼性の高い窒化物半導体装置を提供することができる。さらに、ゲート層に対してゲート電極がショットキー接合されているので、ゲートリーク電流を低減することもできる。
　本開示の一実施形態に係る窒化物半導体装置では、前記ゲート電極は、ＴｉＮ、Ｔｉ、Ａｌ、Ｗ、ＭｏおよびＴａＮの少なくとも一種を含んでいてもよい。
　本開示の一実施形態に係る窒化物半導体装置では、前記第１不純物は、ＭｇおよびＺｎの少なくとも一種を含んでいてもよい。
　本開示の一実施形態に係る窒化物半導体装置では、前記ゲート層は、６０ｎｍ以上の厚さを有し、かつ３×１０１８ｃｍ－３以上の前記第１不純物の濃度を有していてもよい。
　本開示の一実施形態に係る窒化物半導体装置では、前記ゲート層は、１００ｎｍ以上の厚さを有していてもよい。
　本開示の一実施形態に係る窒化物半導体装置では、前記電子走行層は、ＧａＮ系材料を含み、前記電子供給層は、Ａｌ１－ｘＧａｘＮ（０＜Ｘ＜１）系材料を含み、前記ゲート層は、前記電子供給層のＡｌ組成比よりも小さいＡｌ組成比を有していてもよい。
　本開示の一実施形態に係る窒化物半導体装置では、前記ゲート層は、Ａｌ組成比が相対的に小さい第１部分と、前記第１部分に対して前記電子供給層の反対側に形成され、前記第１部分よりも相対的に大きいＡｌ組成比を有する第２部分とを含み、前記第１部分および前記第２部分の平均Ａｌ組成比が、前記電子供給層のＡｌ組成比よりも小さくてもよい。
　本開示の一実施形態に係る窒化物半導体装置では、前記ゲート層のＡｌ組成比は、前記電子供給層から前記ゲート電極に向かってリニアまたはステップ状に増加していてもよい。
　本開示の一実施形態に係る窒化物半導体装置は、前記ゲート層および前記ゲート電極に連続して跨り前記電子供給層の表面に対して傾斜した壁面を有するメサ構造部を含んでいてもよい。
　本開示の一実施形態に係る窒化物半導体装置では、前記ゲート電極は、前記ゲート層よりも小さい厚さを有していてもよい。
　本開示の一実施形態に係る窒化物半導体装置では、前記ゲート電極は、前記ゲート層の側面と前記ゲート電極の側面との間に段差が形成されるように、前記ゲート層の内方領域に形成されていてもよい。
　本開示の一実施形態に係る窒化物半導体装置では、前記ゲート電極は、前記ゲート層よりも大きい厚さを有していてもよい。
＜本開示の実施形態の詳細な説明＞
　次に、本開示の実施形態を、添付図面を参照して詳細に説明する。
≪窒化物半導体装置１の平面構造≫
　図１は、本開示の一実施形態に係る窒化物半導体装置１の模式的な平面図である。図２は、図１の窒化物半導体装置１の内部構造を示す模式的な平面図である。
　窒化物半導体装置１は、図１に示すように、平面視四角形状に形成されたチップであってもよい。この実施形態では、窒化物半導体装置１は、平面視正方形状に形成されており、たとえば、時計回りに連続して、第１辺１１、第２辺１２、第３辺１３および第４辺１４を有している。
　窒化物半導体装置１の第１辺１１および第３辺１３の長さＬ１は、たとえば、０．５ｍｍ～１０ｍｍであり、第２辺１２および第４辺１４の長さＬ２は、たとえば、０．５ｍｍ～１０ｍｍであってもよい。
　窒化物半導体装置１上の略中央部には、アクティブ領域２が形成されている。アクティブ領域２は、図２に示すように、ゲート電極３と、ゲート電極３を両側から挟むように配置されたソース電極４およびドレイン電極５とのセットを１ユニットとして、当該ユニットが互いに平行に並んで配列された構造を有している。
　より具体的には、ソース電極４およびドレイン電極５はＸ方向に延びている。ゲート電極３は、互いに平行にＸ方向に延びた複数の電極部６と、これらの複数の電極部６の対応する端部どうしをそれぞれ連結する２つのベース部７とを含む。
　図２の例では、ソース電極４（Ｓ）、ゲート電極３の電極部６（Ｇ）およびドレイン電極５（Ｄ）は、Ｙ方向にＤＧＳＧＤＧＳの順に周期的に配置されている。これにより、ソース電極４（Ｓ）およびドレイン電極５（Ｄ）でゲート電極３の電極部６（Ｇ）を挟むことによって素子構造が構成されている。半導体積層構造２８（後述）上の表面の領域は、当該素子構造を含むアクティブ領域２と、アクティブ領域２以外のノンアクティブ領域８とからなる。図２において、符号９は、アクティブ領域２とノンアクティブ領域８との境界線である素子分離線（isolation line）を示している。ゲート電極３のベース部７は、ノンアクティブ領域８において、複数の電極部６の対応する端部どうしをそれぞれ連結している。
　アクティブ領域２は、この実施形態では、第１辺１１および第３辺１３に沿う方向に長手な平面視長方形状であり、第１辺１１の長さＬ１とほぼ同等の大きさの長さを有している。
　アクティブ領域２の各ユニットのソース電極４、ゲート電極３およびドレイン電極５から引き出された電極として、ソース電極膜１０、ゲート電極膜１５およびドレイン電極膜１６が配置されている。ソース電極膜１０、ゲート電極膜１５およびドレイン電極膜１６としては、たとえば、Ａｌ膜等の金属膜を適用できる。なお、ソース電極膜１０、ゲート電極膜１５およびドレイン電極膜１６は、それぞれ、構成材料に基づいて、ソースメタル、ゲートメタルおよびドレインメタルと称してもよいし、機能面に基づいて、単に、ソース電極、ゲート電極およびドレイン電極と称してもよい。
　ソース電極膜１０は、アクティブ領域２に対して第１辺１１側に配置されている。この実施形態では、ソース電極膜１０は、アクティブ領域２よりも狭い幅を有する平面視長方形状に形成されている。
　窒化物半導体装置１上の領域には、アクティブ領域２とソース電極膜１０との幅の差によって形成された段差からなる領域１７が形成されている。領域１７は、図１に示すように、窒化物半導体装置１の第１辺１１と第２辺１２との交差部に形成されていてもよい。
　ゲート電極膜１５は、アクティブ領域２とソース電極膜１０との段差によって形成された領域１７（この実施形態では、窒化物半導体装置１の第１辺１１と第２辺１２との交差部）に配置され、平面視四角形状に形成されている。
　ドレイン電極膜１６は、アクティブ領域２と窒化物半導体装置１の第３辺１３との間に配置され、第１辺１１の長さＬ１とほぼ同等の大きさの幅を有する平面視長方形状に形成されている。つまり、ドレイン電極膜１６は、第１辺１１および第３辺１３に沿う方向に長手な長方形状に形成されていてもよい。
　そして、ソース電極膜１０、ゲート電極膜１５およびドレイン電極膜１６は、表面絶縁膜１８で覆われている。表面絶縁膜１８としては、たとえば、ＳｉＮ等を適用できる。表面絶縁膜１８には、ソース電極膜１０、ゲート電極膜１５およびドレイン電極膜１６の一部を、それぞれ、ソースパッド１９、ゲートパッド２０およびドレインパッド２１として露出させる開口２２，２３，２４が形成されている。
　ソースパッド１９は、たとえば、窒化物半導体装置１の第１辺１１の近傍に、第１辺１１に沿う略楕円形状に形成されている。略楕円形状のソースパッド１９は、図１に示すように、第１辺１１に沿い、第１辺１１に交差する方向に互いに対向する１対の直線と、当該１対の辺の各端部同士を繋ぐ半円とを含む形状であってもよい。
　ゲートパッド２０は、窒化物半導体装置１の第１辺１１に沿って、ソースパッド１９と間隔を空けて配置されている。つまり、窒化物半導体装置１の第１辺１１に沿って、ソースパッド１９およびゲートパッド２０が、並べて配置されていてもよい。また、ゲートパッド２０の形状としては、ソースパッド１９と同様に、第１辺１１に沿う略楕円形状であってもよい。
　ドレインパッド２１は、たとえば、窒化物半導体装置１の第３辺１３の近傍に、第３辺１３に沿う略楕円形状に形成されている。略楕円形状のドレインパッド２１は、図１に示すように、第３辺１３に沿い、第３辺１３に交差する方向に互いに対向する１対の直線と、当該１対の辺の各端部同士を繋ぐ半円とを含む形状であってもよい。この実施形態では、１対の直線の長さは、窒化物半導体装置１の第１辺１１の長さＬ１とほぼ同等の大きさであってもよい。この場合、ドレインパッド２１は、第１辺１１に交差する方向において、ソースパッド１９およびゲートパッド２０の両方に対向していてもよい。
　なお、ソースパッド１９、ゲートパッド２０およびドレインパッド２１の形状、配置、個数等について、上記の例はあくまでも一例であり、設計により適宜変更してもよい。
≪窒化物半導体装置１の断面構造≫
　図３は、図２のIII－III断面を示す図である。図４は、図３の二点鎖線ＩＶで囲まれた部分の要部拡大図である。図５は、図４のゲート構造のバリエーションを説明するための図である。
　窒化物半導体装置１は、第１面２５および第１面２５の反対側の第２面２６を有する基板２７と、基板２７の第１面２５上に形成された半導体積層構造２８とを含む。
　基板２７としては、たとえば、サファイア基板等の絶縁性基板、Ｓｉ基板、ＳｉＣ基板、ＧａＮ基板等の半導体基板を適用できる。この実施形態では、基板２７は、Ｓｉ基板である。また、基板２７の厚さは、たとえば、４００μｍ～１０００μｍであってもよい。なお、基板２７の第１面２５および第２面２６は、それぞれ、基板２７の表面および裏面と称してもよい。また、基板２７の第２面２６は、電極や半導体積層構造等の構造物が形成されていない露出面であってもよい。
　半導体積層構造２８は、互いに異なる組成からなる複数の半導体層で構成された積層構造である。この実施形態では、半導体積層構造２８は、基板２７の第１面２５に近い側から順に、バッファ層２９、電子走行層３０および電子供給層３１を含む。これらの層２９～３１は、基板２７の第１面２５に、原料をエピタキシャル成長させることによって形成されていてもよい。
　バッファ層２９としては、たとえば、基板２７に対する電子走行層３０の格子不整合を緩和できるものであれば特に制限されない。バッファ層２９は、たとえば、複数の窒化物半導体層を積層した多層バッファ層であってもよい。この実施形態では、バッファ層２９は、基板２７の第１面２５に接するＡｌＮ層からなる第１バッファ層３２と、第１バッファ層３２上に積層されたＡｌＧａＮ層からなる第２バッファ層３３とを含む。第１バッファ層３２の厚さは、たとえば、５０ｎｍ～５００ｎｍ程度であってもよい。第２バッファ層３３の厚さは、たとえば、第１バッファ層３２よりも大きく、５０ｎｍ～２０００ｎｍ程度であってもよい。バッファ層２９は、ＡｌＮの単層またはＡｌＧａＮの単層であってもよい。
　電子走行層３０としては、たとえば、アンドープの窒化物半導体を適用でき、具体的には、アンドープのＡｌ１－ｘＧａｘＮ（０＜Ｘ≦１）系材料からなる層であってもよい。アンドープの窒化物半導体層とは、たとえば、電子走行層３０の結晶成長過程において、意図的に不純物がドープされずに形成された半導体層を意味し、電子走行層３０を構成するＡｌ、ＧａおよびＮの他に、何種類かの別の元素が意図せずに混入していてもよい。
　また、電子走行層３０の厚さは、たとえば、０．３μｍ以下であり、０．０１μｍ以上であってもよい。なお、電子走行層３０は、後述する二次元電子ガス３４が形成され、窒化物半導体装置１のチャネルが形成される層であるから、チャネル層と称してもよい。
　電子供給層３１としては、たとえば、電子走行層３０とＡｌ組成比が異なるＡｌ１－ｘＧａｘＮ（０≦Ｘ＜１）系材料からなる層を適用できる。たとえば、電子走行層３０がＧａＮ層であり、電子供給層３１がＡｌＧａＮ層であってもよい。また、電子供給層３１の厚さは、たとえば、電子供給層３１がＡｌＧａＮであれば５ｎｍ～１００ｎｍであってもよく、電子供給層３１がＡｌＮであれば１ｎｍ～５ｎｍであってもよい。なお、電子供給層３１は、バリア層と称してもよい。
　このように、電子走行層３０と電子供給層３１とは、Ａｌ組成比の異なる窒化物半導体からなっており、それらの間には格子不整合が生じている。そして、この格子不整合に起因する分極のために、電子走行層３０と電子供給層３１との界面に近い位置（たとえば界面から数Å程度の距離の位置）には、その分極に起因する二次元電子ガス３４が広がっている。
　半導体積層構造２８上には、ゲート層３５が形成されており、このゲート層３５上にゲート電極３が形成されている。
　ゲート層３５は、電子供給層３１の表面３７の一部に選択的に形成されている。ゲート層３５は、Ａｌ１－ｘＧａｘＮ（０＜Ｘ＜１）系材料からなる。この実施形態では、ゲート層３５は、本開示の第１不純物の一例としてのＭｇおよびＺｎの少なくとも一種を不純物として含有している。ゲート層３５のＡｌ１－ｘＧａｘＮ（０＜Ｘ＜１）系材料は、半絶縁材料であってもよい。半絶縁材料とは、ゲート層３５の形成に際して、上記の不純物をドープしながらＡｌ１－ｘＧａｘＮ（０＜Ｘ＜１）系材料をエピタキシャル成長させた後、当該不純物を活性化させるためのアニール処理を実施しないことによって、不純物が不活性の状態であるＡｌ１－ｘＧａｘＮ（０＜Ｘ＜１）系材料と定義してもよい。
　また、図４に示すように、ゲート層３５の厚さＴ１は、たとえば、６０ｎｍ以上であり、好ましくは、６０ｎｍ～１６５ｎｍであり、さらに好ましくは、１００ｎｍ～１６５ｎｍであってもよい。また、ゲート層３５の不純物濃度（ＭｇおよびＺｎが両方含有される場合は、両者のトータル濃度）は、たとえば、３×１０１８ｃｍ－３以上であり、好ましくは、３×１０１８ｃｍ－３～５×１０２０ｃｍ－３であってもよい。
　窒化物半導体装置１では、電子供給層３１における電子走行層３０とのヘテロ界面付近に発生した正の分極電荷が、ゲート層３５内に生じる自発分極によって打ち消され、結果として、ゲート電極３の直下の領域において選択的に二次元電子ガス３４が消失する。これにより、二次元電子ガス３４は、このゲート電極３の直下の領域を境界にして分布領域が分断され、窒化物半導体装置１のノーマリオフ動作が達成されている。
　ゲート電極３は、ゲート層３５にショットキー接合されている。ゲート電極３の材料としては、ゲート層３５にショットキー接合できれば特に制限されない。たとえば、ＡｌＧａＮ系材料からなるゲート層３５に対して、ゲート電極３は、ＴｉＮ、Ｔｉ、Ａｌ、Ｗ、ＭｏおよびＴａＮの少なくとも一種であってもよい。
　また、図４に示すように、ゲート電極３の厚さＴ２は、ゲート層３５の厚さＴ１よりも小さく、たとえば、１００ｎｍ以上であり、好ましくは、５０ｎｍ～１５０ｎｍであってもよい。
　また、この実施形態では、図４に示すように、ゲート層３５およびゲート電極３の積層構造は、メサ構造部３６を形成している。このメサ構造部３６は、図２にゲート電極３（電極部６）で示したように、互いに間隔を空けてストライプ状に延びており、リッジ構造と称してもよい。
　メサ構造部３６は、電子供給層３１の表面３７に対して傾斜した壁面３８を有している。壁面３８は、ゲート層３５およびゲート電極３に連続して跨っている。言い換えれば、ゲート層３５の側面３９とゲート電極３の側面４０とが１つの平坦面を形成するように段差なく連続することによって、壁面３８が形成されている。これにより、メサ構造部３６は、図４に示すように、断面視において、ゲート電極３の上面４１を上底とし、ゲート層３５の下面４２を下底とする略等脚台形状であってもよい。
　半導体積層構造２８上には、ゲート電極３を覆うように絶縁層４３が形成されている。絶縁層４３としては、たとえば、ＳｉＯ２等を適用できる。また、絶縁層４３の厚さは、たとえば、５０ｎｍ～３００ｎｍであってもよい。
　絶縁層４３には、電子供給層３１を露出させるソースコンタクトホール４４およびドレインコンタクトホール４５が形成されている。ソースコンタクトホール４４およびドレインコンタクトホール４５には、それぞれ、ソース電極４およびドレイン電極５が形成されている。
　ソース電極４は、電子供給層３１にオーミック接触している。ソース電極４は、たとえば、電子供給層３１にオーミック接触する下層（たとえば、Ｔｉ層）と、下層に積層された上層（たとえば、Ａｌ層）とを有していてもよい。また、ソース電極４は、ソースコンタクトホール４４からドレイン電極５に向かって延びる延出部４６を有している。延出部４６は、ゲート電極３を覆うように形成されており、電子供給層３１の表面３７に沿う方向において、ゲート電極３とドレイン電極５との間に端部４７を有している。
　ドレイン電極５は、電子供給層３１にオーミック接触している。ドレイン電極５は、たとえば、電子供給層３１にオーミック接触する下層（たとえば、Ｔｉ層）と、下層に積層された上層（たとえば、Ａｌ層）とを有していてもよい。
≪ゲート構造のバリエーション≫
　次に、ゲート層３５およびゲート電極３によって形成されたゲート構造のバリエーションについて、図５を参照して説明する。
　図４では、ゲート構造は、ゲート層３５およびゲート電極３に連続して跨る壁面３８を有するメサ構造部３６を形成していた。これに対し、図５のゲート層３５およびゲート電極３によって形成されたメサ構造部４８は、ゲート層３５とゲート電極３との境界部で段差４９を有する壁面５０を有している。より具体的には、ゲート電極３の側面４０が、ゲート層３５の側面３９に対してゲート層３５の内側に離れた位置に形成されている。これにより、ゲート電極３は、ゲート層３５の内方領域に形成されている。
　また、ゲート層３５の側面３９およびゲート電極３の側面４０は、それぞれ、電子供給層３１の表面３７に対して傾斜している。さらに、ゲート電極３の側面４０は、電子供給層３１の表面３７に対して傾斜した平坦面５１と、平坦面５１に連続し、ゲート層３５の内方領域に膨らむ曲面５２とを含んでいてもよい。たとえば、ゲート電極３の下部の側面４０が曲面５２であってもよい。曲面５２は、ゲート層３５の側面３９に連続していてもよい。
　また、メサ構造部４８では、ゲート電極３の厚さＴ２は、ゲート層３５の厚さＴ１よりも大きくてもよい。この場合、ゲート層３５の厚さＴ１が５０ｎｍ～１５０ｎｍであり、ゲート電極３の厚さＴ２が１００ｎｍ～３００ｎｍであってもよい。
≪ゲート層３５のＡｌ組成比≫
　次に、図６～図８を参照して、ゲート層３５のＡｌ組成比について詳細に説明する。図６は、電子供給層３１とゲート層３５とのＡｌ組成比を比較するための図である。
　前述のように、電子供給層３１はＡｌ１－ｘＧａｘＮ（０≦Ｘ＜１）系材料からなり、ゲート層３５はＡｌ１－ｘＧａｘＮ（０＜Ｘ＜１）系材料からなっていてもよい。したがって、電子供給層３１がＡｌ１－ｘＧａｘＮ（０＜Ｘ＜１）系材料からなる場合、電子供給層３１およびゲート層３５の両方がＡｌＧａＮ層であってもよい。
　この場合、ゲート層３５は、電子供給層３１のＡｌ組成比Ｘ１よりも小さいＡｌ組成比（後述する平均Ａｌ組成比Ｘ４）を有していることが好ましい。たとえば、ＡｌＧａＮ電子供給層３１のＡｌ組成比Ｘ１が１５％～３０％であり、ＡｌＧａＮゲート層３５のＡｌ組成比Ｘ４は、５％～１０％であってもよい。これにより、ゲート層３５でのクラックの発生を抑制し、ゲートリーク電流が流れることを防止することができる。
　下地のＧａＮ層（電子走行層３０）からＧａＮの格子定数に近い格子定数で成長した電子供給層３１は、ＡｌＧａＮ層ではあるが、その表面３７においてＧａＮの格子定数に近い格子定数を有している。そのため、ゲート層３５のＡｌ組成比を小さくし、ゲート層３５の結晶構造をＧａＮの結晶構造に近づけることによって、ゲート層３５と電子供給層３１との格子定数差を小さくすることができる。その結果、格子定数差に起因する歪みを小さくすることができるので、ゲート層３５におけるクラック発生確率を低減することができる。
　また、この実施形態では、図６に示すように、ゲート層３５は、Ａｌ組成比Ｘ２が相対的に小さい第１部分５３と、第１部分５３に対して電子供給層３１の反対側に形成され、第１部分５３よりも相対的に大きいＡｌ組成比Ｘ３を有する第２部分５４とを含んでいる。この場合、第１部分５３および第２部分５４の平均Ａｌ組成比（（Ｘ２＋Ｘ３）／２）が、電子供給層３１のＡｌ組成比Ｘ１よりも小さくてもよい。また、第１部分５３の厚さは、第２部分５４の厚さよりも小さくてもよい。たとえば、第１部分５３の厚さが５ｎｍ～３０ｎｍであり、第２部分５４の厚さが５０ｎｍ～１２０ｎｍであってもよい。
　電子供給層３１に近い第１部分５３のＡｌ組成比Ｘ２を第２部分５４のＡｌ組成比Ｘ３よりも小さくすることによって、ゲート層３５に対するゲート電極３のショットキー特性を安定化させることができる。また、ゲート層３５を、安定してリッジ構造に形成することができる。たとえば、ゲート層３５を選択的にエッチングする場合、エッチングレートの変化に基づいてエッチングをストップしている。第１部分５３を形成することで、第１部分５３と電子供給層３１のエッチングレートが大きく異なるため、より正確なエッチングストップが可能となる。
　ゲート層３５の第１部分５３および第２部分５４は、たとえば、ゲート層３５のエピタキシャル成長中、エピタキシャル成長装置のチャンバに供給するアルミニウム原料ガス（たとえば、トリメチルアルミニウム（ＴＭＡｌ））の供給量を変化させることによって形成することができる。したがって、ゲート層３５の第１部分５３と第２部分５４との間には、明確な境界が形成されていなくてもよい。たとえば、図６では、ゲート層３５の第１部分５３と第２部分５４との境界部５５を直線の破線で示しているが、実際には明確な直線状でなくてもよい。たとえば、ゲート層３５の厚さ方向の組成分析をしたときに、Ａｌ組成比が増加または減少している一定の厚さ部分を、漠然とした境界部と定義してもよい。
　次に、ゲート層３５におけるＡｌ組成比の分布について、図６に図７および図８を加えて、より詳しく説明する。図７および図８は、ゲート層３５のＡｌ組成比の分布を説明するための図である。なお、図７では、ゲート層３５が互いにＡｌ組成比が異なる部分として、電子供給層３１側から順に、第１部分５６、第２部分５７、第３部分５８および第４部分５９を有している場合を示している。つまり、ゲート層３５は、互いにＡｌ組成比が異なる部分として、図６のように２つの部分に限らず、３つの部分、４つの部分、それ以上の部分を有していてもよい。
　図６および図７では、ゲート層３５のＡｌ組成比の分布が、電子供給層３１からゲート電極３に向かってステップ状に増加している。ステップ状とは、たとえば、ゲート層３５の厚さ方向の組成分析をしたときに、一定範囲のＡｌ組成比を有する部分が複数形成されていることを意味していてもよい。たとえば、図６では、０％～３％のＡｌ組成比を有する第１部分５３と、５％～１５％のＡｌ組成比を有する第２部分５４とが形成され、これらのＡｌ組成比をグラフ化したときに、一定幅の段差が設けられていてもよい。
　一方、図８では、ゲート層３５のＡｌ組成比の分布が、分布曲線６０で示されるように、電子供給層３１からゲート電極３に向かってリニアに増加している。リニアに増加とは、たとえば、ゲート層３５の厚さ方向の組成分析をしたときに、Ａｌ組成比が電子供給層３１からゲート電極３に向かって連続的に増加していることを意味していてもよい。なお、図８では、比較のために、図７のステップ状に変化するＡｌ組成比の分布を破線で示している。
≪窒化物半導体装置１の作用効果≫
　次に、この実施形態にかかる窒化物半導体装置１の作用効果について説明する。
　前述の窒化物半導体装置１によれば、ゲート層３５が、ＭｇおよびＺｎの少なくとも一種を含有するＡｌ１－ｘＧａｘＮ（０＜Ｘ＜１）系材料からなるので、ゲート耐圧を向上することができる。さらに、ゲート層３５に対してゲート電極３がショットキー接合されているので、ゲートリーク電流を低減することもできる。その結果、信頼性の高い窒化物半導体装置１を提供することができる。
　ＡｌＧａＮゲート層３５によってゲート耐圧が向上することについては、図９および図１０に示されている。図９は、サンプル１およびサンプル２のゲート電圧と絶縁破壊時間（ｔＢＤ）との関係を示す図である。図１０は、サンプル１およびサンプル２の電界強度と絶縁破壊時間（ｔＢＤ）との関係を示す図である。
　より具体的には、ＡｌＧａＮ（Ｍｇドープ）およびＧａＮ（Ｍｇドープ）それぞれのゲート層３５を備えるＨＥＭＴに対して、ＴＤＤＢ（Time Dependent Dielectric Breakdown）試験を行い、ＡｌＧａＮゲート層３５（サンプル１）およびＧａＮゲート層３５（サンプル２）のどちらのゲート層が短時間で破壊するかを比較した。なお、ゲート層３５の厚さは８０ｎｍとし、Ａｌ組成比は８％とし、Ｍｇの濃度は５×１０１９ｃｍ－３とした。
　図９に示すように、サンプル２では、ゲート電圧Ｖｇを７．５Ｖ、８．５Ｖおよび９．５Ｖと高くするほど、ゲート層３５の破壊に至るまでの時間ｔＢＤが短くなっている。これに対し、サンプル１では、サンプル２と同様に、ゲート電圧Ｖｇの増加に伴って時間ｔＢＤが短くなっているが、いずれのゲート電圧Ｖｇにおいても、サンプル２に比べて、破壊に至るまでの時間ｔＢＤが長いことが分かる。
　また、図１０は、図９のグラフのＸ軸（横軸）を、ゲート層３５の電界強度で示したものである。図１０によれば、サンプル１のゲート層３５の電界強度がサンプル２のゲート層３５の電界強度に比べて高電界強度側にシフトしており、サンプル１のゲート層３５の耐圧が優位であることが分かる。たとえば、ゲート電圧Ｖｇ＝７．５Ｖが印加されたとき、サンプル２の電界強度が約７．２×１０５Ｖ／ｃｍであるのに対して、サンプル１の電界強度は約７．８×１０５Ｖ／ｃｍであった。
　以上、本開示の実施形態について説明したが、本開示は、他の形態で実施することもでき、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
　本出願は、２０２０年４月２３日に日本国特許庁に提出された特願２０２０－０７６６６４号に対応しており、この出願の全開示はここに引用により組み込まれるものとする。
１　　　　：窒化物半導体装置
３　　　　：ゲート電極
４　　　　：ソース電極
５　　　　：ドレイン電極
６　　　　：電極部
７　　　　：ベース部
１０　　　：ソース電極膜
１５　　　：ゲート電極膜
１６　　　：ドレイン電極膜
２８　　　：半導体積層構造
３０　　　：電子走行層
３１　　　：電子供給層
３５　　　：ゲート層
３６　　　：メサ構造部
３７　　　：（電子供給層）表面
３８　　　：（メサ構造部）壁面
３９　　　：（ゲート層）側面
４０　　　：（ゲート電極）側面
４８　　　：メサ構造部
４９　　　：段差
５０　　　：（メサ構造部）壁面
５１　　　：（ゲート電極）平坦面
５２　　　：（ゲート電極）曲面
５３　　　：（ゲート層）第１部分
５４　　　：（ゲート層）第２部分
５５　　　：境界部
５６　　　：（ゲート層）第１部分
５７　　　：（ゲート層）第２部分
５８　　　：（ゲート層）第３部分
５９　　　：（ゲート層）第４部分
Ｔ１　　　：厚さ
Ｔ２　　　：厚さ
Ｘ１　　　：Ａｌ組成比
Ｘ２　　　：Ａｌ組成比
Ｘ３　　　：Ａｌ組成比
Ｘ４　　　：平均Ａｌ組成比
 

Claims (13)

  1. 　電子走行層と、
    　前記電子走行層上に形成された電子供給層と、
    　前記電子供給層上に形成され、第１不純物を含有するＡｌ１－ｘＧａｘＮ（０＜Ｘ＜１）系材料を含むゲート層と、
    　前記ゲート層上に形成され、前記ゲート層にショットキー接合されたゲート電極と、
    　前記電子供給層に電気的に接続されたソース電極およびドレイン電極とを含む、窒化物半導体装置。
  2. 　電子走行層と、
    　前記電子走行層上に形成された電子供給層と、
    　前記電子供給層上に形成され、第１不純物を含有するＡｌ１－ｘＧａｘＮ（０＜Ｘ＜１）系の半絶縁材料を含むゲート層と、
    　前記ゲート層上に形成され、前記ゲート層にショットキー接合されたゲート電極と、
    　前記電子供給層に電気的に接続されたソース電極およびドレイン電極とを含む、窒化物半導体装置。
  3. 　前記ゲート電極は、ＴｉＮ、Ｔｉ、Ａｌ、Ｗ、ＭｏおよびＴａＮの少なくとも一種を含む、請求項１または２に記載の窒化物半導体装置。
  4. 　前記第１不純物は、ＭｇおよびＺｎの少なくとも一種を含む、請求項１～３のいずれか一項に記載の窒化物半導体装置。
  5. 　前記ゲート層は、６０ｎｍ以上の厚さを有し、かつ３×１０１８ｃｍ－３以上の前記第１不純物の濃度を有している、請求項１～４のいずれか一項に記載の窒化物半導体装置。
  6. 　前記ゲート層は、１００ｎｍ以上の厚さを有している、請求項５に記載の窒化物半導体装置。
  7. 　前記電子走行層は、ＧａＮ系材料を含み、
    　前記電子供給層は、Ａｌ１－ｘＧａｘＮ（０＜Ｘ＜１）系材料を含み、
    　前記ゲート層は、前記電子供給層のＡｌ組成比よりも小さいＡｌ組成比を有している、請求項１～６のいずれか一項に記載の窒化物半導体装置。
  8. 　前記ゲート層は、Ａｌ組成比が相対的に小さい第１部分と、前記第１部分に対して前記電子供給層の反対側に形成され、前記第１部分よりも相対的に大きいＡｌ組成比を有する第２部分とを含み、
    　前記第１部分および前記第２部分の平均Ａｌ組成比が、前記電子供給層のＡｌ組成比よりも小さい、請求項７に記載の窒化物半導体装置。
  9. 　前記ゲート層のＡｌ組成比は、前記電子供給層から前記ゲート電極に向かってリニアまたはステップ状に増加している、請求項１～８のいずれか一項に記載の窒化物半導体装置。
  10. 　前記ゲート層および前記ゲート電極に連続して跨り前記電子供給層の表面に対して傾斜した壁面を有するメサ構造部を含む、請求項１～９のいずれか一項に記載の窒化物半導体装置。
  11. 　前記ゲート電極は、前記ゲート層よりも小さい厚さを有している、請求項１０に記載の窒化物半導体装置。
  12. 　前記ゲート電極は、前記ゲート層の側面と前記ゲート電極の側面との間に段差が形成されるように、前記ゲート層の内方領域に形成されている、請求項１～９のいずれか一項に記載の窒化物半導体装置。
  13. 　前記ゲート電極は、前記ゲート層よりも大きい厚さを有している、請求項１２に記載の窒化物半導体装置。
PCT/JP2021/015487 2020-04-23 2021-04-14 窒化物半導体装置 WO2021215336A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US17/906,808 US20230114315A1 (en) 2020-04-23 2021-04-14 Nitride semiconductor device
DE112021002492.2T DE112021002492T5 (de) 2020-04-23 2021-04-14 Nitrid-halbleiterbauteil
JP2022517003A JPWO2021215336A1 (ja) 2020-04-23 2021-04-14
CN202180029895.XA CN115428168A (zh) 2020-04-23 2021-04-14 氮化物半导体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-076664 2020-04-23
JP2020076664 2020-04-23

Publications (1)

Publication Number Publication Date
WO2021215336A1 true WO2021215336A1 (ja) 2021-10-28

Family

ID=78269301

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/015487 WO2021215336A1 (ja) 2020-04-23 2021-04-14 窒化物半導体装置

Country Status (5)

Country Link
US (1) US20230114315A1 (ja)
JP (1) JPWO2021215336A1 (ja)
CN (1) CN115428168A (ja)
DE (1) DE112021002492T5 (ja)
WO (1) WO2021215336A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014179546A (ja) * 2013-03-15 2014-09-25 Renesas Electronics Corp 半導体装置
JP2017017071A (ja) * 2015-06-26 2017-01-19 トヨタ自動車株式会社 窒化物半導体装置
JP2018196026A (ja) * 2017-05-18 2018-12-06 株式会社豊田中央研究所 ゲート駆動装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6024579B2 (ja) 2013-04-11 2016-11-16 株式会社デンソー Ｈｅｍｔを備えた半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014179546A (ja) * 2013-03-15 2014-09-25 Renesas Electronics Corp 半導体装置
JP2017017071A (ja) * 2015-06-26 2017-01-19 トヨタ自動車株式会社 窒化物半導体装置
JP2018196026A (ja) * 2017-05-18 2018-12-06 株式会社豊田中央研究所 ゲート駆動装置

Also Published As

Publication number Publication date
US20230114315A1 (en) 2023-04-13
CN115428168A (zh) 2022-12-02
DE112021002492T5 (de) 2023-03-16
JPWO2021215336A1 (ja) 2021-10-28

Similar Documents

Publication Publication Date Title
CN107359196B (zh) 半导体装置
US7538366B2 (en) Nitride semiconductor device
US7491983B2 (en) Nitride-based semiconductor device of reduced current leakage
TWI478357B (zh) 半導體異質結構二極體以及包含其之組件
US9006790B2 (en) Nitride semiconductor device
US7750369B2 (en) Nitride semiconductor device
US7038252B2 (en) Semiconductor device using a nitride semiconductor
US8519439B2 (en) Nitride semiconductor element with N-face semiconductor crystal layer
JP5261945B2 (ja) 電界効果半導体装置及びその製造方法
US8816399B2 (en) Semiconductor device
KR20140042470A (ko) 노멀리 오프 고전자이동도 트랜지스터
US20200357905A1 (en) Iii-nitride transistor device with a thin barrier
CN108461591B (zh) 氮化物半导体外延叠层结构及其功率元件
US20150263155A1 (en) Semiconductor device
US20230215923A1 (en) Nitride semiconductor device
CN103003930B (zh) 场效应晶体管
TWI803845B (zh) 半導體結構
US20230387286A1 (en) Nitride semiconductor device
WO2021215336A1 (ja) 窒化物半導体装置
US20230343864A1 (en) Nitride-based semiconductor device and method for manufacturing the same
US20240030309A1 (en) Nitride-based semiconductor device and method for manufacturing the same
US20230043312A1 (en) Method for manufacturing nitride semiconductor device and nitride semiconductor device
TWI815160B (zh) 氮化物半導體裝置
KR20230138822A (ko) 파워 소자 및 그 제조방법
JP2013105994A (ja) 窒化物半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21792526

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022517003

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 21792526

Country of ref document: EP

Kind code of ref document: A1