CN103000682B - 氮化物半导体器件 - Google Patents

氮化物半导体器件 Download PDF

Info

Publication number
CN103000682B
CN103000682B CN201210061235.2A CN201210061235A CN103000682B CN 103000682 B CN103000682 B CN 103000682B CN 201210061235 A CN201210061235 A CN 201210061235A CN 103000682 B CN103000682 B CN 103000682B
Authority
CN
China
Prior art keywords
mentioned
electrode
semiconductor layer
electrically connected
nitride compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210061235.2A
Other languages
English (en)
Other versions
CN103000682A (zh
Inventor
斋藤涉
齐藤泰伸
藤本英俊
吉冈启
大野哲也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN103000682A publication Critical patent/CN103000682A/zh
Application granted granted Critical
Publication of CN103000682B publication Critical patent/CN103000682B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明的实施方式的氮化物半导体器件，具备：由AlxGa1-xN构成的第1半导体层(4)，其中，0≤x＜1；由AlyGa1-yN构成的第2半导体层(5)，其中，0＜y≤1，x＜y；导电性基板(2)；第1电极(6)；第2电极(8)；及控制电极(7)。第2半导体层与第1半导体层直接接合。第1半导体层与导电性基板电连接。第1电极及第2电极与第2半导体层的表面电连接。控制电极设置于在第1电极和第2电极之间的第2半导体层的上述表面上。第1电极与Si-MOSFET102的漏电极(8a)电连接。控制电极与上述MOSFET的源电极(6a)电连接。导电性基板与上述MOSFET的栅电极(7a)电连接。

Description

氮化物半导体器件
关联申请
本申请基于并享受于2011年9月12日提交的申请号为No.2011-198301的日本专利申请的优先权，通过引用的方式包含其全部内容。
技术领域
本发明的实施方式涉及氮化物半导体器件。
背景技术
作为开关电源、变换器等开关装置而使用功率半导体器件。功率半导体器件要求具有高耐压及低导通电阻。耐压和导通电阻的关系，存在由元件材料决定的权衡(trade-off)的关系。在由Si形成的功率半导体器件中，导通电阻的降低到达材料的界限。为了进一步降低导通电阻，需要利用Si以外的其它材料来形成功率半导体器。其中一个手段，是利用AlGaN等氮化物半导体形成的HFET(Hetero-junctionFieldEffectTransistor)。
HFET是由AlGaN/GaN的异质结形成的将二维电子气体用于沟道层的场効果晶体管。因此，载流子的迁移率高。而且，异质结的晶格不匹配而产生的AlGaN层的压电极化，由此，二维电子气体形成为高浓度。再者，氮化物半导体因为带隙宽而耐压高。其结果，利用氮化物半导体而形成的HFET(以下记作GaN-HFET)与由Si形成的半导体器件相比较，耐压和导通电阻的权衡的关系改善，具有高耐压、低导通电阻。
但是，GaN-HFET因压电极化而常时形成沟道，所以成为常开(normalon)型的半导体器件。一般而言，电源、变换器等电力设备中所使用的功率半导体器件，从确保该电力设备的安全性这点来看，要求是常关(normaloff)型的半导体器件。于是，通过将GaN-HFET与由Si形成的常关型的MOSFET进行串叠(cascode)连接，使用由GaN-HFET构成的虚拟的常关型的氮化物半导体器件。该虚拟地成为常关型的氮化物半导体器件，由于栅漏间电容小，所以易于产生开关引起的噪声。期望能够抑制产生开关引起的噪声的常关型的氮化物半导体器件。
发明内容
本发明的实施方式提供常关型的氮化物半导体器件，能抑制开关噪声的发生。
本发明的实施方式的氮化物半导体器件，具备第1半导体层、第2半导体层、导电性基板、第1电极、第2电极和控制电极。第1半导体层具有第1表面和与第1表面相反一侧的第2表面，由未掺杂的AlxGa1-xN(0≤x＜1)构成。第2半导体层与第1半导体层的第1表面直接接合，由未掺杂或者n型的AlyGa1-yN(0＜y≤1，x＜y)构成。导电性基板与设置在第1半导体层的第2表面侧的第1半导体层电连接。第1电极和第2半导体层的与第1半导体层相反一侧的表面电连接地设置。第2电极与第2半导体层的上述表面电连接地设置。控制电极设置于在第1电极和第2电极之间的第2半导体层的上述表面上。第1电极与由Si形成的MOSFET的漏电极电连接。控制电极与上述MOSFET的源电极电连接。导电性基板与上述MOSFET的栅电极电连接。
根据本发明的实施方式，可以提供能抑制开关噪声的发生的常关型的氮化物半导体器件。
附图说明
图1是示出本发明的第1实施方式涉及的氮化物半导体器件的一部分的示意剖面图。
图2是本发明的第1实施方式涉及的氮化物半导体器件的要部等价电路。
图3是本发明的第2实施方式涉及的氮化物半导体器件的要部等价电路。
图4是本发明的第3实施方式涉及的氮化物半导体器件的要部示意剖面图。
图5是本发明的第4实施方式涉及的氮化物半导体器件的要部示意剖面图。
图6是本发明的第5实施方式涉及的氮化物半导体器件的要部示意剖面图。
图7是本发明的第6实施方式涉及的氮化物半导体器件的要部示意剖面图。
具体实施方式
以下，参照附图来说明本发明的实施方式。实施例中的说明中使用的图，是用于容易地进行说明的示意性图，图中的各要素的形状、尺寸、大小关系等，在实际实施中不限于一定和附图所示一样，能在得到本发明的効果的范围内适当变更。
(第1实施方式)
使用图1及图2，说明第1实施方式涉及的氮化物半导体器件。图1示意地示出本实施方式涉及的氮化物半导体器件100的一部分的剖面图。图2示出本实施方式涉及的氮化物半导体器件100的要部的等价电路。本实施方式涉及的氮化物半导体器件的一部分具备如图1所示的GaN-HFET101。GaN-HFET101具备GaN沟道层4(第1半导体层)、AlGaN势垒层5(第2半导体层)、AlGaN缓冲层3、p型Si基板2(导电性基板)、源电极6(第1电极)、漏电极8(第2电极)和栅电极7(控制电极)。
GaN沟道层4具有第1表面和与第1表面相反一侧的第2表面，以未掺杂的方式形成。沟道层4不限于GaN，也可以为AlxGa1-xN(0≤x＜1)的组成式所表示的氮化物半导体层。在本实施方式中，以GaN为例进行说明。
AlGaN势垒层5与GaN沟道层4的第1表面直接接合地设置，未掺杂或者掺杂成n型地形成。AlGaN势垒层5为能用AlyGa1-yN(0＜y≤1，x＜y)的组成式表示的氮化物半导体层，是与沟道层4相比较，Al组成还高的氮化物半导体层。AlGaN势垒层5的带隙比GaN沟道层4的带隙还宽。AlGaN势垒层5和GaN沟道层4形成异质结。
p型Si基板2与在GaN沟道层4的第2表面侧隔着AlGaN缓冲层3而设置的N沟道层4电连接。AlGaN缓冲层3形成为未掺杂或者掺杂成p型。AlGaN缓冲层3不限于AlN和GaN的混晶，也可以是反复叠层了AlN和GaN的叠层构造。p型Si基板2不限于Si，也可以为SiC等其它导电性的半导体基板。
源电极6和AlGaN势垒层5的与GaN沟道层相反一侧的表面电连接地设置。漏电极8与AlGaN势垒层5的上述表面电连接地设置。源电极6及漏电极8形成为沿着与GaN沟道层4的第1表面平行的第1方向(与图中的纸面垂直的方向)呈条纹状地延伸，并与AlGaN势垒层5欧姆接触。
栅电极7被设置于在源电极6和漏电极8之间的AlGaN势垒层5的上述表面上。栅电极7被形成为与源电极6及漏电极8同样沿着上述第1方向呈条纹状地延伸。栅电极7与AlGaN势垒层5直接接触，成为肖特基接触。
并且，栅电极7隔着栅极绝缘膜而形成在AlGaN势垒层5之上，来代替栅电极7与AlGaN势垒层5进行肖特基接触是可能的。无论是哪个，都可以通过在栅电极7上施加电压，而对在栅电极7正下方的AlGaN势垒层5和GaN沟道层4的界面所形成的二维电子气体浓度进行调节，并对在源电极6及漏电极8间流动的电流进行控制。
背面电极1和p型Si基板2的与GaN沟道层4相反一侧的表面电连接，与p型Si基板欧姆接触。
在GaN-HFET101中，通过AlGaN势垒层5的压电效应，在AlGaN势垒层5和GaN沟道层4的界面形成高浓度的二维电子气体。在未被施加栅极电压的状态下，该二维电子气体也形成将源电极6和漏电极8电连接的沟道层，成为导通状态。即，GaN-HFET101是常开型的半导体器件。
而且，GaN-HFET101具有p型Si基板2和AlGaN势垒层5的叠层构造。AlGaN势垒层5以未掺杂来形成也是高电阻的n型半导体。因此，GaN-HFET101在叠层方向上形成p-n结，具有由此引起的寄生电容CS。通过调节AlGaN缓冲层3、GaN沟道层4的厚度和杂质浓度、漏电极8及背面电极1的面积等，静电电容CS可以具有规定大小。
功率电子用的半导体器件期望是常关型。于是，为了使用GaN-HFET101虚拟地得到常关型的氮化物半导体器件100，而如图2所示，将GaN-HFET101与由Si形成的常关型的MOSFET102(以下，Si-MOSFET)串叠连接。本实施方式涉及的氮化物半导体器件100具备GaN-HFET101、Si-MOSFET102、源极端子9(第3端子)、栅极端子10(第2端子)及漏极端子11(第1端子)。并且，Si-MOSFET102是常关型的已有MOSFET即可，省略详细说明。
GaN-HFET101的源电极6与Si-MOSFET102的漏电极8a电连接。GaN-HFET101的栅电极7与Si-MOSFET102的源电极电连接。如以上那样，GaN-HFET101和Si-MOSFET102被串叠连接。
漏极端子11与GaN-HFET101的漏电极8电连接。栅极端子10与Si-MOSFET102的栅电极7a电连接。源极端子9与Si-MOSFET102的源电极6a电连接。
GaN-HFET101的背面电极1与Si-MOSFET102的栅电极7a电连接。由此，GaN-HFET101中的p型Si基板2经由背面电极1而与Si-MOSFET102的栅电极7a电连接。其结果，本实施方式涉及的氮化物半导体器件100的栅极端子10和漏极端子11之间，设有GaN-HFET101的寄生电容CS，寄生电容CS为氮化物半导体器件100的栅漏间电容CGD。
接着，对本实施方式涉及的氮化物半导体器件100的动作进行说明。在栅极端子10的相对于源极端子9的电压为零或者负的状态下，若在漏极端子11上相对于源极端子9施加正的电压，则Si-MOSFET102为常关型，所以漏极端子11和源极端子9之间的电压被施加在Si-MOSFET102的漏电极8a和源电极6a之间。因此，由于在GaN-HFET101的栅电极7上相对于源电极6施加负的电压，所以GaN-HFET101为截止状态。其结果，氮化物半导体器件100在漏极端子11和源极端子9之间为截止状态。
接着，若在栅极端子10上相对于源极端子9施加正的电压，则Si-MOSFET102变为导通状态，GaN-HFET101的源电极6和栅电极7变为相同电位。其结果，GaN-HFET101为常开型，所以变为导通状态，氮化物半导体器件100在漏极端子11和源极端子9之间变为导通状态。以上的结果为，氮化物半导体器件100在栅极端子10上相对于源极端子9未施加正的电压的状态下为截止状态，若施加正的电压则为导通状态，成为常关型的动作。
氮化物半导体器件100虽然进行常关型的动作，但仅通过将GaN-HFET101和Si-MOSFET串叠连接，就在栅极端子10和漏极端子11之间不存在直接寄生的p-n结，所以栅极端子10和漏极端子11间的寄生电容小。但是，在本实施方式涉及的氮化物半导体器件100中，如上所述，GaN-HFET101的背面电极1与Si-MOSFET102的栅电极7a电连接。即，GaN-HFET101的p型Si基板2与Si-MOSFET102的栅电极7a电连接。因此，如图2所示，氮化物半导体器件100直接在栅极端子10和漏极端子11之间具有GaN-HFET101中的p-n结引起的寄生电容CS。
该寄生电容CS为氮化物半导体器件100的栅漏间电容CGD。可以通过外部栅极电阻来控制寄生电容CS的充放电，所以在本实施方式涉及的氮化物半导体器件100中，可以抑制开关引起的噪声的发生。以上，根据本实施方式，可以提供开关噪声的发生被抑制的常关型的氮化物半导体器件。
并且，通过以未掺杂来形成AlGaN缓冲层3和GaN沟道层4，静电电容CS的大小不依存于施加电压就能基本一定。由此，漏极端子11的电压变化dV/dt不依存于电压而一定，静电电容CS成为理想的缓冲(SNUB)电容。如以上那样，AlGaN缓冲层3和GaN沟道层4以未掺杂来形成是优选的。
(第2实施方式)
使用图3来说明第2实施方式涉及的氮化物半导体器件。图3是本实施方式涉及的氮化物半导体器件200的要部等价电路。并且，对与第1实施方式中说明的构成相同的构成的部分使用相同的参照图号或者记号，省略其说明。主要说明与第1实施方式不同之处。
本实施方式涉及的氮化物半导体器件200与第1实施方式涉及的氮化物半导体器件100同样，一部分具有如图1所示的GaN-HFET101。再者，氮化物半导体器件200与第1实施方式涉及的氮化物半导体器件100同样，如图3所示，将GaN-HFET101与常关型的Si-MOSFET102串叠连接。即，本实施方式涉及的氮化物半导体器件100具备GaN-HFET101、Si-MOSFET102、源极端子9、栅极端子10及漏极端子11。
GaN-HFET101的背面电极1与Si-MOSFET102的源电极6a电连接。在这点上，本实施方式涉及的氮化物半导体器件200与第1实施方式涉及的氮化物半导体器件100不同。由此，GaN-HFET101中的p型Si基板2经由背面电极1而与Si-MOSFET102的源电极6a电连接。其结果，在本实施方式涉及的氮化物半导体器件200的源极端子9和漏极端子11之间，设有GaN-HFET101的寄生电容CS，寄生电容CS为氮化物半导体器件200的源漏间电容CSD。
串叠连接的情况下，GaN-HFET101的栅源间电压相当于Si-MOSFET102的源漏间电压。漏极端子11的电压变化由GaN-HFET101的源漏间电容与Si-MOSFET102的源漏间电容的串联连接决定时，GaN-HFET101的栅源间电压也对应于漏极端子11的电压发生变化。因此，由于寄生电感的影响，GaN-HFET101容易振荡。即，在氮化物半导体器件200中，开关噪声变得容易发生。
与之相对，在如图3所示的构造中，漏极端子11的电压变化由静电电容CS决定。其结果，Si-MOSFET102的源漏间电压和与之同等的GaN-HFET101的栅源间电压稳定。因此，本实施方式涉及的氮化物半导体器件200抑制了开关噪声的发生。
以上，在本发明的实施方式中，也可以提供开关噪声的发生被抑制的常关型的氮化物半导体器件。
(第3实施方式)
使用图4来说明第3实施方式涉及的氮化物半导体器件。图4是本实施方式涉及的氮化物半导体器件300的要部示意剖面图。并且，对与第1实施方式中说明的构成相同的构成的部分使用相同的参照图号或者记号，省略其说明。主要说明与第1实施方式的不同之处。
本实施方式涉及的氮化物半导体器件300具备如图4所示的GaN-HFET301。在本实施方式涉及的氮化物半导体器件300中，GaN-HFET301不与Si-MOSFET串叠连接而以单体来使用。而且，GaN-HFET301的栅电极7与背面电极1电连接。以上之处，本实施方式涉及的氮化物半导体器件300与第1实施方式涉及的氮化物半导体器件100不同，本实施方式涉及的GaN-HFET301与第1实施方式涉及的GaN-HFET101不同。
在本实施方式涉及的氮化物半导体器件300中，GaN-HFET301的源电极6、栅电极7及漏电极8分别与未图示的源极端子、栅极端子及漏极端子连接。本实施方式涉及的GaN-HFET301与第1实施方式涉及的GaN-HFET101同样进行常开型的动作。
栅电极7与背面电极1电连接，所以本实施方式涉及的GaN-HFET301在栅电极7和漏电极8之间具有寄生电容CS作为栅漏电容CGD。因此，在本实施方式涉及的氮化物半导体器件300中，可以通过与外部连接的栅极电阻来控制寄生电容CS的充放电，抑制开关噪声的发生。
而且，栅电极7与背面电极1电连接，所以背面电极1对于栅电极7起到场板电极的作用。其结果，电场不仅在漏电极8和栅电极7之间变宽，而且在漏电极8和背面电极1之间也变宽。电场变得不集中于栅电极7的漏电极侧的端部，所以电流崩塌(collapse)现象被抑制。
而且，与第1实施方式同样，在GaN-HFET为单体的情况下，也可以通过以未掺杂来形成AlGaN缓冲层3和GaN沟道层4，使静电电容CS的大小不依存于施加电压就能基本一定。由此，漏极端子11的电压变化dV/dt不依存于电压而一定，静电电容CS为理想的缓冲电容。如以上那样，AlGaN缓冲层3和GaN沟道层4以未掺杂来形成是优选的。
并且，在本实施方式中，对GaN-HFET301不与Si-MOSFET串叠连接而是以单体来使用的情况进行了说明。但是，与第1实施方式同样，如图2或者图3所示，GaN-HFET301与Si-MOSFET串叠连接来使用，虚拟地提供常关型的氮化物半导体器件也是可能的。但是，这种情况下，GaN-HFET301的背面电极1如图2或者图3那样，无需与Si-MOSFET的栅电极7a或者源电极6a另外电连接。
(第4实施方式)
使用图5来说明第4实施方式涉及的氮化物半导体器件。图5是本实施方式涉及的氮化物半导体器件400的要部示意剖面图。并且，对第3实施方式中说明的构成相同的构成的部分使用相同的参照图号或者记号，省略其说明。主要说明与第3实施方式的不同之处。
本实施方式涉及的氮化物半导体器件400具备如图5所示的GaN-HFET401。在本实施方式涉及的氮化物半导体器件400中，与第3实施方式同样，GaN-HFET401不与Si-MOSFET串叠连接而以单体来使用。
但是，本实施方式涉及的GaN-HFET401在栅电极7和AlGaN势垒层5之间具备p-GaN层12。p-GaN层12分别与栅电极7及AlGaN势垒层5电连接。在这点上，本实施方式涉及的GaN-HFET401与第3实施方式涉及的GaN-HFET301不同，本实施方式涉及的氮化物半导体器件400与第3实施方式涉及的氮化物半导体器件300不同。
在本实施方式涉及的GaN-HFET401中，通过p-GaN层12和AlGaN势垒层5的p-n结，耗尽层在AlGaN势垒层5中变宽。其结果，在AlGaN势垒层5的p-GaN层12正下方的部分，压电极化引起的电场被抵消，而且，产生p型掺杂剂引起的内置电势。由此，在AlGaN势垒层5和GaN沟道层4的界面形成的二维电子气体，在栅电极7正下方的部分消失。即，在栅电极7上未相对于源电极6施加正的电压的状态下，将源电极6和漏电极8连接的沟道在栅电极7的正下方断绝，所以本实施方式涉及的GaN-HFET401进行常关型的动作。
并且，在本实施方式中，使用p-GaN层12进行了说明。但是，使用p-AlGaN层、p-InGaN层来代替p-GaN层也同样，GaN-HFET401进行常关型的动作。
本实施方式涉及的GaN-HFET401与第3实施方式涉及的GaN-HFET301同样，栅电极7与背面电极1电连接。因此，本实施方式涉及的GaN-HFET401在栅电极7和漏电极8之间具有寄生电容CS作为栅漏电容CGD。因此，在本实施方式涉及的氮化物半导体器件400，可以通过与外部连接的栅极电阻来控制寄生电容CS的充放电，所以可以抑制开关噪声的发生。
而且，栅电极7与背面电极1电连接，所以背面电极1对栅电极7起到场板电极的作用。其结果，电场不仅在漏电极8和栅电极7之间变宽，而且在漏电极7和背面电极1之间也变宽。电场变得不集中于栅电极7的漏电极侧的端部，所以电流崩塌现象被抑制。
而且，与第1实施方式同样，在GaN-HFET为单体的情况下，也可以通过以未掺杂来形成AlGaN缓冲层3和GaN沟道层4，使静电电容CS的大小不依存于施加电压就能基本一定。由此，漏极端子11的电压变化dV/dt不依存于电压而一定，静电电容CS为理想的缓冲电容。如以上那样，AlGaN缓冲层3和GaN沟道层4以未掺杂来形成是优选的。
以上，根据本实施方式，可以提供开关噪声的发生被抑制的常关型的氮化物半导体器件。
(第5实施方式)
使用图6来说明第5实施方式涉及的半导体器件。图6是本实施方式涉及的氮化物半导体器件500的要部示意剖面图。并且，对与第4实施方式中说明的构成相同的构成的部分使用相同的参照图号或者记号，省略其说明。主要说明与第4实施方式的不同之处。
本实施方式涉及的氮化物半导体器件500具备如图6所示的GaN-HFET501。在本实施方式涉及的氮化物半导体器件500中，与第4实施方式同样，GaN-HFET501不与Si-MOSFET串叠连接而以单体来使用。
但是，本实施方式涉及的GaN-HFET501在栅电极7和AlGaN势垒层5之间具备栅极绝缘膜13。再者，在GaN-HFET501中，AlGaN势垒层5形成为与在栅电极7的正下方的部分处不存在栅电极7的部分相比较，叠层方向(与GaN势垒层的第1表面垂直的方向)的厚度变薄。换而言之，AlGaN势垒层5具有从与GaN沟道层4相反一侧的表面朝向其内部的凹部，栅电极7隔着栅极绝缘膜13而形成在该凹部内。栅电极7通过栅极绝缘膜13而与AlGaN势垒层5绝缘。在这点上，本实施方式涉及的GaN-HFET501与第4实施方式涉及的GaN-HFET401不同，本实施方式涉及的氮化物半导体器件500与第4实施方式涉及的氮化物半导体器件400不同。
在本实施方式涉及的GaN-HFET501中，在栅电极7的正下方处的AlGaN势垒层5的厚度，比未形成栅电极7的部分还薄。AlGaN势垒层5的厚度越薄，则AlGaN/GaN的晶格不匹配引起的失真量就越少，所以压电极化弱。AlGaN势垒层5的栅电极7正下方的部分的厚度，以基本不形成压电极化引起的二维电子气体的程度而很薄地形成。因此，在栅电极上不相对于源电极施加正的电压的状态下，将源电极6和漏电极8连接的沟道在栅电极7的正下方断绝，所以本实施方式涉及的GaN-HFET501进行常关型的动作。
本实施方式涉及的GaN-HFET501与第4实施方式涉及的GaN-HFET401同样，栅电极7与背面电极1电连接。因此，本实施方式涉及的GaN-HFET501在栅电极7和漏电极8之间具有寄生电容CS作为栅漏电容CGD。因此，在本实施方式涉及的氮化物半导体器件500中，可以通过与外部连接的栅极电阻来控制寄生电容CS的充放电，所以可以抑制开关噪声的发生。
而且，栅电极7与背面电极1电连接，所以背面电极1对栅电极7起到场板电极的作用。其结果，电场不仅在漏电极8和栅电极7之间变宽，而且在漏电极7和背面电极1之间也变宽。电场变得不集中于栅电极7的漏电极侧的端部，所以电流崩塌现象被抑制。
而且，与第1实施方式同样，在GaN-HFET为单体的情况下，也可以通过以未掺杂来形成AlGaN缓冲层3和GaN沟道层4，使静电电容CS的大小不依存于施加电压就能基本一定。由此，漏极端子11的电压变化dV/dt不依存于电压而一定，静电电容CS成为理想的缓冲电容。如以上那样，AlGaN缓冲层3和GaN沟道层4以未掺杂来形成是优选的。
以上，根据本实施方式，可以提供开关噪声的发生被抑制的常关型的氮化物半导体器件。
(第6实施方式)
使用图7来说明第6实施方式涉及的半导体器件。图7是本实施方式涉及的氮化物半导体器件600的要部示意剖面图。并且，对与第5实施方式中说明的构成相同的构成的部分使用相同的参照图号或者记号，省略其说明。主要说明与第5实施方式的不同之处。
本实施方式涉及的氮化物半导体器件600具有如图7所示的GaN-HFET601。在本实施方式涉及的氮化物半导体器件600中，与第5实施方式同样，GaN-HFET601不与Si-MOSFET串叠连接而以单体来使用。
但是，本实施方式涉及的GaN-HFET601在栅电极7和AlGaN势垒层5之间具备栅极绝缘膜13。再者，在GaN-HFET601中，AlGaN势垒层5不存在于栅电极7的正下方的部分，具备与GaN沟道层4相通的开口部。换而言之，GaN-HFET601具有从AlGaN势垒层5的与GaN沟道层4相反一侧的表面贯穿AlGaN势垒层5并到达GaN沟道层中的凹部，栅电极7隔着栅极绝缘膜13而形成在该凹部内。凹部的底部形成于GaN沟道层4。栅电极7隔着栅极绝缘膜13而与GaN沟道层4对置地形成。栅电极7通过栅极绝缘膜13而与AlGaN势垒层5及GaN沟道层4绝缘。在这点上，本实施方式涉及的GaN-HFET601与第5实施方式涉及的GaN-HFET501不同，本实施方式涉及的氮化物半导体器件600与第5实施方式涉及的氮化物半导体器件500不同。
在本实施方式涉及的GaN-HFET601中，在栅电极7的正下方不存在AlGaN势垒层5。即，不存在AlGaN/GaN的异种界面。因此，在栅电极7正下方的GaN沟道层4和栅极绝缘膜13的界面，不形成AlGaN势垒层5的压电极化引起的2次元电子气体。其结果，在栅电极上不相对于源电极施加正的电压的状态下，将源电极6和漏电极8连接的沟道在栅电极7的正下方处断绝，所以本实施方式涉及的GaN-HFET601进行常关型的动作。
本实施方式涉及的GaN-HFET601与第5实施方式涉及的GaN-HFET501同样，栅电极7与背面电极1电连接。因此，本实施方式涉及的GaN-HFET601在栅电极7和漏电极8之间具有寄生电容CS作为栅漏电容CGD。因此，在本实施方式涉及的氮化物半导体器件600中，可以通过与外部连接的栅极电阻来控制寄生电容CS的充放电，所以可以抑制开关噪声的发生。
而且，栅电极7与背面电极1电连接，背面电极1对栅电极7起到场板电极的作用。其结果，电场不仅在漏电极8和栅电极7之间变宽，而且在漏电极7和背面电极1之间也变宽。电场变得不集中于栅电极7的漏电极侧的端部，所以电流崩塌现象被抑制。
而且，与第1实施方式同样，在GaN-HFET为单体的情况下，也可以通过未掺杂来形成AlGaN缓冲层3和GaN沟道层4，使静电电容CS的大小不依存于施加电压就能基本一定。由此，漏极端子11的电压变化dV/dt不依存于电压而一定，静电电容CS为理想的缓冲电容。如以上那样，AlGaN缓冲层3和GaN沟道层4以未掺杂来形成是优选的。
以上，根据本实施方式，可以提供开关噪声的发生被抑制的常关型的氮化物半导体器件。
以上，以将AlGaN用于势垒层、将GaN用于沟道层为例，说明了本发明的各实施方式。但是，不限于此，即使是将GaN用于势垒层、将InGaN用于沟道层的情况，将AlN用于势垒层、将AlGaN用于沟道层的情况，或者，将InAlN用于势垒层、将GaN用于沟道层的情况等，上述各实施方式也能实施。
虽然说明了本发明的几个实施方式，但这些实施方式只是作为例子而提示的，无意于限定发明的范围。这些新的实施方式，能以其他各种形态实施，在不脱离发明的要旨的范围内，可以进行各种省略、置换、变更。这些实施方式及其变化，都包含在发明的范围和要旨内，而且包含在与权利要求所记载的发明等同的范围内。

Claims (17)

1.一种氮化物半导体器件，其特征在于，具备：
第1半导体层，具有第1表面和与上述第1表面相反一侧的第2表面，由未掺杂的AlxGa1-xN构成，其中，0≤x＜1，
第2半导体层，与上述第1表面直接接合，由未掺杂或者n型的AlyGa1-yN构成，其中，0＜y≤1，x＜y，
导电性基板，设置在上述第1半导体层的上述第2表面侧，与上述第1半导体层电连接，
第1电极，和上述第2半导体层的与上述第1半导体层相反一侧的表面电连接而设置，
第2电极，与上述第2半导体层的上述表面电连接而设置，
控制电极，设置于在上述第1电极和上述第2电极之间的上述第2半导体层的上述表面上，及
背面电极，和上述导电性基板的与上述第1半导体层相反一侧的表面电连接；
上述第1电极与由Si形成的MOSFET的漏电极电连接，
上述控制电极与上述MOSFET的源电极电连接，
上述导电性基板具有p型的导电型，经由上述背面电极而与上述MOSFET的栅电极电连接，
还具备：
第1端子，与上述第2电极电连接，
第2端子，与上述MOSFET的上述栅电极电连接，及
第3端子，与上述MOSFET的上述源电极电连接。
2.一种氮化物半导体器件，其特征在于，具备：
第1半导体层，具有第1表面和与上述第1表面相反一侧的第2表面，由未掺杂的AlxGa1-xN构成，其中，0≤x＜1，
第2半导体层，与上述第1表面直接接合，由未掺杂或者n型的AlyGa1-yN构成，其中，0＜y≤1，x＜y，
p型的导电性基板，设置在上述第1半导体层的上述第2表面侧，与上述第1半导体层电连接，
第1电极，和上述第2半导体层的与上述第1半导体层相反一侧的表面电连接而设置，
第2电极，与上述第2半导体层的上述表面电连接而设置，及
控制电极，设置于在上述第1电极和上述第2电极之间的上述第1半导体层上，
上述控制电极与上述导电性基板电连接。
3.如权利要求2记载的氮化物半导体器件，其中，
还具备和上述导电性基板的与上述第1半导体层相反一侧的表面电连接的背面电极，
上述导电性基板经由上述背面电极而与上述控制电极电连接。
4.如权利要求2记载的氮化物半导体器件，其中，
在上述控制电极和上述第1半导体层之间存在上述第2半导体层，
还具备第3半导体层，该第3半导体层设置在上述控制电极和上述第2半导体层之间、且由p型的AlzGa1-zN构成，其中，0≤z≤1。
5.如权利要求2记载的氮化物半导体器件，其中，
在上述控制电极和上述第1半导体层之间存在上述第2半导体层，
在与上述第1半导体层的上述第1表面垂直的方向上，上述第2半导体层的上述控制电极下的部分的厚度比上述部分以外的上述第2半导体层的部分还薄。
6.如权利要求2记载的氮化物半导体器件，其中，
上述控制电极隔着绝缘膜，设置在贯穿上述第2半导体层、且在底部露出了上述第1半导体层的凹部内。
7.一种氮化物半导体器件，其特征在于，具备：
第1半导体层，具有第1表面和与上述第1表面相反一侧的第2表面，由未掺杂的AlxGa1-xN构成，其中，0≤x＜1，
第2半导体层，与上述第1表面直接接合，由未掺杂或者n型的AlyGa1-yN构成，其中，0＜y≤1，x＜y，
导电性基板，设置在上述第1半导体层的上述第2表面侧，与上述第1半导体层电连接，
第1电极，和上述第2半导体层的与上述第1半导体层相反一侧的表面电连接而设置，
第2电极，与上述第2半导体层的上述表面电连接而设置，
控制电极，设置于在上述第1电极和上述第2电极之间的上述第2半导体层的上述表面上，及
背面电极，和上述导电性基板的与上述第1半导体层相反一侧的表面电连接，
上述第1电极与由Si形成的MOSFET的漏电极电连接，
上述控制电极与上述MOSFET的源电极电连接，
上述导电性基板具有p型的导电型，经由上述背面电极而与上述MOSFET的上述源电极电连接，
还具备：
第1端子，与上述第2电极电连接，
第2端子，与上述MOSFET的栅电极电连接，及
第3端子，与上述MOSFET的上述源电极电连接。
8.一种氮化物半导体器件，其特征在于，具备：
第1半导体层，具有第1表面和与上述第1表面相反一侧的第2表面，由未掺杂的AlxGa1-xN构成，其中，0≤x＜1，
第2半导体层，与上述第1表面直接接合，由未掺杂或者n型的AlyGa1-yN构成，其中，0＜y≤1，x＜y，
导电性基板，设置在上述第1半导体层的上述第2表面侧，与上述第1半导体层电连接，
第1电极，和上述第2半导体层的与上述第1半导体层相反一侧的表面电连接而设置，
第2电极，与上述第2半导体层的上述表面电连接而设置，及
控制电极，设置于在上述第1电极和上述第2电极之间的上述第2半导体层的上述表面上，
上述第1电极与由Si形成的MOSFET的漏电极电连接，
上述控制电极与上述MOSFET的源电极电连接，
上述导电性基板与上述MOSFET的源电极电连接。
9.如权利要求8记载的氮化物半导体器件，其中，
还具备和上述导电性基板的与上述第1半导体层相反一侧的表面电连接的背面电极，
上述导电性基板经由上述背面电极而与上述MOSFET的上述源电极电连接。
10.如权利要求9记载的氮化物半导体器件，其中，
上述导电性基板具有p型的导电型。
11.如权利要求8记载的氮化物半导体器件，其中，还具备：
第1端子，与上述第2电极电连接，
第2端子，与上述MOSFET的栅电极电连接，及
第3端子，与上述MOSFET的上述源电极电连接。
12.如权利要求8记载的氮化物半导体器件，其中，
上述导电性基板具有p型的导电型。
13.一种氮化物半导体器件，其特征在于，具备：
第1半导体层，具有第1表面和与上述第1表面相反一侧的第2表面，由未掺杂的AlxGa1-xN构成，其中，0≤x＜1，
第2半导体层，与上述第1表面直接接合，由未掺杂或者n型的AlyGa1-yN构成，其中，0＜y≤1，x＜y，
导电性基板，设置在上述第1半导体层的上述第2表面侧，与上述第1半导体层电连接，
第1电极，和上述第2半导体层的与上述第1半导体层相反一侧的表面电连接而设置，
第2电极，与上述第2半导体层的上述表面电连接而设置，及
控制电极，设置于在述第1电极和上述第2电极之间的上述第2半导体层的上述表面上；
上述第1电极与由Si形成的MOSFET的漏电极电连接，
上述控制电极与上述MOSFET的源电极电连接，
上述导电性基板与上述MOSFET的栅电极电连接。
14.如权利要求13记载的氮化物半导体器件，其中，
还具备和上述导电性基板的与上述第1半导体层相反一侧的表面电连接的背面电极，
上述导电性基板经由上述背面电极而与上述MOSFET的上述栅电极电连接。
15.如权利要求14记载的氮化物半导体器件，其中，
上述导电性基板具有p型的导电型。
16.如权利要求13记载的氮化物半导体器件，其中，还具备：
第1端子，与上述第2电极电连接，
第2端子，与上述MOSFET的上述栅电极电连接，及
第3端子，与上述MOSFET的上述源电极电连接。
17.如权利要求16记载的氮化物半导体器件，其中，
上述导电性基板具有p型的导电型。
CN201210061235.2A 2011-09-12 2012-03-09 氮化物半导体器件 Expired - Fee Related CN103000682B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP198301/2011 2011-09-12
JP2011198301A JP5653326B2 (ja) 2011-09-12 2011-09-12 窒化物半導体装置

Publications (2)

Publication Number Publication Date
CN103000682A CN103000682A (zh) 2013-03-27
CN103000682B true CN103000682B (zh) 2015-11-18

Family

ID=47829060

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210061235.2A Expired - Fee Related CN103000682B (zh) 2011-09-12 2012-03-09 氮化物半导体器件

Country Status (3)

Country Link
US (1) US8860090B2 (zh)
JP (1) JP5653326B2 (zh)
CN (1) CN103000682B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9236376B2 (en) 2011-03-21 2016-01-12 Infineon Technologies Americas Corp. Power semiconductor device with oscillation prevention
US9362905B2 (en) * 2011-03-21 2016-06-07 Infineon Technologies Americas Corp. Composite semiconductor device with turn-on prevention control
US9859882B2 (en) 2011-03-21 2018-01-02 Infineon Technologies Americas Corp. High voltage composite semiconductor device with protection for a low voltage device
US8766375B2 (en) 2011-03-21 2014-07-01 International Rectifier Corporation Composite semiconductor device with active oscillation prevention
US9438112B2 (en) * 2012-08-23 2016-09-06 Infineon Technologies Americas Corp. Power converter including integrated driver for depletion mode group III-V transistor
JP6237038B2 (ja) * 2013-09-20 2017-11-29 富士通株式会社 カスコードトランジスタ及びカスコードトランジスタの制御方法
CN104377241B (zh) * 2014-09-30 2017-05-03 苏州捷芯威半导体有限公司 功率半导体器件及其制造方法
KR101670172B1 (ko) * 2015-05-28 2016-10-28 삼성전기주식회사 정류 장치
US10892356B2 (en) 2016-06-24 2021-01-12 Cree, Inc. Group III-nitride high-electron mobility transistors with buried p-type layers and process for making the same
JP6901880B2 (ja) * 2017-03-17 2021-07-14 株式会社東芝 窒化物半導体装置
JP2019009462A (ja) * 2018-09-13 2019-01-17 ルネサスエレクトロニクス株式会社 半導体装置
KR20210119511A (ko) * 2019-01-28 2021-10-05 크리 인코포레이티드 매립된 p형 층을 갖는 3족 질화물 고전자 이동도 트랜지스터 및 이를 제조하기 위한 공정
CN112018175B (zh) * 2019-05-30 2022-04-08 苏州捷芯威半导体有限公司 一种半导体器件及其制备方法、半导体封装结构
JP7280206B2 (ja) * 2020-01-09 2023-05-23 株式会社東芝 半導体装置
US11929428B2 (en) 2021-05-17 2024-03-12 Wolfspeed, Inc. Circuits and group III-nitride high-electron mobility transistors with buried p-type layers improving overload recovery and process for implementing the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0539693A2 (en) * 1991-10-29 1993-05-05 Rohm Co., Ltd. Compound semiconductor device

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6348869A (ja) * 1986-08-19 1988-03-01 Mitsubishi Electric Corp 半導体装置
US5798540A (en) * 1997-04-29 1998-08-25 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with InAlAsSb/AlSb barrier
JP2001168111A (ja) 1999-12-07 2001-06-22 Nippon Telegr & Teleph Corp <Ntt> ＧａＮ電界効果トランジスタ
US8089097B2 (en) * 2002-12-27 2012-01-03 Momentive Performance Materials Inc. Homoepitaxial gallium-nitride-based electronic devices and method for producing same
JP4393144B2 (ja) 2003-09-09 2010-01-06 株式会社東芝 電力用半導体装置
JP4417677B2 (ja) 2003-09-19 2010-02-17 株式会社東芝 電力用半導体装置
JP4947877B2 (ja) * 2003-11-05 2012-06-06 古河電気工業株式会社 高電子移動度トランジスタ
JP4579116B2 (ja) * 2004-09-24 2010-11-10 インターナショナル レクティフィアー コーポレイション パワー半導体デバイス
JP4645313B2 (ja) * 2005-06-14 2011-03-09 富士電機システムズ株式会社 半導体装置
JP5055773B2 (ja) * 2006-02-02 2012-10-24 サンケン電気株式会社 半導体素子
US8017978B2 (en) * 2006-03-10 2011-09-13 International Rectifier Corporation Hybrid semiconductor device
JP2007273640A (ja) * 2006-03-30 2007-10-18 Sanken Electric Co Ltd 半導体装置
JP2007294769A (ja) 2006-04-26 2007-11-08 Toshiba Corp 窒化物半導体素子
JP5386785B2 (ja) 2007-03-26 2014-01-15 サンケン電気株式会社 半導体装置およびその製造方法
JP5348364B2 (ja) * 2007-08-27 2013-11-20 サンケン電気株式会社 ヘテロ接合型電界効果半導体装置
JP2009182107A (ja) * 2008-01-30 2009-08-13 Furukawa Electric Co Ltd:The 半導体装置
JP5386246B2 (ja) * 2009-06-26 2014-01-15 パナソニック株式会社 電力変換装置
JP5554024B2 (ja) * 2009-07-03 2014-07-23 古河電気工業株式会社 窒化物系半導体電界効果トランジスタ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0539693A2 (en) * 1991-10-29 1993-05-05 Rohm Co., Ltd. Compound semiconductor device

Also Published As

Publication number Publication date
JP2013062298A (ja) 2013-04-04
JP5653326B2 (ja) 2015-01-14
CN103000682A (zh) 2013-03-27
US8860090B2 (en) 2014-10-14
US20130062671A1 (en) 2013-03-14

Similar Documents

Publication Publication Date Title
CN103000682B (zh) 氮化物半导体器件
US10535763B2 (en) Enhancement-mode III-nitride devices
CN103022118B (zh) 氮化物半导体装置
CN104347698B (zh) 半导体装置
CN104934476B (zh) 半导体装置及其制造方法
CN104620366B (zh) 半导体装置
CN102237402B (zh) 氮化物半导体元件
US8519439B2 (en) Nitride semiconductor element with N-face semiconductor crystal layer
US11056584B2 (en) Semiconductor device
WO2014026018A1 (en) Iii-nitride enhancement mode transistors with tunable and high gate-source voltage rating
CN104916633A (zh) 半导体装置
JP2012212875A (ja) 低電圧デバイス保護付き高電圧複合半導体デバイス
CN104916682A (zh) 半导体装置
CN109155255A (zh) 半导体装置
US20150263001A1 (en) Semiconductor device
JP6701767B2 (ja) 半導体装置
CN103314438A (zh) 氮化物系半导体装置
US9887267B2 (en) Normally-off field effect transistor
JP6671043B2 (ja) 半導体装置
JP7176475B2 (ja) 半導体装置
CN106981508B (zh) 具有垂直型跨接结构电极的水平式半导体元件
CN113675269A (zh) 一种抑制短沟道效应的p-GaN HEMT器件
CN104835834A (zh) 半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151118

Termination date: 20180309