CN103314438A - 氮化物系半导体装置 - Google Patents

氮化物系半导体装置 Download PDF

Info

Publication number
CN103314438A
CN103314438A CN2011800644592A CN201180064459A CN103314438A CN 103314438 A CN103314438 A CN 103314438A CN 2011800644592 A CN2011800644592 A CN 2011800644592A CN 201180064459 A CN201180064459 A CN 201180064459A CN 103314438 A CN103314438 A CN 103314438A
Authority
CN
China
Prior art keywords
layer
electrode
nitride
semiconductor device
electron supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011800644592A
Other languages
English (en)
Inventor
上野胜典
贺屋秀介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Advanced Power Device Research Association
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2011096618A external-priority patent/JP5548909B2/ja
Application filed by Advanced Power Device Research Association filed Critical Advanced Power Device Research Association
Publication of CN103314438A publication Critical patent/CN103314438A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate

Abstract

本发明目的在于提供一种氮化物系半导体装置，其防止MOS型器件的栅绝缘膜的损坏，并且提高了可靠性。设置于漏电极（26）与栅电极（28）之间的SBD金属电极（30）与AlGaN层（20）进行肖特基接合。此外，SBD金属电极（30）与源电极（24）连接，从而电短路。由此，在向栅电极（28）输入截止信号时，MOSFET部（32）变为截止状态，从而MOSFET部（32）的漏侧的电压接近漏电极（26）的电压值。在漏电极（26）的电压上升时，SBD金属电极（30）的电压值低于MOSFET部（32）的漏侧的电压值，所以通过SBD金属电极（30）对MOSFET部（32）的漏侧和漏电极（26）进行电切断。

Description

氮化物系半导体装置
技术领域
本发明涉及具有MOS构造的常关型的氮化物类的半导体装置。
背景技术
一直以来，在高频器件用半导体元件中，采用了氮化镓（GaN）类化合物半导体装置（以下称作GaN系半导体元件）作为半导体材料。在GaN系半导体元件中，在衬底的表面上例如设置有使用有机金属化学汽相沉积（MOCVD：Metal－OrganicChemical Vapor Deposirion）法形成的缓冲层、和掺入了杂质的电子渡越层。最近，根据“从除了高频用途以外，还能够应用于功率用半导体元件（功率器件）”的认识，进行处理高耐压、大电流的GaN系半导体元件的研究。
在专利文献1记载了具有MOS构造的氮化镓系半导体元件。图21示出专利文献1所记载的具有MOS构造的氮化镓系半导体元件的概略结构图。如图21所示，以往的氮化镓系半导体元件1000在衬底1012上，隔着用于层叠GaN晶体的缓冲层1014，层叠有作为电子渡越层发挥作用的GaN层1016和作为电子供给层发挥作用的AlGaN层1020，从而形成了异质结构造。在图21的氮化镓系半导体中，利用形成于GaN层1016和AlGaN层1020的界面正下方（GaN层1016的表面）的二维电子气（2DEG：Two Dimensional Electron Gas、以下称作2DEG）作为载流子。
在AlGaN层1020的表面的一部分形成有凹槽部1021。在该凹槽部1021上，隔着栅绝缘膜1022配置有栅电极1028，构成MOS（n型MOS）构造（MOSFET部）。
在向栅电极1028施加电压时，电子聚集到与栅绝缘膜1022接触的GaN层1016的表面，形成MOS沟道（变为导通状态），与形成于GaN层1016和AlGaN层1020的界面的2DEG层1018电连接，变为对源电极1024与漏电极1026之间进行了电导通的状态。
此外，在MOS沟道为截止状态的情况下，向源电极1024与漏电极1026之间施加电压时，能够从栅极端部起耗尽2DEG层1018从而维持高耐压，作为大功率且高耐压的半导体元件来发挥作用。因此，近年来，作为高频且高效的功率用半导体元件，不断进行了氮化物系半导体元件的开发。以往，主要开发了栅极部成为肖特基接合的被称作所谓的HEMT的器件。这样的器件由于绝缘栅比较容易实现驱动电路，并且容易用于在施加到MOSFET部的栅极电压为0V的情况（不施加栅极电压的情况）下变为电截止状态的所谓的常关型器件，因此受到关注。
由于用作功率用半导体元件，因此有高速动作、且导通电阻较低的突出优点。另一方面，可知在要耗尽2DEG层1018时，在MOSFET部的漏侧端部1023集中较大电场，从而有时频繁发生损坏栅绝缘膜1022的不良情况。可知其原因是因为：由于高电场而产生的空穴集中到栅绝缘膜1022和接近栅绝缘膜1022的AlGaN层1020/GaN层1016界面，从而施加到漏电极1026的电压基本被施加到栅绝缘膜1022。
并且，即使在不被损坏时，在长时间范围内向漏电极1026持续施加较大电压的情况下，对栅绝缘膜1022长时间施加高电场，有时会产生其特性随时间经过而劣化这样的可靠性上的问题。
为了防止该情况，考虑将2DEG的电子浓度设为2×1012cm－2左右以下的浓度。由此2DEG容易被耗尽，能够得到维持耐压的效果。但是，在降低2DEG的浓度时，2DEG层1018部分的导通电阻变大，因此作为元件整体的的导通电阻上升，有失去作为本来的氮化物系半导体的优点的不足之处。
此外，作为其他方法，可列举如下方法：在栅电极1028的漏侧端部，使栅电极1028延长至被称作场板的比栅绝缘膜1022厚的绝缘膜上，从而缓和较薄的栅绝缘膜1022部分的电场。但是，在该方法中，可知在2DEG的电子浓度为3×1012cm-2以上的情况下，难以保护栅绝缘膜1022。
进而，作为又一方法，可列举如下方法：通过将GaN层1016设为p型，将集中到栅绝缘膜1022周边的空穴排出到p型区域，从而容易耗尽2DEG层1018。该方法例如非专利文献1所示，通过控制其受主浓度，使耗尽层容易扩展，从而有能够实现高耐压的优点。但是，一般而言，难以形成氮化镓的p型层，而且在1×1017cm-3左右进行浓度控制是非常困难的。尤其是在衬底1012由硅形成的情况下，难以得到p型层自身。即，需要被很大程度限制的浓度范围、衬底晶体的选择。
此外，在图21的构造中，源侧和漏侧具有隔着栅电极1028基本对照的构造，因此没有所谓的续流二极管（以下称作FWD）。因此，例如在用于反相器等的情况下，需要在氮化物系半导体元件外部并联连接发挥FWD的作用的二极管。
另一方面，在专利文献2中，记载有作为常开型器件的、对所谓的高耐压JFET（Junction－Field－Effect－Transistor：结面型场效应晶体管）和低耐压MOSFET串联地进行了共阴共栅连接的高耐压功率器件。图22示出该JFET和MOSFET的连接状况。该器件使JFET的栅极端子与串联连接的MOSFET的源极短路，从外部观察时，好像绝缘栅器件那样进行动作。MOSFET能够使用低耐压且导通电阻低的器件，因此虽然JFET是常开型的，但高耐压且电阻低的SiC MOSFET连接低耐压硅的MOSFET，从而实现了常关型且导通电阻低的高耐压的器件。
另一方面，例如公知有图23所示那样的、专利文献3所示的氮化物系半导体元件。图23所示的半导体元件2000构成为具有背面电极2035、衬底2012、缓冲层2014、电子渡越层2016、2DEG层2018、电子供给层2020、绝缘膜2033、源电极2024、漏电极2026、栅电极2028和肖特基电极2031。在半导体元件2000中，在电子供给层2020上直接形成有源电极2024、漏电极2026、栅电极2028和肖特基电极2031，设置于漏电极2026与栅电极2028之间的肖特基电极2031与源电极2024短路，由此实现了高速动作。该氮化物系半导体元件不在栅电极2028部分形成凹槽，从而不会像专利文献1那样，产生较大的电场集中到图21中的漏侧端部1023从而损坏栅绝缘膜1022的不良情况。但是，专利文献3所示的氮化物系半导体元件是常开型的，因此无法确保故障时的安全性。
专利文献1：国际公开第2003/071607号公报
专利文献2：US6900537号公报
专利文献3：日本特开2007-273795号公报
非专利文献1：Proceedings of International Symposium on Power SemiconductorDevice and IC's“Enhancement-mode GaN Hybrid MOS-HEMTs with Ron,sp of20mΩ-cm2”（2008）pp.295-298
发明内容
发明所要解决的课题
本发明就是鉴于上述情况而完成的，其目的在于提供一种防止MOS型器件的栅绝缘膜的损坏、并且提高了可靠性的氮化物系半导体装置。
用于解决课题的手段
权利要求1所述的氮化物系半导体装置具有：衬底；缓冲层，其形成在所述衬底上；电子渡越层，其形成在所述缓冲层上，由氮化物系化合物构成；电子供给层，其形成在所述电子渡越层上，带隙能与所述电子渡越层不同，并且至少由一层构成；凹槽部，其形成在从所述电子供给层的表面起至少到达所述电子供给层为止的区域中；源电极和漏电极，它们在所述电子供给层上形成于隔着所述凹槽部而对置的位置处；栅绝缘膜，其以覆盖所述凹槽部内部的方式，在从所述凹槽部到所述电子供给层的表面的范围内形成；栅电极，其形成在所述凹槽部内的所述栅绝缘膜上；以及载流子输送用电极，其形成在所述栅电极与所述漏电极之间，并且与所述源电极连接而用于将载流子输送到所述源电极。
权利要求2所述的氮化物系半导体装置基于权利要求1所述的氮化物系半导体装置，所述载流子输送用电极与所述电子供给层和所述电子渡越层中的至少一方进行肖特基接合。
权利要求3所述的氮化物系半导体装置基于权利要求2所述的氮化物系半导体装置，在从所述电子供给层的表面起至到达所述电子供给层内部或所述电子渡越层内部的深度为止的区域中形成有所述载流子输送用电极。
权利要求4所述的氮化物系半导体装置基于权利要求1所述的氮化物系半导体装置，该氮化物系半导体装置具有与所述电子供给层进行pn接合的半导体层，在所述半导体层上欧姆接合有所述载流子输送用电极。
权利要求5所述的氮化物系半导体装置基于权利要求1～4中的任意一项所述的氮化物系半导体装置，具有：第一n＋层，其形成在从所述源电极起到所述凹槽部的下部区域为止的所述栅绝缘膜的下部区域，与所述源电极连接；以及第二n＋层，其形成在从所述凹槽部的下部区域起到所述载流子输送用电极的跟前为止的所述栅绝缘膜的下部区域，不与所述载流子输送用电极连接。
权利要求6所述的氮化物系半导体装置基于权利要求5所述的氮化物系半导体装置，所述漏电极的下部区域的电子供给层和电子渡越层是n＋层。
权利要求7所述的氮化物系半导体装置基于权利要求1～6中的任意一项所述的氮化物系半导体装置，所述电子渡越层由未掺杂的GaN构成，厚度为2nm以上且500nm以下。
权利要求8所述的氮化物系半导体装置基于权利要求1～7中的任意一项所述的氮化物系半导体装置，所述电子供给层由AlGaN构成，厚度为1nm以上且50nm以下。
权利要求9所述的氮化物系半导体装置基于权利要求1～8中的任意一项所述的氮化物系半导体装置，在所述电子渡越层产生的二维电子气的载流子浓度为2×1012cm－2以上且2×1013cm－2以下。
权利要求10所述的氮化物系半导体装置基于权利要求1～9中的任意一项所述的氮化物系半导体装置，所述电子供给层具有由成分不同的至少两种层反复层叠而成的层叠构造。
权利要求11所述的氮化物系半导体装置基于权利要求1～10中的任意一项所述的氮化物系半导体装置，所述电子供给层在与所述电子渡越层之间具有由AlN构成的层。
权利要求12所述的氮化物系半导体装置基于权利要求1～11中的任意一项所述的氮化物系半导体装置，在除了所述凹槽部的周围以外的、所述电子供给层与所述栅绝缘膜之间的区域中具有电场缓和层，所述栅绝缘膜具有和所述电子供给层与所述电场缓和层的阶差对应的多级构造。
权利要求13所述的氮化物系半导体装置基于权利要求1～12中的任意一项所述的氮化物系半导体装置，在所述电子供给层的表面的至少没形成有所述源电极、所述漏电极和所述载流子输送用电极的区域中，具有由GaN构成的覆盖层。
权利要求14所述的氮化物系半导体装置基于权利要求1～13中的任意一项所述的氮化物系半导体装置，该氮化物系半导体装置具有以覆盖所述电子供给层的形成有所述源电极、所述漏电极和所述载流子输送用电极的表面的方式形成的保护膜。
发明的效果
起到如下效果：能够提供防止MOS型器件的栅绝缘膜的损坏、并且提高了可靠性的氮化物系半导体装置。
附图说明
图1是示出本发明的第1实施方式的氮化物系半导体元件的概略结构的一例的剖视图。
图2是示出了图1所示的氮化物系半导体元件的等效电路的电路图。
图3是用于说明图1所示的氮化物系半导体元件以及以往的氮化物系半导体元件的2DEG的载流子浓度与耐压之间的关系的说明图。
图4是示出比本发明的第1实施方式的氮化物系半导体元件的图1所示的概略结构更详细的截面构造的一例的剖视图。
图5是用于说明图1所示的氮化物系半导体元件的制造方法的一例的一个工序的说明图。
图6是用于说明图1所示的氮化物系半导体元件的制造方法的一例的一个工序的说明图。
图7是示出本发明的第2实施方式的氮化物系半导体元件的概略结构的一例的剖视图。
图8是示出本发明的第3实施方式的氮化物系半导体元件的概略结构的一例的剖视图。
图9是示出本发明的第4实施方式的氮化物系半导体元件的概略结构的一例的剖视图。
图10是从上侧观察到的图9所示的氮化物系半导体元件的概略结构的一例的俯视图。
图11是示出本发明的第5实施方式的氮化物系半导体元件的概略结构的一例的剖视图。
图12是示出本发明的第6实施方式的氮化物系半导体元件的概略结构的一例的剖视图。
图13是用于说明本发明的第6实施方式的氮化物系半导体元件、第1实施方式的氮化物系半导体元件以及以往的氮化物系半导体元件的2DEG的载流子浓度与耐压之间的关系的说明图。
图14是用于说明本发明的第6实施方式的氮化物系半导体元件中的、层叠次数与载流子浓度之间的关系的说明图。
图15是用于说明本发明的第6实施方式的氮化物系半导体元件中的、电子供给层整体的Al成分比率与载流子浓度之间的关系的说明图。
图16是用于说明本发明的第6实施方式的氮化物系半导体元件中的、电子供给层的膜厚与载流子浓度之间的关系的说明图。
图17是示出本发明的第7实施方式的氮化物系半导体元件的概略结构的一例的剖视图。
图18是用于说明本发明的第7实施方式的氮化物系半导体元件中的、AlN层的膜厚与载流子迁移度之间的关系的说明图。
图19是示出本发明的第8实施方式的氮化物系半导体元件的概略结构的一例的剖视图。
图20是示出本发明的第9实施方式的氮化物系半导体元件的概略结构的一例的剖视图。
图21是示出以往的氮化物系半导体元件的概略结构的一例的剖视图。
图22是示出了以往的氮化物系半导体元件的等效电路的电路图。
图23是示出以往的氮化物系半导体元件的概略结构的一例的剖视图。
具体实施方式
[第1实施方式]
下面，参照附图详细说明本实施方式的氮化物系半导体装置。另外，本实施方式是本发明的半导体装置的一例，本发明不受本实施方式限定。
图1示出表示作为本实施方式的氮化物系半导体装置的氮化物系半导体元件的概略结构的一例的剖视图。
本实施方式的氮化物系半导体元件10构成为具有衬底12、缓冲层14、GaN层16、AlGaN层20、栅绝缘膜22、源电极24、栅电极28、漏电极26、栅电极28和SBD（Schottky Barrier Diode、肖特基势垒二极管）金属电极30。此外，在作为等效电路的观点方面，本实施方式的氮化物系半导体元件10由MOSFET部32和HEMT（High Electron Mobility Transistor：高电子迁移率晶体管）部34构成。
作为衬底12的具体一例，可列举能够使硅、蓝宝石、SiC、ZrB2、Si、GaN、MgO等的氮化物系化合物半导体进行晶体生长的衬底。缓冲层14是具有用于层叠GaN晶体的功能的层，能够使用GaN、AlN、AlGaN等，与形成在缓冲层14上形成的电子渡越层（在本实施方式中为GaN层16）的GaN晶体晶格整合即可。
GaN层16是作为电子渡越层来发挥作用的层，由未掺杂的GaN等构成。此外，GaN层16可以是N型，也可以是P型。AlGaN层20是作为电子供给层来发挥作用的层，由带隙能与GaN层16不同的AlGaN构成。此外，AlGaN层20可以具有Al浓度不同的多个层结构。在GaN层16与AlGaN层20的界面形成有带偏移，并且在AlGaN/GaN界面上通过AlGaN层20和GaN层16的自发极化以及压电极化，产生正的电荷，由此在GaN层16的表面上生成2DEG。在本实施方式中，将生成有2DEG的GaN层16的表面层称作2DEG层18。此时，正电荷的量通过GaN层16和AlGaN层20的膜厚以及Al成分的调整进行控制。另外，在本实施方式中，GaN层16的厚度优选为2nm以上、500nm以下。此外，AlGaN层20的厚度优选为1nm以上、50nm以下，Al成分比优选为0.01以上、0.99以下。
作为电子渡越层和电子供给层的组合，不限于GaN/AlGaN的组合，只要是电子供给层的带隙能大于电子渡越层的材料的组合即可，例如可以是GaN/AlInGaN、InGaN/GaN、GaNAs/GaN、GaInNAsP/GaN、GaInNP/GaN、GaNP/GaN、GaN/AlGaInNAsP或AlInGaN/AlGaN的组合。在这些组合的情况下，为了将2DEG的浓度设为处于最佳范围内，适当调整电子供给层和电子渡越层的膜厚和成分比即可。
在本实施方式中，贯通AlGaN层20形成有凹槽部21，直到到达GaN层16的深度为止，如图1那样形成为栅绝缘膜22覆盖凹槽部21的内部和AlGaN层20的表面（栅电极28与源电极24之间的表面、以及栅电极28与漏电极26之间的表面）。栅绝缘膜22能够使用SiO2、Al2O3、SiN、SiON或者它们的复合膜。
源电极24和漏电极26是欧姆电极，直接形成在AlGaN层20上。栅电极28形成于凹槽部21，在本实施方式中，栅电极28的下部（MOSFET部的下部）为GaN层16。
SBD金属电极30形成为在栅电极28的靠漏电极26侧的端部23外侧的AlGaN层20上的位置处，与AlGaN层20进行肖特基接合，并与源电极24电连接。
图2示出图1所示的氮化物系半导体元件10的等效电路图。在向栅电极28输入截止信号时，由于本实施方式的氮化物系半导体元件10是常关型的器件，因此MOSFET部32成为截止状态。MOSFET部32的漏侧的电压接近漏电极26的电压值，因此在漏电极26的电压上升时，SBD金属电极30的电压值低于MOSFET部32的漏侧的电压值，所以通过SBD金属电极30对MOSFET部32的漏侧和漏电极26进行电切断。在MOSFET部32的漏侧，SBD金属电极30仅施加用于将2DEG层18设为截止状态的大概几V左右的电压，即使MOSFET部32为截止状态，也不对栅电极28的端部的栅绝缘膜22施加大的电场，另一方面，在SBD金属电极30与漏极之间施加大的电压。
另一方面，向栅电极28输入导通信号时，MOSFET部32变为导通状态，从而MOSFET部32的漏侧的电压值接近源电极24的电压值，SBD金属电极30从截止状态转移到导通状态，在器件整体中成为导通状态。
图3示出本实施方式的氮化物系半导体元件10和图21所示的以往的氮化物系半导体元件1000的2DEG的载流子浓度与耐压之间的关系。一般而言，2DEG的载流子浓度采用2×1012cm－2以上、1×1013cm－2以下。但是在图21所示的以往的氮化物系半导体元件1000中，在将2DEG的载流子浓度增大到2×1012cm－2以上时，耐压极端降低，而本实施方式的氮化物系半导体元件10通过设为上述构造，即使将2DEG的载流子浓度增大到一般优选的浓度即5×1012cm－2以上，也能够维持耐压。即，能够同时实现低导通电阻和高耐压。
并且，在截止状态时，不向MOSFET部32的漏侧施加大的电压，因此能够保护栅绝缘膜22。此外，在开关动作时，在漏电极26产生电压的时间变化dv/dt时，MOSFET部32的漏侧的电压值上升10V左右，和施加了与以往的施加到漏电极26的电压值相同的电压值（例如300～500V左右）的状态相比，MOSFET部32的漏侧的电压值变小，因此能够显著降低由于栅/漏间电容而引起的反馈电容，能够得到可进行更高速的开关动作的附属效果。
此外，在以往的MOS型器件中，一般需要设置基于栅电极28的场板，以缓和栅电极28端部处的电场。通过设置该场板，栅/漏间距离变近，因此由于栅/漏间电容而引起的反馈电容进一步增加，有时会对开关特性产生不良影响。在本发明的氮化物系半导体元件10中，即使在栅电极28处不设置这样的场板，也缓和栅电极28端部处的电场，因此能够防止由于该场板而引起的反馈电容的增加，能够得到进一步改善开关特性这样的效果。
并且，在将氮化物系半导体元件10用于反相器的情况下，即使是负载侧短路、在氮化物系半导体元件10保持导通状态时施加大的电压的、所谓的短路状态，氮化物系半导体元件10也必须一定程度地不被损坏而承受短路。在图21所示的以往的氮化物系半导体元件1000中，在短路时，向MOS栅极的漏侧施加大的电压，基本无法期待短路承受量。另一方面，在本实施方式的氮化物系半导体元件10中，即使在短路时，如果MOSFET部32进入到电流缓和区域，则在SBD金属电极30与MOSFET部32的漏侧之间产生电压，2DEG层18耗尽，因此以进行夹断而限制电流的方式来工作。通过该动作，能够减少过大的电流流过、从而向MOSFET部32的漏侧施加过大的电压的情况。由此，能够得到短路承受量比以往的氮化物系半导体元件1000显著提高、且难以被损坏的氮化物系半导体元件10。
而且，如上所述，在图21所示的以往的氮化物系半导体元件1000中，不存在内置二极管（FWD），因此在用于反相器等的情况下，有时需要在外部连接FWD。在本实施方式的氮化物系半导体元件10中，在SBD金属电极30与MOSFET部32的漏侧端部之间构成了肖特基二极管，因此内置了FWD，不需要重新在外部连接FWD，所以与以往相比，能够显著缩小整体的大小。
图4示出本实施方式的氮化物系半导体元件10的比图1所示的概略结构的剖视图更详细的截面构造的一例。
如图4所示，在SBD金属电极30与漏电极26之间的AlGaN层20的表面上设置有场绝缘膜36，此外，以覆盖栅电极28的表面的方式设置有绝缘膜37。通过用于与SBD金属电极30短路的源电极24，在SBD金属电极30与漏电极26之间构成了檐状的场板构造24a（以下称作FP），从而防止了SBD金属电极30端部处的电场集中。此外，在漏电极26中也附加了相同的FP构造26a。
在氮化物系半导体元件10的表面（形成有栅电极28等电极的一侧的面，在图4中为接触上侧的面），设置有用于将来自外部的灰尘和影响等抑制到最低限度的表面保护膜38。在衬底12的背面形成有背面电极35。背面电极35通常情况下多与源电极24短路，但也可以使得与漏电极26短路、或与任意一方都不连接（不短路）等，结合用途和封装构造变更连接。
另外，在氮化物系半导体元件10中，用于将SBD金属电极30设置到AlGaN层20上的面积是必要的。由此，为了减轻元件电阻由于器件的尺寸变大、或源/漏间的距离变长而增大的情况，优选尽可能减小图4所示的长度L1、L2，但由于设置有以下说明的限制，因此考虑该制限来确定长度L1、L2。另外，长度L1是从凹槽部21的内侧壁中的栅绝缘膜22与AlGaN层20的接合部起到SBD金属电极30的靠栅电极28侧端部为止的距离，长度L2是SBD金属电极30的长度（从靠栅电极28侧端部起到靠漏电极26侧端部为止的长度）。
在氮化物系半导体元件10为截止状态的情况下，在AlGaN层20/GaN层16的界面的2DEG层18的SBD金属电极30正下方，2DEG耗尽，从而如图4所示，能够模型化为电容C1、C2。
由此能够通过下述式（1）～（3）得到SBD金属电极30正下方的电压值V1。
V1＝C2×Vds/（C1＋C2）（Vds：漏/源间电压）  式（1）
C1∝L2/L4（L4：AlGaN层20的层厚）  式（2）
C2∝L3/L5（L3：GaN层16的层厚、L5：从漏电极26端部起到SBD金属电极30的靠漏电极26侧端部为止的距离）  式（3）
例如作为具体的一例，在设L2＝1μm、L3＝1μm、L4＝20nm以及L5＝10μm的情况下，V1以下述式（4）给出。
V1＝0.002×Vd（Vd：漏极电压）  式（4）
在作为Vd＝1kV而施加电压时，V1＝2V。这是简单的基于模型的说明，但实际上，电容C1、C2由于各种原因，不能用上述式（2）、（3）那样的简单式表示，在考虑到本发明人的经验等时，实际上电压V1带有上述（4）式的5倍左右的电压上升。
因此，在实际的器件构造中，与上述式（2）～（4）结合而变为下述式（5）。
V1＝0.1×Vd/（L5×L2）（L2、L5均为μm单位）  式（5）
为了将电压V1设为即使稳定施加到栅电极28也没有问题的程度，需要满足下述式（6）。
V1＜Emax×dox（Emax：可以稳定施加到栅绝缘膜22的最大电场值、dox：栅绝缘膜22的膜厚）  式（6）
在结合上述式（5）、（6）时，相对于长度L2，需要满足下述式（7）的关系。
L2＞0.1×Vd/（L5×Vd×Emax）  式（7）
电场值Emax在栅绝缘膜22为SiO2的情况下，一般为3MV/cm左右。一般公知根据电压Vd和长度L5得到的电场值为100V/μm左右，因此上述式（7）被简化为下述式（8）。
L2＞10/（Emax×dox）  （8）
例如在栅绝缘膜22的膜厚dox＝60nm的情况下，为长度L2＝0.6μm左右以上。在进一步减薄栅绝缘膜22的情况下，难以进一步减短长度L2。鉴于这些情况和实际的氮化物系半导体元件10的制造方法，在增厚栅绝缘膜22的膜厚来设为0.1μm左右的情况下，根据上述式（8），能够得到L2＝0.3μm左右作为下限值。
此外，本领域技术人员一般能够理解长度L1也是确定MOSFET部32的源/漏间耐压的要素。即，MOSFET部32的漏侧端部的电压值成为与上述电压值V1大致相同的电压值，因此在极端减短长度L1时，该耐压降低。如果该耐压降低，则在向漏电极26施加大的电压的情况下，向MOSFET部32的漏侧端部施加该耐压以上的大的电压，从而损坏栅绝缘膜22。因此，需要将长度L1设定为在施加上述电压V1时在长度L1示出的区域中也不产生击穿那样的长度。具体而言，长度L1用GaN层16的耐压确定。根据本发明人的经验，GaN层16的横向耐压如上述那样是100V/μm左右，因此为了具有20V以上的耐压作为电压V1，需要设为L1＝0.2μm以上。
另外，上述本实施方式的氮化物系半导体元件10例如能够如下述那样制造。另外，以下所示的制造方法只是一个例子，不限于该方法。
利用MOCVD法和分子束外延生长（Molecular Beam Epitaxial、MBE）法等外延晶体生长法，在衬底12上依次层叠缓冲层14和GaN层16。并且，在GaN层16上同样利用外延生长法形成AlGaN层20（参照图5）。另外，为了控制2DEG的载流子浓度，在AlGaN层20中调整Al的成分和层厚。
接着，在AlGaN层20的表面涂覆光抗蚀剂，通过光刻工序，进行构图来形成预先确定的图案。将光抗蚀剂作为掩模，通过蚀刻去除形成有凹槽部21的区域的、AlGaN层20和GaN层16（一部分）。并且，利用化学汽相生长（Chemical VaporDeposirion、CVD）法等，在形成有凹槽部21和电极的一侧的元件表面形成SiO2膜等的栅绝缘膜22。之后，使用光刻工序进行构图，蚀刻去除形成有源电极24、漏电极26和SBD金属电极30的区域等的栅绝缘膜22（参照图6）。
并且，通过溅射法或真空蒸镀法等形成源电极24、漏电极26和栅电极28。此外，形成SBD金属电极30。并且，通过对源电极24和SBD金属电极30进行电连接，制造图1所示的本实施方式的氮化物系半导体元件10。
如以上所说明那样，在作为本发明人的多次实验和损坏机理的分析结果而得到的本实施方式的氮化物系半导体元件10中，设置于漏电极26与栅电极28之间的SBD金属电极30与AlGaN层20进行肖特基接合。此外，SBD金属电极30与源电极24连接，从而电短路。由此，在向栅电极28输入截止信号时，MOSFET部32变为截止状态，从而MOSFET部32的漏侧的电压接近漏电极26的电压值。在漏电极26的电压上升时，SBD金属电极30的电压值低于MOSFET部32的漏侧的电压值，所以通过SBD金属电极30对MOSFET部32的漏侧和漏电极26进行电切断。
这样在本实施方式中，在向栅电极28输入截止信号时，通过SBD金属电极30对MOSFET部32的漏侧和漏电极26进行电切断，将集中在MOSFET部32的漏侧端部的空穴排出到源电极24，因此在向漏电极26施加了大的电压的情况下，也不会对栅电极28的端部的栅绝缘膜22施加大的电场。
因此，能够得到可防止栅绝缘膜22的损坏、并且提高可靠性的高耐压高速低电阻的高性能的氮化物系半导体元件10。
另外，在本实施方式的氮化物系半导体元件10中，使用了AlGaN层20作为电子供给层，但是不限于此，AlGaN是主要成分即可。此外，在本实施方式的氮化物系半导体元件10中，说明了在衬底12上形成有一个氮化物系半导体元件10的结构，但是不限于此，可以通过在一个衬底12上配置相互电绝缘的多个氮化物系半导体元件10，并相互布线来构成反相器等。
[第2实施方式]
第2实施方式的氮化物系半导体元件是与第1实施方式的氮化物系半导体元件10大致相同的结构和动作，因此对相同的部分标注相同标号，并省略详细说明，仅详细说明不同的部分。
图7示出表示作为本实施方式的氮化物系半导体装置的氮化物系半导体元件的概略结构的一例的剖视图。在本实施方式的氮化物系半导体元件50中，形成为凹槽部51不到达至GaN层16、即MOSFET部32的下部是AlGaN层20。在可以一定程度地降低MOSFET部32的阈值的情况下，优选这样构成。另外，本实施方式中，形成有凹槽部51的AlGaN层20十分薄，因此在GaN层16的表面生成的2DEG的浓度十分低，作为常关型的氮化物系半导体装置进行动作。
在如第1实施方式的氮化物系半导体元件10那样在GaN层16上形成栅绝缘膜52的情况下，由于形成凹槽部51时的蚀刻工艺引起的损害等，形成于GaN层16表面的电子的反转层的迁移度降低。通过在比GaN层16与AlGaN层20的界面靠上部的位置形成栅绝缘膜52，能够防止迁移度的降低。该情况下，MOS沟道形成于GaN层16/AlGaN层20界面，因此产生抑制了MOSFET部32的电阻上升的优点。
这样在本实施方式的氮化物系半导体元件50中，凹槽部51形成在AlGaN层20内，因此进一步得到如下效果：能够防止形成于GaN层16表面的电子的反转层的迁移度降低，并且抑制MOSFET部32的电阻上升。因此，能够提供价廉且高性能的器件。
[第3实施方式]
第3实施方式的氮化物系半导体元件是与第1实施方式的氮化物系半导体元件10和第2实施方式的氮化物系半导体元件50大致相同的结构和动作，因此对相同的部分标注相同标号并省略详细说明，仅详细说明不同的部分。
图8示出表示作为本实施方式的氮化物系半导体装置的氮化物系半导体元件的概略结构的一例的剖视图。在本实施方式的氮化物系半导体元件60中，替代在第1实施方式的氮化物系半导体元件10中设置有SBD金属电极30作为与AlGaN层20进行肖特基接合的电极，而设置有与AlGaN层20进行pn接合的p－AlGaN层64（半导体层）、和欧姆接合到p－AlGaN层64上的电极。
本实施方式的氮化物系半导体元件60设置有pn接合到AlGaN层20上的p－AlGaN层64，并且在p－AlGaN层64上形成有欧姆电极62。
在本实施方式的氮化物系半导体元件60的p－AlGaN层64中，与第1实施方式的氮化物系半导体元件10的SBD金属电极30同样，具有将集中在MOSFET部32的漏侧端部的空穴排出到源电极24的功能，因此能够得到相同的效果。
另外，还可以构成为混合搭载第1实施方式所示的SBD金属电极30和本实施方式的p－AlGaN层64。
[第4实施方式]
第4实施方式的氮化物系半导体元件是与第1实施方式～第3实施方式的氮化物系半导体元件（氮化物系半导体元件10、50、60）大致相同的结构和动作，因此对相同的部分标注相同标号并省略详细说明，仅详细说明不同的部分。
图9示出表示作为本实施方式的氮化物系半导体装置的氮化物系半导体元件的概略结构的一例的剖视图，此外，图10示出从上方（形成有源电极24、漏电极26和栅电极28的一侧）观察到的俯视图。另外，图9是图10中的A－A截面处的结构。在本实施方式的氮化物系半导体元件70中，替代在第1实施方式的氮化物系半导体元件10中设置在AlGaN层20上的SBD金属电极30，而设置有埋入到AlGaN层20和GaN层16的SBD金属电极72。
在本实施方式中，从AlGaN层20的表面起贯通AlGaN层20形成有凹槽部74，直至到达GaN层16为止，在该凹槽部74中设置有SBD金属电极72，图10中的B－B截面处的结构成为图1所示的结构。另外，如图10所示，凹槽部74部分设置。
能够通过这样在凹槽部74内形成有SBD金属电极72，将蓄积在MOSFET部32界面的空穴更高效地排出到源电极24。
另外，凹槽部74的深度可以至少到达AlGaN层20内部，但优选如图9所示那样到达GaN层16，尤其优选为SBD金属电极72与2DEG的产生部分（2DEG层18）接触。
[第5实施方式]
第5实施方式的氮化物系半导体元件是与第1实施方式～第4实施方式的氮化物系半导体元件（氮化物系半导体元件10、50、60、70）大致相同的结构和动作，因此对相同的部分标注相同标号并省略详细说明，仅详细说明不同的部分。
图11示出表示作为本实施方式的氮化物系半导体装置的氮化物系半导体元件的概略结构的一例的剖视图。在本实施方式的氮化物系半导体元件80中，在栅绝缘膜22的下部区域设置有作为第一n＋区域的靠源电极24侧的n＋AlGaN层83－1和n＋GaN层82－1、以及靠SBD金属电极30侧的n＋AlGaN层83－2和n＋GaN层82－2，并且在漏电极26的下部设置有作为第二n＋区域的n＋AlGaN层84和n＋GaN层86。
源电极24与栅电极28之间的栅绝缘膜22的下部区域的n＋区域即n＋AlGaN层83－1与源电极24接合。此外，栅电极28与SBD金属电极30之间的栅绝缘膜22的下部区域的n＋区域即n＋GaN层82－2和n＋AlGaN层83－2不与SBD金属电极30连接。
本实施方式的n＋区域（n＋GaN层82－1、82－2和n＋AlGaN层83－1、83－2）通过下述过程而形成：在形成AlGaN层20后，向该部位离子注入1015cm－2左右的Si，然后在1000℃左右进行热处理，由此AlGaN层20变为n＋AlGaN层83－1、83－2，GaN层16变化为n＋GaN层82－1、82－2。
通过这样在栅绝缘膜22下部区域设置有n＋区域，栅绝缘膜22的侧壁部分（凹槽部21的侧壁部分）成为了沟道区域，因此能够去除在该侧壁部分传递而流过的电阻成分，能够减小氮化物系半导体元件80整体的电阻。
此外，在本实施方式的氮化物系半导体元件80中，漏电极26的下部区域的AlGaN层20变化为n＋AlGaN层84，GaN层16变化为n＋GaN层86。由此，能够减小漏电极26的欧姆电阻，并且能够减小漏电流。
[第6实施方式]
第6实施方式的氮化物系半导体元件是与第1实施方式～第5实施方式的氮化物系半导体元件（氮化物系半导体元件10、50、60、70、80）大致相同的结构和动作，因此对相同的部分标注相同标号并省略详细说明，仅详细说明不同的部分。
图12示出表示作为本实施方式的氮化物系半导体装置的氮化物系半导体元件的概略结构的一例的剖视图。在本实施方式的氮化物系半导体元件90中，替代第1～第5实施方式的AlGaN层20，而设置有重复层叠GaN层92－A和AlN层92－B而成的电子供给层92。
在图12中，示出了对电子供给层92重复层叠3次GaN层92－A和AlN层92－B的情况。通过这样将电子供给层92设为重复层叠了GaN层92－A和AlN层92－B的层叠构造，能够将2DEG层18的载流子浓度设为高浓度、例如超过1×1013cm－2的浓度，使氮化物系半导体元件90低电阻化。
另外，在第1实施方式中，叙述了第1实施方式的氮化物系半导体元件10采用了2×1012cm－2以上、1×1013cm－2以下的2DEG的载流子浓度的情况，但这是因为在载流子浓度超过1×1013cm－2的范围内，耐压的降低有时会成问题。图13示出本实施方式的氮化物系半导体元件90、第1实施方式的氮化物系半导体元件10以及图21所示的以往的氮化物系半导体元件1000的2DEG的载流子浓度与耐压之间的关系。
一般而言，氮化物系半导体元件的耐压取决于GD（栅－漏）间距离，GD间距离越大，耐压就越大。因此，在载流子浓度超过1×1013cm－2的情况下，能够通过增大GD间距离，消除耐压的降低引起的问题。因此，在本实施方式的氮化物系半导体元件90中，相比第1实施方式的氮化物系半导体元件10增大了GD间距离。
如图13所示，在本实施方式的氮化物系半导体元件90中，提高了耐压，因此即使在耐压处于逐渐降低的趋势的载流子浓度超过1×1013cm－2的范围（优选为2×1013cm－2以下）内，在实际应用中，也能够得到充分的耐压。
另外，在本实施方式中，如上所述，示出了电子供给层92是重复层叠了3次GaN层92－A和AlN层92－B的层叠构造（参照图12）的情况，但层叠次数、电子供给层92整体中的Al的成分比率、电子供给层92的膜厚等不限于此。
图14示出本实施方式的氮化物系半导体元件90中的、层叠次数与载流子浓度之间的关系。另外，此处，不论层叠次数如何，电子供给层92整体的膜厚和Al的成分比率都大致相同。作为具体的例子，在层叠次数是3次的情况下，设为了GaN层92－A＝6.20nm、AlN层92－B＝2.10nm、电子供给层92＝24.9nm、AlN膜厚比＝0.253。
如图14所示，在本实施方式的氮化物系半导体元件90中，不论层叠次数如何，都能够得到高载流子浓度，但载流子浓度根据层叠次数而不同。
此外，图15示出本实施方式的氮化物系半导体元件90中的、电子供给层92整体的Al的成分比率与载流子浓度之间的关系。另外，此处，电子供给层92整体的膜厚和Al的成分比率设为了大致相同，并且在AlN层92－B的膜厚＝0.55nm处相同，改变GaN层92－A的膜厚和重复次数。
如图15所示，对应于电子供给层92整体的Al的成分比率增加，载流子浓度也增加。
此外，图16示出本实施方式的氮化物系半导体元件90中的、电子供给层92的膜厚与载流子浓度之间的关系。另外，此处，电子供给层92整体的Al的成分比率设为了大致相同，重复次数设为了12次。通过改变GaN层92－A和AlN层92－B的膜厚，变更电子供给层92整体的膜厚。
如图16所示，对应于电子供给层92整体的膜厚增加，载流子浓度也增加。
由此，在氮化物系半导体元件90中，载流子浓度根据层叠次数、电子供给层92整体中的Al的成分比率和电子供给层92的膜厚等而不同，因此这些参数可以根据期望的载流子浓度和氮化物系半导体元件90的特性等确定。
此外，本实施方式中，电子供给层92不限于由2种层（GaN层92－A和AlN层92－B）构成，也可以由3种以上的层构成。
[第7实施方式]
第7实施方式的氮化物系半导体元件是与第1实施方式～第6实施方式的氮化物系半导体元件（氮化物系半导体元件10、50、60、70、80、90）大致相同的结构和动作，因此对相同的部分标注相同标号并省略详细说明，仅详细说明不同的部分。
图17示出表示作为本实施方式的氮化物系半导体装置的氮化物系半导体元件的概略结构的一例的剖视图。在本实施方式的氮化物系半导体元件100中，电子供给层102在与GaN层16接触的一侧，具备AlN层102－C。
在图17所示的本实施方式的氮化物系半导体元件100中，作为具体的例子，将电子供给层102构成为了由重复层叠了12次膜厚为1.60nm的GaN层102－A和膜厚为0.55nm的AlN层102－B的层叠构造、以及AlN层102－C构成。
这样，电子供给层102能够通过具备AlN层102－C，提高载流子的迁移度。图18示出本实施方式的氮化物系半导体元件100中的、AlN层102－C的膜厚与载流子迁移度之间的关系。如图18所示，载流子迁移度根据AlN层102－C的膜厚而发生变化，因此AlN层102－C的膜厚优选为0.5～1.5nm左右、更优选为1nm左右。
另外，在本实施方式中，电子供给层102构成为了在GaN层102－A和AlN层102－B的层叠构造与GaN层16之间具备AlN层102－C，但是不限于此，例如可以如第1～第5实施方式那样构成为在作为单一的电子供给层的AlGaN层（AlGaN层20）与GaN层16之间具备AlN层102－C。
[第8实施方式]
第8实施方式的氮化物系半导体元件是与第1实施方式～第7实施方式的氮化物系半导体元件（氮化物系半导体元件10、50、60、70、80、90、100）大致相同的结构和动作，因此对相同的部分标注相同标号并省略详细说明，仅详细说明不同的部分。
图19示出表示作为本实施方式的氮化物系半导体装置的氮化物系半导体元件的概略结构的一例的剖视图。在本实施方式的氮化物系半导体元件120中，在电子供给层20与栅绝缘膜122之间的、除了凹槽部21的周围以外的区域中，设置有电场缓和层124。
在第1实施方式中，叙述了以下情况：缓和了栅电极28端部处的电场，因此没有必要设置栅/漏间距离变近的场板，能够防止反馈电容的增加。在第1实施方式的氮化物系半导体元件10中，是在MOSFET部32截止时不向栅绝缘膜22施加高电压的构造，因此没有必要这样设置场板。但是，在导通时向栅绝缘膜22施加高电压，因此在栅电极28端部有时需要用于缓和电场的构造（电场缓和构造）。
因此在本实施方式的氮化物系半导体元件110中，作为该电场缓和构造，在电子供给层20与栅绝缘膜122之间的、除了凹槽部21的周围以外的区域中，设置有电场缓和层124。
通过设置电场缓和层124，栅绝缘膜122形成为具有在电子供给层20的表面和电场缓和层124的表面弯折的多级（在本实施方式中为2级）构造。这样，在栅绝缘膜122中，通过电场缓和层124产生与电场缓和层124的膜厚对应的阶差，用于将集中在栅电极的端部123的电场分散到该阶差部分，因此能够缓和集中在栅电极的端部123的电场。
作为电场缓和层124，能够使用SiO2、SiN或者它们的复合膜等，优选使用SiO2膜。此外，与电场缓和层124的膜厚相应地缓和电场，因此根据在导通时施加到栅绝缘膜122的电压值等确定该膜厚，但优选为0.05～0.5nm。
[第9实施方式]
第9实施方式的氮化物系半导体元件是与第1实施方式～第8实施方式的氮化物系半导体元件（氮化物系半导体元件10、50、60、70、80、90、100、110）大致相同的结构和动作，因此对相同的部分标注相同标号并省略详细说明，仅详细说明不同的部分。
图20示出表示作为本实施方式的氮化物系半导体装置的氮化物系半导体元件的概略结构的一例的剖视图。在本实施方式的氮化物系半导体元件130中，在电子供给层20的表面设置有由GaN构成的覆盖层132。覆盖层132的膜厚优选为0.5～10nm。
通过这样在电子供给层20的表面设置由GaN构成的覆盖层132，能够减少在施加高电压时漏极电流减小的故障。
另外，在本实施方式中，如图20所示，在除了凹槽部21以外的电子供给层20的表面整体设置有覆盖层132，但是不限于此，可以在接触源电极24、漏电极26和SBD金属电极30的下部的区域中不设置。
另外，虽然在上述第1～第9的实施方式中省略了说明和图示，但在氮化物系半导体元件的表面（设置有电子供给层的一侧的面）整体上，例如设置由SiNx构成的表面保护膜（钝化膜）。
权利要求书(按照条约第19条的修改)
1.一种氮化物系半导体装置，其具有：
衬底；
缓冲层，其形成在所述衬底上；
电子渡越层，其形成在所述缓冲层上，由氮化物系化合物构成；
电子供给层，其形成在所述电子渡越层上，带隙能与所述电子渡越层不同，并且至少由一层构成；
凹槽部，其形成在从所述电子供给层的表面起至少到达所述电子供给层为止的区域中；
源电极和漏电极，它们在所述电子供给层上形成于隔着所述凹槽部而对置的位置处；
栅绝缘膜，其以覆盖所述凹槽部内部的方式，在从所述凹槽部到所述电子供给层的表面的范围内形成；
栅电极，其形成在所述凹槽部内的所述栅绝缘膜上；以及
载流子输送用电极，其形成在所述栅电极与所述漏电极之间，并且与所述源电极连接而用于将载流子输送到所述源电极。
2.根据权利要求1所述的氮化物系半导体装置，其中，
所述载流子输送用电极与所述电子供给层和所述电子渡越层中的至少一方进行肖特基接合。
3.根据权利要求2所述的氮化物系半导体装置，其中，
在从所述电子供给层的表面起至到达所述电子供给层内部或所述电子渡越层内部的深度为止的区域中形成有所述载流子输送用电极。
4.根据权利要求1所述的氮化物系半导体装置，其中，
该氮化物系半导体装置具有与所述电子供给层进行pn接合的半导体层，在所述半导体层上欧姆接合有所述载流子输送用电极。
5.（修改后）根据权利要求1所述的氮化物系半导体装置，其中，该氮化物系半导体装置具有：
第一n＋层，其形成在从所述源电极起到所述凹槽部的下部区域为止的所述栅绝缘膜的下部区域，与所述源电极连接；以及
第二n＋层，其形成在从所述凹槽部的下部区域起到所述载流子输送用电极的跟前为止的所述栅绝缘膜的下部区域，不与所述载流子输送用电极连接。
6.根据权利要求5所述的氮化物系半导体装置，其中，
所述漏电极的下部区域的电子供给层和电子渡越层是n＋层。
7.（修改后）根据权利要求1所述的氮化物系半导体装置，其中，
所述电子渡越层由未掺杂的GaN构成，厚度为2nm以上且500nm以下。
8.（修改后）根据权利要求7所述的氮化物系半导体装置，其中，
所述电子供给层由AlGaN构成，厚度为1nm以上且50nm以下。
9.（修改后）根据权利要求1所述的氮化物系半导体装置，其中，
在所述电子渡越层中产生的二维电子气的载流子浓度为2×1012cm－2以上且2×1013cm－2以下。
10.（修改后）根据权利要求1所述的氮化物系半导体装置，其中，
所述电子供给层具有由成分不同的至少两种层反复层叠而成的层叠构造。
11.（修改后）根据权利要求8所述的氮化物系半导体装置，其中，
所述电子供给层在与所述电子渡越层之间具有由AlN构成的层。
12.（修改后）根据权利要求1所述的氮化物系半导体装置，其中，
在除了所述凹槽部的周围以外的、所述电子供给层与所述栅绝缘膜之间的区域中具有电场缓和层，
所述栅绝缘膜具有和所述电子供给层与所述电场缓和层的阶差对应的多级构造。
13.（修改后）根据权利要求1所述的氮化物系半导体装置，其中，
在所述电子供给层的表面的至少没形成有所述源电极、所述漏电极和所述载流子输送用电极的区域中，具有由GaN构成的覆盖层。
14.（修改后）根据权利要求1所述的氮化物系半导体装置，其中，
该氮化物系半导体装置具有以覆盖所述电子供给层的形成有所述源电极、所述漏电极和所述载流子输送用电极的表面的方式形成的保护膜。
15.（追加）根据权利要求1所述的氮化物系半导体装置，其中，
所述凹槽部形成在从所述电子供给层的表面起到所述电子渡越层为止的区域中。

Claims (14)

1.一种氮化物系半导体装置，其具有：
衬底；
缓冲层，其形成在所述衬底上；
电子渡越层，其形成在所述缓冲层上，由氮化物类化合物构成；
电子供给层，其形成在所述电子渡越层上，带隙能与所述电子渡越层不同，并且至少由一层构成；
凹槽部，其形成在从所述电子供给层的表面起至少到达所述电子供给层为止的区域中；
源电极和漏电极，它们在所述电子供给层上形成于隔着所述凹槽部而对置的位置处；
栅绝缘膜，其以覆盖所述凹槽部内部的方式，在从所述凹槽部到所述电子供给层的表面的范围内形成；
栅电极，其形成在所述凹槽部内的所述栅绝缘膜上；以及
载流子输送用电极，其形成在所述栅电极与所述漏电极之间，并且与所述源电极连接而用于将载流子输送到所述源电极。
2.根据权利要求1所述的氮化物系半导体装置，其中，
所述载流子输送用电极与所述电子供给层和所述电子渡越层中的至少一方进行肖特基接合。
3.根据权利要求2所述的氮化物系半导体装置，其中，
在从所述电子供给层的表面起至到达所述电子供给层内部或所述电子渡越层内部的深度为此的区域中形成有所述载流子输送用电极。
4.根据权利要求1所述的氮化物系半导体装置，其中，
该氮化物系半导体装置具有与所述电子供给层进行pn接合的半导体层，在所述半导体层上欧姆接合有所述载流子输送用电极。
5.根据权利要求1～4中的任意一项所述的氮化物系半导体装置，其中，该氮化物系半导体装置具有：
第一n＋层，其形成在从所述源电极起到所述凹槽部的下部区域为止的所述栅绝缘膜的下部区域，与所述源电极连接；以及
第二n＋层，其形成在从所述凹槽部的下部区域起到所述载流子输送用电极的跟前为止的所述栅绝缘膜的下部区域，不与所述载流子输送用电极连接。
6.根据权利要求5所述的氮化物系半导体装置，其中，
所述漏电极的下部区域的电子供给层和电子渡越层是n＋层。
7.根据权利要求1～6中的任意一项所述的氮化物系半导体装置，其中，
所述电子渡越层由未掺杂的GaN构成，厚度为2nm以上且500nm以下。
8.根据权利要求1～7中的任意一项所述的氮化物系半导体装置，其中，
所述电子供给层由AlGaN构成，厚度为1nm以上且50nm以下。
9.根据权利要求1～8中的任意一项所述的氮化物系半导体装置，其中，
在所述电子渡越层中产生的二维电子气的载流子浓度为2×1012cm－2以上且2×1013cm－2以下。
10.根据权利要求1～9中的任意一项所述的氮化物系半导体装置，其中，
所述电子供给层具有由成分不同的至少两种层反复层叠而成的层叠构造。
11.根据权利要求1～10中的任意一项所述的氮化物系半导体装置，其中，
所述电子供给层在与所述电子渡越层之间具有由AlN构成的层。
12.根据权利要求1～11中的任意一项所述的氮化物系半导体装置，其中，
在除了所述凹槽部的周围以外的、所述电子供给层与所述栅绝缘膜之间的区域中具有电场缓和层，
所述栅绝缘膜具有和所述电子供给层与所述电场缓和层的阶差对应的多级构造。
13.根据权利要求1～12中的任意一项所述的氮化物系半导体装置，其中，
在所述电子供给层的表面的至少没形成有所述源电极、所述漏电极和所述载流子输送用电极的区域中，具有由GaN构成的覆盖层。
14.根据权利要求1～13中的任意一项所述的氮化物系半导体装置，其中，
该氮化物系半导体装置具有以覆盖所述电子供给层的形成有所述源电极、所述漏电极和所述载流子输送用电极的表面的方式形成的保护膜。
CN2011800644592A 2011-04-22 2011-10-26 氮化物系半导体装置 Pending CN103314438A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-096618 2011-04-22
JP2011096618A JP5548909B2 (ja) 2010-04-23 2011-04-22 窒化物系半導体装置
PCT/JP2011/074712 WO2012144100A1 (ja) 2011-04-22 2011-10-26 窒化物系半導体装置

Publications (1)

Publication Number Publication Date
CN103314438A true CN103314438A (zh) 2013-09-18

Family

ID=47042215

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800644592A Pending CN103314438A (zh) 2011-04-22 2011-10-26 氮化物系半导体装置

Country Status (2)

Country Link
CN (1) CN103314438A (zh)
WO (1) WO2012144100A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579332A (zh) * 2013-10-31 2014-02-12 中航（重庆）微电子有限公司 异质结场效应管及其制作方法
CN104409482A (zh) * 2014-11-18 2015-03-11 西安电子科技大学 GaN基T形源场板功率器件及其制作方法
CN109155255A (zh) * 2016-05-24 2019-01-04 株式会社电装 半导体装置
CN115411106A (zh) * 2022-08-30 2022-11-29 杭州云镓半导体科技有限公司 一种具有雪崩耐量的GaN器件及制作方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013153027A (ja) * 2012-01-24 2013-08-08 Fujitsu Ltd 半導体装置及び電源装置
CN111952282A (zh) * 2019-05-16 2020-11-17 珠海格力电器股份有限公司 一种晶体管及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1917231A (zh) * 2005-08-17 2007-02-21 冲电气工业株式会社 欧姆电极及制造方法、场效应晶体管及制造方法与半导体装置
CN101506958A (zh) * 2006-09-20 2009-08-12 富士通株式会社 场效应晶体管
CN101789445A (zh) * 2008-12-22 2010-07-28 三垦电气株式会社 半导体装置
US20110049529A1 (en) * 2009-05-22 2011-03-03 Furukawa Electric Co., Ltd. GaN-BASED SEMICONDUCTOR ELEMENT AND METHOD OF MANUFACTURING THE SAME

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5495257B2 (ja) * 2009-10-09 2014-05-21 シャープ株式会社 Ｉｉｉ族窒化物系電界効果トランジスタおよびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1917231A (zh) * 2005-08-17 2007-02-21 冲电气工业株式会社 欧姆电极及制造方法、场效应晶体管及制造方法与半导体装置
CN101506958A (zh) * 2006-09-20 2009-08-12 富士通株式会社 场效应晶体管
CN101789445A (zh) * 2008-12-22 2010-07-28 三垦电气株式会社 半导体装置
US20110049529A1 (en) * 2009-05-22 2011-03-03 Furukawa Electric Co., Ltd. GaN-BASED SEMICONDUCTOR ELEMENT AND METHOD OF MANUFACTURING THE SAME

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579332A (zh) * 2013-10-31 2014-02-12 中航（重庆）微电子有限公司 异质结场效应管及其制作方法
CN103579332B (zh) * 2013-10-31 2016-04-13 中航（重庆）微电子有限公司 异质结场效应管及其制作方法
CN104409482A (zh) * 2014-11-18 2015-03-11 西安电子科技大学 GaN基T形源场板功率器件及其制作方法
CN104409482B (zh) * 2014-11-18 2017-02-22 西安电子科技大学 GaN基T形源场板功率器件及其制作方法
CN109155255A (zh) * 2016-05-24 2019-01-04 株式会社电装 半导体装置
CN109155255B (zh) * 2016-05-24 2021-08-27 株式会社电装 半导体装置
CN115411106A (zh) * 2022-08-30 2022-11-29 杭州云镓半导体科技有限公司 一种具有雪崩耐量的GaN器件及制作方法
CN115411106B (zh) * 2022-08-30 2023-06-16 杭州云镓半导体科技有限公司 一种具有雪崩耐量的GaN器件及制作方法

Also Published As

Publication number Publication date
WO2012144100A1 (ja) 2012-10-26

Similar Documents

Publication Publication Date Title
US11322599B2 (en) Enhancement mode III-nitride devices having an Al1-xSixO gate insulator
US9935190B2 (en) Forming enhancement mode III-nitride devices
JP5487615B2 (ja) 電界効果半導体装置及びその製造方法
US10249715B2 (en) Semiconductor device and method of manufacturing the semiconductor device
JP5548909B2 (ja) 窒化物系半導体装置
JP6341679B2 (ja) 半導体装置
KR20210071011A (ko) 수직 게이트 모듈을 포함하는 측면 iii-질화물 디바이스들
US10134850B2 (en) Semiconductor device
JP2009076845A (ja) 電界効果半導体装置及びその製造方法
KR20150013346A (ko) 다중 게이트 유전체 층을 갖는 헤테로구조 트랜지스터
JP2015149324A (ja) 半導体装置
KR20080030050A (ko) Ⅲ족 질화물 인헨스먼트 모드 소자
CN102194866A (zh) 场效应晶体管
JP2017073499A (ja) 窒化物半導体装置およびその製造方法
KR20140042470A (ko) 노멀리 오프 고전자이동도 트랜지스터
CN103314438A (zh) 氮化物系半导体装置
CN104916682A (zh) 半导体装置
KR20140133360A (ko) 노멀리 오프 타입 트랜지스터 및 그 제조방법
JP6974049B2 (ja) 半導体装置および半導体装置の製造方法
KR20140112272A (ko) 고전자 이동도 트랜지스터 및 그 제조방법
JP2010153748A (ja) 電界効果半導体装置の製造方法
KR20140020043A (ko) 고전자이동도 트랜지스터
JP6679036B1 (ja) ダイオード、ダイオードの製造方法および電気機器
CN106206709A (zh) 半导体装置
CN110875379A (zh) 一种半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: FURUKAWA ELECTRIC CO., LTD.

Free format text: FORMER OWNER: ADVANCED POWER DEVICE RESEARCH ASSOCIATION

Effective date: 20140317

Owner name: FUJI ELECTRIC CO., LTD.

Effective date: 20140317

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140317

Address after: Tokyo, Japan, Japan

Applicant after: Furukawa Electric Co., Ltd.

Applicant after: Fuji Electric Co., Ltd.

Address before: Kanagawa

Applicant before: Advanced Power Device Research Association

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Free format text: FORMER OWNER: FUJI ELECTRIC CO., LTD.

Effective date: 20140709

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140709

Address after: Tokyo, Japan, Japan

Applicant after: Furukawa Electric Co., Ltd.

Address before: Tokyo, Japan, Japan

Applicant before: Furukawa Electric Co., Ltd.

Applicant before: Fuji Electric Co., Ltd.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130918