CN113675269A - 一种抑制短沟道效应的p-GaN HEMT器件 - Google Patents

一种抑制短沟道效应的p-GaN HEMT器件 Download PDF

Info

Publication number
CN113675269A
CN113675269A CN202110959414.7A CN202110959414A CN113675269A CN 113675269 A CN113675269 A CN 113675269A CN 202110959414 A CN202110959414 A CN 202110959414A CN 113675269 A CN113675269 A CN 113675269A
Authority
CN
China
Prior art keywords
gan
layer
metal electrode
gan layer
short channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110959414.7A
Other languages
English (en)
Inventor
郑崇芝
信亚杰
段力冬
王方洲
孙瑞泽
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202110959414.7A priority Critical patent/CN113675269A/zh
Publication of CN113675269A publication Critical patent/CN113675269A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明属于半导体器件及集成电路技术领域,具体的说是涉及一种抑制短沟道效应的p‑GaN HEMT器件。与常规的p‑GN HEMT器件不同的是,本发明的位于AlGaN势垒层上方的p‑GaN层不仅包括厚度较大的、使器件实现增强型器件功能的p‑GaN层,还包括厚度较小的经过凹槽刻蚀的p‑GaN。当器件漏极的电压较高时,凹槽刻蚀的p‑GaN层下方的2DEG耗尽,能够承受漏极电压,从而使厚度较大的p‑GaN层一侧的电位钳位,从而降低短沟道效应。本发明的器件能降低处在高漏偏压时阈值电压的减小量,同时能够提升击穿电压。另外,本发明工艺与传统p‑GaN HEMT器件制备工艺完全兼容。

Description

一种抑制短沟道效应的p-GaN HEMT器件
技术领域
本发明属于半导体器件及集成电路技术领域,具体涉及一种抑制短沟道效应的p-GaN HEMT器件。
背景技术
氮化镓(GaN)是第三代宽禁带半导体材料代表,受到各国研究人员的广泛关注。GaN 材料具有禁带宽度大、饱和电子漂移速度高、介电常数小及良好的化学稳定性等特点,因此, GaN基HEMT器件与Si基器件相比,具有较低的导通电阻、较小寄生电容、较高的击穿电压等优良性能,可以满足下一代系统对半导体器件更大功率、更小体积、更高频率的应用需求。
然而,传统的基于AlGaN/GaN异质结器件由于存在自发极化和压电极化效应形成天然的 二维电子气导电沟道,为耗尽型器件。但是由于耗尽型器件会增大应用时驱动电路设计的复 杂性和可靠性,因此需要增强型的GaN器件来满足应用需求。目前几种常用的增强型技术中, p-GaN增强型器件已经实现商业化。p-GaN HEMT器件的实现方法为在栅极区域外延一层p 型GaN层,p-GaN与AlGaN/GaN异质结形成类PiN结构,类二极管结构中内建电场能够抵 消AlGaN/GaN异质结中自发极化和压电极化产生的电场作用,从而能够耗尽栅极下方的二维 电子气,从而使得器件具有常关型特性。由于p-GaN HEMTs器件特有的Metal/p-GaN/AlGaN 栅极结构限制了栅极工作电压范围,当前常见的p-GaN HEMTs器件栅极的工作电压范围约为 -4~6V。同时,在器件设计中,为了降低器件工作时的导通电阻,会降低器件栅极的长度来 降低导通电阻。但是,当器件栅极栅极沟道长度很小时,会出现短沟道效应,也即漏致势垒 减低效应(DIBL),导致阈值电压、和击穿电压降低。
根据前期研究结果表明,当p-GaN HEMT器件处于高漏偏压时,阈值电压相对于低漏偏 压时会降低0.3V左右,会导致器件在使用中极易出现误触发的现象。因此急需一种具备能 够抑制短沟道效应的p-GaN HEMT器件,来提升p-GaN HEMT器件在实际使用时的可靠性和 稳定性。
发明内容
本发明在于克服传统短沟道p-GaN HEMT器件出现的阈值电压、击穿电压降低的问题, 提供抑制短沟道效应的器件。实现不影响器件的正常工作,阈值电压更加稳定,击穿电压更 高,与传统制备工艺完全兼容的p-GaN HEMT器件。
本发明的技术方案为:
一种抑制短沟道效应的p-GaN HEMT器件,包括从下层至上依次层叠设置的衬底层1、 缓冲层2、GaN沟道层3、Al(In)GaN层势垒层4、p-GaN层5、钝化层7;所述GaN层3 和Al(In)GaN层4形成异质结;所述Al(In)GaN层4上层的一端具有第一金属电极10, 另一端具有第二金属电极9,第一金属电极10和第二金属电极9与Al(In)GaN层4之间均 是欧姆接触;所述p-GaN层5呈中部凸起的凸起结构(通过部分凹槽刻蚀形成),将p-GaN 层5中部凸起结构两侧的部分靠近第一金属电极10的一侧定义为源极侧p-GaN层12,靠近 第二金属电极9的一侧定义为漏极侧p-GaN层11;所述p-GaN层5的上表面覆盖有第三金 属电极6,第三金属电极6与p-GaN层5之间是肖特基接触或欧姆接触;所述第三金属电极 6作为器件的栅极;在Al(In)GaN层势垒层4与第三金属电极6上表面覆盖有钝化层7; 所述第一金属电极10沿钝化层7上表面延伸至靠近第二金属电极9,第一金属电极10作为 器件的源极;所述第二金属电极9沿钝化层7上表面向靠近第一金属电极10的一侧延伸,在 第一金属电极10和第二金属电极9之间具有隔离层8,第二金属电极9作为器件的漏极。
进一步的,所述漏极侧p-GaN层11的长度为大于等于0μm。
进一步的,所述衬底1采用的材料为Si、SiC、蓝宝石中的一种。
进一步的,所述缓冲层2采用的材料为包含一种或几种由GaN、AlGaN、AlN组成的材料。
进一步的,所述钝化层7采用的材料为氮化物、氧化铝、AlN中的一种。
进一步的,所述隔离层8采用的材料为氧化物或氮化物。
本发明的有益效果为:本发明的位于AlGaN势垒层上方的p-GaN层不仅包括厚度较大的、 使器件实现增强型器件功能的p-GaN层,还包括厚度较小的经过凹槽刻蚀的p-GaN。当器件 漏极的电压较高时,凹槽刻蚀的p-GaN层下方的2DEG耗尽,能够承受漏极电压,从而使厚 度较大的p-GaN层一侧的电位钳位,从而降低短沟道效应。本发明的器件能降低处在高漏偏 压时阈值电压的减小量,同时能够提升击穿电压。另外,本发明工艺与传统p-GaNHEMT器 件制备工艺完全兼容。
附图说明
图1(a)为传统p-GaN HEMT器件的结构原理图;(b)为本发明提出的抑制短沟道效应 的p-GaN HEMT器件的结构原理图。
图2(a)为本发明的器件的等效模型,(b)为本发明器件的电位VC随漏源电压变化而 变化的情况。
图3(d)为本发明的具有不同厚度Tp2的凹槽刻蚀的p-GaN层器件阈值电压随漏极电压 变化而变化的情况,(e)击穿电压和DIBL参数随厚度变化而变化的情况。
图4为本发明的具有不同长度Gr的凹槽刻蚀的p-GaN层器件阈值电压随漏极电压变化而 变化的情况,(b)击穿电压和DIBL参数随长度Gr变化而变化的情况。
图5为本发明的具有不同沟道长度Lg的p-GaN层器件阈值电压随漏极电压变化而变化的 情况,(b)击穿电压和DIBL参数随沟道长度Lg变化而变化的情况。
图6(a)传统p-GaN HEMT器件和本发明的器件的转移特性曲线,(b)统p-GaN HEMT器件和本发明的器件的阈值电压随漏极电压变化的情况,(c)传统p-GaN HEMT器件的指数范围变化的转移特性曲线,(d)本发明的p-GaN HEMT器件的指数范围变化的转移特性曲线。
图7为本发明的静态I-V特性与传统p-GaN HEMT器件的对比;(a)输出特性曲线;(b) 击穿特性曲线;(c)沟道处导带能级沿x方向的变化情况。
具体实施方式
下面结合附图对本发明进行详细描述。
如图1所示,相比于传统p-GaN HEMT器件,本发明的位于AlGaN势垒层上方的p-GaN层不仅包括厚度较大的、使器件实现增强型器件功能的p-GaN层5,还包括厚度较小的经过凹槽刻蚀的p-GaN11和12。当器件漏极的电压较高时,凹槽刻蚀的p-GaN层下方的2DEG 耗尽,能够承受漏极电压,从而使厚度较大的p-GaN层一侧的电位钳位,从而降低短沟道效应。
该发明所述的一种抑制短沟道效应的p-GaN HEMT器件的工作原理为:
本发明的器件等效模型如图2(a)所示,包含一个高阈值电压的器件HEMT1和一个低 阈值电压的HEMT2。HEMT1漏极和HEMT2的阈值连接在一起(该连接处的电位定义为VC),HEMT1的栅极和HEMT2的栅极连接在一起。由于HEMT1器件的阈值电压VTH1大于HEMT 器件2的阈值电压VTH2,当栅极电压达到HEMT1的阈值电压时,HEMT1器件已经开启。器 件的阈值电压主要取决于HEMT1器件的阈值电压,即VTH≈VTH1
当0<VC<VGS-VTH2(即VGS-VC>VTH2)时,HEMT2开启。此时,VC随着VDS的增大 而增大。
当VC>VGS-VTH2时,HEMT2处于关断状态,也即是厚度较小的p-GaN层11下方的二 维电子气沟道耗尽,能够承担漏极电压VDS。因此,VC随着VDS的增大而保持不变,如图2 (b)所示。
如图3所示,仿真了不同厚度p-GaN层11和12的阈值电压和击穿电压。可以看出,随着厚度的增加阈值电压略微增加,而击穿电压基本保持不变。为了表示高漏压下抑制短沟道 效应的能力,定义了DIBL参数,该参数为
Figure BDA0003221523150000041
DIBL参数数值越大,表示抑制短沟道效应(也即DIBL)能力越弱。从图2可以看出,随着p-GaN层厚度的增加,DIBL数值增加,表示抑制短沟道效应的能力变弱。
如图4所示,仿真了不同长度的p-GaN层11的阈值电压和击穿电压。可以看出,随着长度的增加,击穿电压先增加后降低,而抑制短沟道效应的能力逐渐变强。
如图5所示,仿真了不同沟道长度的p-GaN层5的阈值电压和击穿电压。可以看出,随 着沟道长度的增加,击穿电压逐渐增加,而抑制短沟道效应的能力也逐渐变强。
如图6所示,仿真了本发明的器件与传统p-GaN HEMT器件的转移特性曲线和阈值电压 的对比。可以看出,传统p-GaN HEMT器件的阈值电压随漏极电压增加而大幅降低,而本发 明的器件阈值电压比较稳定,表明本发明的器件能够有效地抑制短沟道效应。
最后,将本发明的器件的I-V特性与传统的器件进行了对比,如图7所示。可以看出, 对于输出特性,本发明的器件与传统的p-GaN HEMT器件完全一致;对于击穿特性,本发明 的击穿电压能够提升87%。图7(c)为不同漏极电压时沟道处导带能级沿x方向的变化情况, 可以看出,当处于高漏极电压时,VC处电位能够钳位,从而表示能够抑制短沟道效应。

Claims (6)

1.一种抑制短沟道效应的p-GaN HEMT器件,包括从下层至上依次层叠设置的衬底层(1)、缓冲层(2)、GaN沟道层(3)、Al(In)GaN层势垒层(4)、p-GaN层(5)、钝化层(7);所述GaN层(3)和Al(In)GaN层(4)形成异质结;所述Al(In)GaN层(4)上层的一端具有第一金属电极(10),另一端具有第二金属电极(9),第一金属电极(10)和第二金属电极(9)与Al(In)GaN层(4)之间均是欧姆接触;所述p-GaN层(5)呈中部凸起的凸起结构,将p-GaN层(5)中部凸起结构两侧的部分靠近第一金属电极(10)的一侧定义为源极侧p-GaN层(12),靠近第二金属电极(9)的一侧定义为漏极侧p-GaN层(11);所述p-GaN层(5)的上表面覆盖有第三金属电极(6),第三金属电极(6)与p-GaN层(5)之间是肖特基接触或欧姆接触;所述第三金属电极(6)作为器件的栅极;在Al(In)GaN层势垒层(4)与第三金属电极(6)上表面覆盖有钝化层(7);所述第一金属电极(10)沿钝化层(7)上表面延伸至靠近第二金属电极(9),第一金属电极(10)作为器件的源极;所述第二金属电极(9)沿钝化层(7)上表面向靠近第一金属电极(10)的一侧延伸,在第一金属电极(10)和第二金属电极(9)之间具有隔离层(8),第二金属电极(9)作为器件的漏极。
2.根据权利要求1所述的抑制短沟道效应的p-GaN HEMT器件,其特征在于,所述漏极侧p-GaN层(11)的长度为大于等于0μm。
3.根据权利要求1所述的抑制短沟道效应的p-GaN HEMT器件,其特征在于,所述衬底(1)采用的材料为Si、SiC、蓝宝石中的一种。
4.根据权利要求1所述的抑制短沟道效应的p-GaN HEMT器件,其特征在于,所述缓冲层(2)采用的材料为包含一种或几种由GaN、AlGaN、AlN组成的材料。
5.根据权利要求1所述的抑制短沟道效应的p-GaN HEMT器件,其特征在于,所述钝化层(7)采用的材料为氮化物、氧化铝、AlN中的一种。
6.根据权利要求1所述的抑制短沟道效应的p-GaN HEMT器件,其特征在于,所述隔离层(8)采用的材料为氧化物或氮化物。
CN202110959414.7A 2021-08-20 2021-08-20 一种抑制短沟道效应的p-GaN HEMT器件 Pending CN113675269A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110959414.7A CN113675269A (zh) 2021-08-20 2021-08-20 一种抑制短沟道效应的p-GaN HEMT器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110959414.7A CN113675269A (zh) 2021-08-20 2021-08-20 一种抑制短沟道效应的p-GaN HEMT器件

Publications (1)

Publication Number Publication Date
CN113675269A true CN113675269A (zh) 2021-11-19

Family

ID=78544314

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110959414.7A Pending CN113675269A (zh) 2021-08-20 2021-08-20 一种抑制短沟道效应的p-GaN HEMT器件

Country Status (1)

Country Link
CN (1) CN113675269A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103715244A (zh) * 2012-09-28 2014-04-09 富士通株式会社 半导体器件以及半导体器件的制造方法
US9780181B1 (en) * 2016-12-07 2017-10-03 Mitsubishi Electric Research Laboratories, Inc. Semiconductor device with multi-function P-type diamond gate
US20180308925A1 (en) * 2017-04-21 2018-10-25 Wavetek Microelectronics Corporation High electron mobility transistor
WO2019037116A1 (zh) * 2017-08-25 2019-02-28 苏州晶湛半导体有限公司 p型半导体的制造方法、增强型器件及其制造方法
JP2019145703A (ja) * 2018-02-22 2019-08-29 株式会社デンソー 半導体装置
TW201947766A (zh) * 2018-05-04 2019-12-16 晶元光電股份有限公司 高電子遷移率電晶體
CN112510087A (zh) * 2020-12-01 2021-03-16 晶能光电(江西)有限公司 p型栅增强型GaN基HEMT器件及其制备方法
CN112614887A (zh) * 2020-12-18 2021-04-06 华南师范大学 增强型AlGaN-GaN垂直超结HEMT及其制备方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103715244A (zh) * 2012-09-28 2014-04-09 富士通株式会社 半导体器件以及半导体器件的制造方法
US9780181B1 (en) * 2016-12-07 2017-10-03 Mitsubishi Electric Research Laboratories, Inc. Semiconductor device with multi-function P-type diamond gate
US20180308925A1 (en) * 2017-04-21 2018-10-25 Wavetek Microelectronics Corporation High electron mobility transistor
WO2019037116A1 (zh) * 2017-08-25 2019-02-28 苏州晶湛半导体有限公司 p型半导体的制造方法、增强型器件及其制造方法
JP2019145703A (ja) * 2018-02-22 2019-08-29 株式会社デンソー 半導体装置
TW201947766A (zh) * 2018-05-04 2019-12-16 晶元光電股份有限公司 高電子遷移率電晶體
CN112510087A (zh) * 2020-12-01 2021-03-16 晶能光电(江西)有限公司 p型栅增强型GaN基HEMT器件及其制备方法
CN112614887A (zh) * 2020-12-18 2021-04-06 华南师范大学 增强型AlGaN-GaN垂直超结HEMT及其制备方法

Similar Documents

Publication Publication Date Title
CN107093628B (zh) 一种极化掺杂增强型hemt器件
JP5652880B2 (ja) Hemt装置及びその製造方法
KR101562879B1 (ko) 반도체 장치
CN103022118B (zh) 氮化物半导体装置
US8390029B2 (en) Semiconductor device for reducing and/or preventing current collapse
US9780181B1 (en) Semiconductor device with multi-function P-type diamond gate
Wei et al. Enhancement-mode GaN double-channel MOS-HEMT with low on-resistance and robust gate recess
US9391142B2 (en) Semiconductor device
CN104916633A (zh) 半导体装置
Jin et al. An enhancement-mode GaN p-FET with improved breakdown voltage
CN104916679A (zh) 半导体装置
CN108878524B (zh) 一种氮化镓基高电子迁移率晶体管
CN111312815B (zh) GaN基功率晶体管结构及其制备方法
CN102194819A (zh) 一种基于MOS控制的增强型GaN异质结场效应晶体管
US9299824B2 (en) Field effect transistor
CN113690311A (zh) 一种集成续流二极管的GaN HEMT器件
JP5721782B2 (ja) 半導体装置
CN116344586A (zh) 折叠沟道氮化镓基场效应晶体管及其制备方法
CN114725091B (zh) 一种实现氮化镓cmos逻辑电路的结构
CN108831932B (zh) 一种氮化镓横向mis-肖特基混合阳极二极管
Zhou et al. Threshold voltage modulation by interface charge engineering for high performance normally-off GaN MOSFETs with high faulty turn-on immunity
CN113675269A (zh) 一种抑制短沟道效应的p-GaN HEMT器件
CN109817711B (zh) 具有AlGaN/GaN异质结的氮化镓横向晶体管及其制作方法
CN110265485B (zh) 具有肖特基势垒AlGaN/GaN异质结的横向晶体管及其制作方法
Jaud et al. In depth TCAD analysis of threshold voltage on GaN-on-Si MOS-channel fully recessed gate HEMTs

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20211119

RJ01 Rejection of invention patent application after publication