JP5386785B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP5386785B2 JP5386785B2 JP2007079229A JP2007079229A JP5386785B2 JP 5386785 B2 JP5386785 B2 JP 5386785B2 JP 2007079229 A JP2007079229 A JP 2007079229A JP 2007079229 A JP2007079229 A JP 2007079229A JP 5386785 B2 JP5386785 B2 JP 5386785B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor device
- layer
- insulating film
- compound semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
図1は、本発明の第1の実施の形態に係る半導体装置の模式的断面構造図を示す。
図5は、本発明の第2の実施の形態に係る半導体装置の模式的断面構造図を示す。本発明の第2の実施の形態に係る半導体装置は、図5に示すように、ソース電極5にソースFP電極9を配置する構造に加えて、ゲート電極7にもゲートフィールドプレート(FP)電極17を設けて、電界集中を緩和し、電流コラプス現象を低減化し、かつゲートリーク電流を低減化する。
図6は、本発明の第2の実施の形態の変形例1に係る半導体装置の模式的断面構造図を示す。本発明の第2の実施の形態の変形例1に係る半導体装置は、図6に示すように、ゲート電極7上に配置されたシリコン酸化膜18を介して、ソースFP電極9をゲート電極7上に配置した構造に特徴を有する。他の構成は基本的に図5に示す第2の実施の形態に係る半導体装置と同様であるため、説明は省略する。
図7は、本発明の第2の実施の形態の変形例2に係る半導体装置であって、図7(a)は模式的断面構造図、図7(b)は、図7(a)に対応する模式的平面パターン図を示す。本発明の第2の実施の形態の変形例2に係る半導体装置は、図7に示すように、ゲート電極7に対して長いゲートFP電極17を備え、ゲート電極7およびゲートFP電極17上に配置されたシリコン酸化膜18を介して、ソースFP電極9をゲート電極7およびゲートFP電極17上に配置した構造に特徴を有する。他の構成は基本的に図5に示す第2の実施の形態に係る半導体装置と同様であるため、説明は省略する。
図8は、本発明の第2の実施の形態の変形例3に係る半導体装置の模式的断面構造図を示す。
図9乃至図14は、本発明の第2の実施の形態に係る半導体装置の製造方法の一工程の模式的断面構造図をそれぞれ示している。
図15は、本発明の実施の形態に係る半導体装置である高耐圧GaNFETを低耐圧SiMOSFETとカスコード接続した回路構成図を示す。
図16は、図15に示す高耐圧GaNFETを低耐圧SiMOSFETとカスコード接続した回路構成において、ドレイン・ソース間電流Ids(A)とゲート・ソース間電圧Vgs(V)の伝達特性の比較図を示す。高耐圧GaNFET単体では、ノーマリオン特性であっても、低耐圧SiMOSFETとカスコード接続することによって、ノーマリオフ特性を得ることができる。
上記のように、本発明は第1乃至第2の実施の形態によって記載したが、この開示の一部をなす論述および図面はこの発明を限定するものでないと理解すべきである。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
2…バッファ層
3…電子走行層
4…電子供給層
5…ソース電極
6…ドレイン電極
7…ゲート電極
8,18…シリコン酸化膜
9…ソースフィールドプレート(ソースFP)電極
10…シリコン窒化膜
11…ポリイミド樹脂
12…2次元電子ガス(2DEG)層
17…ゲートフィールドプレート(ゲートFP)電極
50…ソースメッキ電極
60…ドレインメッキ電極
Claims (11)
- 電子走行層及び該電子走行層上に配置された電子供給層を有する窒化物系化合物半導体層上に前記窒化物系化合物半導体層とショットキー接触する第1の電極と、
前記第1の電極上に形成され、前記電子供給層に圧縮応力を与える第1の絶縁膜と、
前記第1の電極から離間した前記窒化物系化合物半導体層上に前記窒化物系化合物半導体層と低抵抗接触する第2の電極の第1の部分と、
前記第1の電極と前記第1の絶縁膜を介して形成され、前記第2の電極の第1の部分と電気的に接続し、平面的に見て、前記第1の電極の上を跨ぐように延伸している第2の電極の第2の部分と、
前記第2の電極の第2の部分の上に形成され、前記電子供給層に引っ張り応力を与える第2の絶縁膜と
を有する半導体装置であって、
前記第2の電極の第2の部分の厚みは、前記第2の絶縁膜による前記引っ張り応力を緩和するために前記第2の電極の第1の部分の厚みよりも厚く形成されていることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記第2の電極の第2の部分の厚みは第2の絶縁膜の厚みの5倍以上であることを特徴とする半導体装置。 - 電子走行層及び該電子走行層上に配置された電子供給層を有する窒化物系化合物半導体層上に前記窒化物系化合物半導体層とショットキー接触もしくは絶縁膜を介してMIS構造を備えるゲート電極と、
前記ゲート電極上に形成され、前記電子供給層に圧縮応力を与える第1の絶縁膜と、
前記ゲート電極から離間した前記窒化物系化合物半導体層上に前記窒化物系化合物半導体層と低抵抗接触するソース電極の第1の部分と、
前記ゲート電極と前記第1の絶縁膜を介して形成され、前記ソース電極の第1の部分と電気的に接続し、平面的に見て、前記ゲート電極の上を跨ぐように延伸している前記ソース電極の第2の部分と、
前記ソース電極の第2の部分の上に形成され、前記電子供給層に引っ張り応力を与える第2の絶縁膜と
を有する半導体装置であって、
前記ソース電極の第2の部分の厚みは、前記第2の絶縁膜による前記引っ張り応力を緩和するために前記ソース電極の第1の部分の厚みよりも厚く形成されていることを特徴とする半導体装置。 - 請求項3に記載の半導体装置において、
前記ソース電極の第2の部分の厚みは第2の絶縁膜の厚みの5倍以上であることを特徴とする半導体装置。 - 請求項1乃至4のいずれかに記載の半導体装置において、
前記第1の絶縁膜はシリコン酸化膜で形成されていることを特徴とする半導体装置。 - 請求項1乃至5のいずれかに記載の半導体装置において、
前記第2の絶縁膜はシリコン窒化膜またはポリイミド樹脂膜のいずれかまたは両方が積層されて形成されていることを特徴とする半導体装置。 - 請求項1乃至6のいずれかに記載の半導体装置において、
前記窒化物系化合物半導体層はヘテロ接合を有し、ヘテロ接合面の近傍に2次元キャリアガス層が生じていることを特徴とする半導体装置。 - 請求項3乃至6のいずれかに記載の半導体装置において、
前記ゲート電極は、
前記窒化物系化合物半導体層とショットキー接触もしくは絶縁膜を介してMIS構造を備える前記ゲート電極の第1の部分と、
前記窒化物系化合物半導体層上に第3の絶縁膜を介して設けられた前記ゲート電極の第2の部分と
を有し、
平面的に見て、前記第2の電極の第2の部分は前記第1の電極の第1の部分および第2の部分を跨るように形成されていることを特徴とする半導体装置。 - 電子走行層及び該電子走行層上に配置された電子供給層を有する窒化物系化合物半導体層の上に前記窒化物系化合物半導体層と低抵抗接触する第2の電極の第1の部分を形成する工程と、
窒化物系化合物半導体層の上に前記窒化物系化合物半導体層とショットキー接触する第1の電極を形成する工程と、
前記第1の電極上に、前記電子供給層に圧縮応力を与える第1の絶縁膜を形成する工程と、
前記第2の電極の第1の部分と電気的に接続し、上面側から見て前記第1の電極の上を跨ぐように前記第1の電極と前記第1の絶縁膜を介して配置され、前記第2の電極の第1の部分よりも厚く形成される前記第2の電極の第2の部分を形成する工程と、
前記第2の電極の第2の部分上に、前記電子供給層に引っ張り応力を与える第2の絶縁膜を形成する工程と を有し、前記第2の絶縁膜による前記引っ張り応力を緩和するために前記第2の部分の厚みを前記第1の部分の厚みよりも厚く形成することを特徴とする半導体装置の製造方法。 - 請求項9に記載の半導体装置の製造方法において、
前記窒化物系化合物半導体層はヘテロ接合を有しており、ヘテロ界面近傍に2次元電子ガス層を有することを特徴とする半導体装置の製造方法。 - 請求項9または10に記載の半導体装置の製造方法において、
前記第1の絶縁膜はシリコン酸化膜で形成され、前記第2の絶縁膜は、シリコン窒化膜で形成されることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007079229A JP5386785B2 (ja) | 2007-03-26 | 2007-03-26 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007079229A JP5386785B2 (ja) | 2007-03-26 | 2007-03-26 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008243943A JP2008243943A (ja) | 2008-10-09 |
JP5386785B2 true JP5386785B2 (ja) | 2014-01-15 |
Family
ID=39914958
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007079229A Active JP5386785B2 (ja) | 2007-03-26 | 2007-03-26 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5386785B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9419119B2 (en) | 2014-09-16 | 2016-08-16 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5487613B2 (ja) * | 2008-12-19 | 2014-05-07 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
JP2010205440A (ja) * | 2009-02-27 | 2010-09-16 | Toshiba Lighting & Technology Corp | 照明システム |
JP2011029386A (ja) * | 2009-07-24 | 2011-02-10 | Sharp Corp | 半導体装置および電子機器 |
US20120241820A1 (en) * | 2011-03-21 | 2012-09-27 | International Rectifier Corporation | III-Nitride Transistor with Passive Oscillation Prevention |
US9362905B2 (en) | 2011-03-21 | 2016-06-07 | Infineon Technologies Americas Corp. | Composite semiconductor device with turn-on prevention control |
US9859882B2 (en) | 2011-03-21 | 2018-01-02 | Infineon Technologies Americas Corp. | High voltage composite semiconductor device with protection for a low voltage device |
US8766375B2 (en) | 2011-03-21 | 2014-07-01 | International Rectifier Corporation | Composite semiconductor device with active oscillation prevention |
US9236376B2 (en) | 2011-03-21 | 2016-01-12 | Infineon Technologies Americas Corp. | Power semiconductor device with oscillation prevention |
JP2013038239A (ja) * | 2011-08-09 | 2013-02-21 | Sanken Electric Co Ltd | 窒化物半導体装置 |
JP2013062494A (ja) * | 2011-08-24 | 2013-04-04 | Sanken Electric Co Ltd | 窒化物半導体装置 |
JP5653326B2 (ja) | 2011-09-12 | 2015-01-14 | 株式会社東芝 | 窒化物半導体装置 |
JP2014029991A (ja) * | 2012-06-29 | 2014-02-13 | Sharp Corp | 窒化物半導体装置の電極構造および窒化物半導体電界効果トランジスタ |
JP6178065B2 (ja) * | 2012-10-09 | 2017-08-09 | 株式会社東芝 | 半導体装置 |
US8916427B2 (en) * | 2013-05-03 | 2014-12-23 | Texas Instruments Incorporated | FET dielectric reliability enhancement |
JP2014229823A (ja) * | 2013-05-24 | 2014-12-08 | 古河電気工業株式会社 | 半導体装置および半導体モジュール |
JP6252122B2 (ja) * | 2013-11-13 | 2017-12-27 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
JP2015220430A (ja) * | 2014-05-21 | 2015-12-07 | シャープ株式会社 | 電界効果トランジスタ |
JP6575224B2 (ja) * | 2015-08-21 | 2019-09-18 | 株式会社デンソー | 半導体装置 |
WO2017098603A1 (ja) * | 2015-12-09 | 2017-06-15 | 三菱電機株式会社 | 窒化物半導体装置 |
DE112017005359B4 (de) | 2016-10-24 | 2022-12-15 | Mitsubishi Electric Corp. | Verbundhalbleitervorrichtung |
WO2018078892A1 (ja) | 2016-10-24 | 2018-05-03 | 三菱電機株式会社 | 化合物半導体デバイス及びその製造方法 |
JP6195041B1 (ja) | 2016-10-24 | 2017-09-13 | 三菱電機株式会社 | 化合物半導体デバイスの製造方法 |
JP7131155B2 (ja) * | 2018-07-18 | 2022-09-06 | サンケン電気株式会社 | 半導体装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7573078B2 (en) * | 2004-05-11 | 2009-08-11 | Cree, Inc. | Wide bandgap transistors with multiple field plates |
JP4902131B2 (ja) * | 2005-03-31 | 2012-03-21 | 住友電工デバイス・イノベーション株式会社 | 半導体装置およびその製造方法 |
JP4897948B2 (ja) * | 2005-09-02 | 2012-03-14 | 古河電気工業株式会社 | 半導体素子 |
-
2007
- 2007-03-26 JP JP2007079229A patent/JP5386785B2/ja active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9419119B2 (en) | 2014-09-16 | 2016-08-16 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP2008243943A (ja) | 2008-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5386785B2 (ja) | 半導体装置およびその製造方法 | |
US8928039B2 (en) | Semiconductor device including heterojunction field effect transistor and Schottky barrier diode | |
JP4968067B2 (ja) | 電界効果トランジスタ | |
JP5776217B2 (ja) | 化合物半導体装置 | |
US9911843B2 (en) | Semiconductor device | |
JP6230456B2 (ja) | 半導体装置 | |
TWI464873B (zh) | Compound semiconductor device | |
JP4417677B2 (ja) | 電力用半導体装置 | |
US7884394B2 (en) | III-nitride devices and circuits | |
US8823061B2 (en) | Semiconductor device | |
JP5789967B2 (ja) | 半導体装置及びその製造方法、電源装置 | |
JP5712516B2 (ja) | 半導体装置 | |
JP6614116B2 (ja) | 半導体装置 | |
JP2008277604A (ja) | 電界効果トランジスタ | |
JP2007273640A (ja) | 半導体装置 | |
US10135337B2 (en) | Semiconductor device | |
JP2009253126A (ja) | 半導体装置 | |
CN104704637A (zh) | 具有分级势垒层的器件 | |
KR20140012507A (ko) | 고전자 이동도 트랜지스터 및 그 제조방법 | |
TW201705445A (zh) | 半導體裝置 | |
WO2019003746A1 (ja) | 半導体装置 | |
TW202101717A (zh) | 用於三族氮化物元件的整合設計 | |
US20220392887A1 (en) | Semiconductor device | |
US8519442B2 (en) | High electron mobility transistor having a high speed switching function | |
JP2008244001A (ja) | 窒化物半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100301 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121022 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130423 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130617 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130910 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130923 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5386785 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |