TW202101717A - 用於三族氮化物元件的整合設計 - Google Patents

用於三族氮化物元件的整合設計 Download PDF

Info

Publication number
TW202101717A
TW202101717A TW109109618A TW109109618A TW202101717A TW 202101717 A TW202101717 A TW 202101717A TW 109109618 A TW109109618 A TW 109109618A TW 109109618 A TW109109618 A TW 109109618A TW 202101717 A TW202101717 A TW 202101717A
Authority
TW
Taiwan
Prior art keywords
iii
transistor
side switch
voltage
gate
Prior art date
Application number
TW109109618A
Other languages
English (en)
Other versions
TWI844645B (zh
Inventor
吳毅鋒
約翰克里克 葛瑞特斯
Original Assignee
美商創世舫科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商創世舫科技有限公司 filed Critical 美商創世舫科技有限公司
Publication of TW202101717A publication Critical patent/TW202101717A/zh
Application granted granted Critical
Publication of TWI844645B publication Critical patent/TWI844645B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一種半導體元件，包括III-N元件和場效電晶體（FET）。III-N元件包括在III-N材料結構的第一側上的基板、在與基板相對的III-N材料結構的一側上的第一閘極、第一源極和第一汲極。FET包括第二半導體材料結構、第二閘極、第二源極和第二汲極，且第二源極在第二半導體材料結構的與第二汲極相對的一側上。FET的第二汲極直接接觸並電連接至III-N元件的第一源極，且通孔穿過III-N材料結構的一部分而形成，從而暴露出基板的頂表面的一部分，且第一閘極透過通孔電連接至基板。

Description

用於三族氮化物元件的整合設計
所揭示的技術係關於被設計為實現提高的效能和可靠性的半導體電子元件。
當前，典型的功率半導體元件，包括諸如電晶體、二極體、功率MOSFET和絕緣閘雙極性電晶體（IGBT）的元件，是用矽（Si）半導體材料製造的。最近，由於其優異的性質，寬帶隙材料（SiC、III-N、III-O、金剛石）已被考慮用於功率元件。III族氮化物或III-N族半導體元件（例如氮化鎵（GaN）元件）正在成為吸引人的候選對象以用於承載大電流、支援高電壓並在快速切換時間內提供極低的導通電阻。
大多數習知的III-N高電子遷移率電晶體（HEMT）和相關的電晶體元件處於常開（normally on）狀態（即具有負閾值電壓），這意味著它們可以在零閘極電壓下傳導電流。這些具有負閾值電壓的元件被稱為空乏型（空乏模式；D-mode）元件。在電力電子裝置中，最好具有處於常閉（normally off）狀態的元件（即具有正閾值電壓的元件），此元件在零閘極電壓下不傳導大量電流，以藉由防止元件意外打開來避免損壞元件或其他電路部件。常閉元件通常稱為增強型（增強模式；E-mode）元件。
迄今為止，可靠地加工和製造高壓III-N增強型電晶體是非常困難的。單個高壓增強型電晶體的一種替代方案，是將高壓空乏型III-N電晶體與低壓增強型電晶體（例如低壓矽FET）結合為共源共閘（cascode）電路配置，如圖1的示意圖所示，以形成混合元件，此混合元件可由與單個高壓增強型III-N電晶體相同的方式操作，並且在許多情況下實現與單個高壓增強型III-N電晶體相同或相似的輸出特性。圖1的混合元件包括高壓空乏型III-N電晶體23和低壓增強型電晶體22，它們可以可選地都包裝在單個封裝10中，此封裝包括源極引線11、閘極引線12和汲極引線13。低壓增強型電晶體22的源極電極31和高壓空乏型III-N電晶體23的閘極電極35電連接至源極引線11。低壓增強型電晶體22的閘極電極32電連接至閘極引線12。高壓空乏型III-N電晶體23的汲極電極36電連接到汲極引線13。高壓空乏型III-N電晶體23的源極電極34電連接至低壓增強型電晶體22的汲極電極33。低壓增強型電晶體22包括本徵主體二極體37，其與電晶體22的通道反平行地延伸。
本文描述了用於III-N元件的整合設計，對於這些元件，低壓增強型元件和高壓空乏型III-N元件被整合到單個電子部件封裝中以形成混合元件，此混合元件可以與單個高壓增強型III-N電晶體相同的方式操作和/或具有與單個高壓增強型III-N電晶體相同的輸出特性。當不需要區分任何電晶體或開關或二極體時，術語元件通常會被使用。
在第一態樣中，描述了一種半導體元件。半導體元件包括III-N元件和場效電晶體（FET）。III-N元件包括在III-N材料結構的第一側上的基板、在與基板相對的III-N材料結構的一側上的第一閘極、第一源極和第一汲極。FET包括第二半導體材料結構、第二閘極、第二源極和第二汲極，且第二源極在第二半導體材料結構的與第二汲極相對的一側上。FET的第二汲極直接接觸並電連接至III-N元件的第一源極，且通孔穿過III-N材料結構的一部分而形成，從而暴露出基板的頂表面的一部分，且第一閘極至少部分形成在通孔中並電連接至基板。
在第二態樣中，描述了電子部件。電子部件包括增強型電晶體。電子部件還包括空乏型電晶體。空乏型電晶體包括基板。電子部件還包括封裝。封裝包括導電結構封裝基座，且封裝同時包圍增強型電晶體和空乏型電晶體。空乏型電晶體的汲極電極電連接到封裝的汲極引線，增強型電晶體的閘極電極電連接到封裝的閘極引線，增強型電晶體的源極電極電連接到導電結構封裝基座，其中空乏型電晶體的閘極電極直接接觸並電連接到導電基板，導電基板直接接觸並電連接到導電結構封裝基座，且導電結構封裝基座電連接到封裝的源極引線。
在第三態樣中，描述了半橋電路。半橋電路包括連接至高壓節點的高側開關、連接至接地節點的低側開關、以及連接至高側開關與低側開關之間的節點的電感器。低側開關包括低壓增強型電晶體和高壓空乏型電晶體。半橋電路被配置為使得在第一操作模式下，電流在第一方向上流過高側開關並流過電感器，同時高側開關被偏壓為接通（ON）並且低側開關被偏壓為斷開（OFF）。在第二操作模式中，電流在第二方向上流過低側開關並流過電感器，同時高側開關被偏壓為OFF，而低側開關被偏壓為OFF。在第三操作模式中，電流在第二方向上流過低側開關並流過電感器，同時高側開關被偏壓為OFF，而低側開關被偏壓為ON，其中在第二操作模式期間，穿過低側開關的反向DC電流大於50 A，且其中在第三操作模式期間，III-N空乏型電晶體的導通電阻增加小於5％。
在第四態樣中，描述了包裝在封裝中的電子部件。電子部件包括混合III-N元件。混合III-N元件包括以共源共閘配置設置的低壓增強型電晶體和高壓III-N空乏型電晶體。被封裝的電子部件能夠在正向方向上阻擋600 V，並且在部件封裝的閘極偏壓為OFF時能夠在反向方向上承受大於50 A的電流，其中在電子部件的閘極被偏壓為OFF的同時，在反向方向上承受該電流之後，當閘極被偏壓為ON時，電子部件的電阻小於5％。
本文描述的每個元件和電晶體可包括以下一或多個特徵。基板可以是p型摻雜的，其電洞濃度大於1x1019 個電洞/cm3 。基板可以電耦合至電路接地。III-N緩衝層可以具有大於4 μm的厚度並且能夠阻擋大於600 V。FET的汲極可以藉由焊料、焊膏或導電環氧樹脂電連接到III-N元件的源極。閘極電極金屬可以包括Ti/Al或Ni/Au。III-N材料結構可以以Ga極性定向或N極性定向來定向。增強型電晶體的汲極電極直接接觸並電連接至空乏型電晶體的源極電極。增強型電晶體的源極電極透過導電基板耦合至空乏型電晶體的閘極電極。增強型電晶體具有比空乏型電晶體低的擊穿電壓。III-N空乏型電晶體的閘極電極可電連接至矽基板。矽基板可直接接觸並電連接至導電結構封裝基座，並且結構封裝基座被配置為連接至電路接地。增強型電晶體可以是矽MOSFET。
如本文所使用的「混合增強型電子元件或部件」，或簡稱為「混合元件或部件」，是由空乏型電晶體和增強型電晶體形成的電子元件或部件，其中，與增強型電晶體相比，空乏型電晶體能夠具有更高的操作和/或擊穿電壓，並且此混合元件或部件被配置為與單個增強型電晶體類似地操作，其擊穿和/或操作電壓約和空乏型電晶體一樣高。亦即，混合增強型元件或部件包括具有以下性質的至少3個節點。當第一節點（源極節點）和第二節點（閘極節點）保持相同的電壓時，混合增強型元件或部件可以阻擋施加至第三節點（汲極節點）相對於源極節點的正高電壓（即大於增強型電晶體能夠阻擋的最大電壓的電壓）。當閘極節點相對於源極節點保持在足夠的正電壓（即大於增強型電晶體的閾值電壓）時，電流從源極節點流到汲極節點，或從汲極節點流到源極節點（當相對於源極節點向汲極節點施加足夠的正電壓時）。當增強型電晶體是低壓元件並且空乏型電晶體是高壓元件時，混合部件可以與單個高壓增強型電晶體類似地操作。空乏型電晶體的擊穿和/或最大操作電壓，可以是增強型電晶體的擊穿和/或最大操作電壓的至少兩倍、至少三倍、至少五倍、至少十倍或至少二十倍。
如本文所使用的術語III族氮化物或III-N族材料、層、元件等，是指由根據化學計量式Bw Alx Iny Gaz N的化合物半導體材料構成的材料或元件，其中w+x+y+z約為1而0≤w≤1、0≤x≤1、0≤y≤1且0≤z≤1。III-N材料、層或元件可以藉由在合適的基板上直接生長（例如藉由金屬有機化學氣相沉積），或在合適的基板上生長、與原始基板分離並接合到其他基板上而形成或製備。
如本文所使用，如果兩個或多個接點或其他項目（例如導電通道或部件）被具有足夠導電性的材料連接以確保接點或其他項目的每一者處的電位意欲在任何偏壓條件下都是相同的（例如約為相同），則此兩個或多個接點或其他項目被稱為「電連接」。
如本文所使用，「阻擋電壓」是指當在電晶體、元件或部件上施加電壓時，電晶體、元件或部件阻止顯著電流（例如大於正常導通期間操作電流的0.001倍的電流）流過電晶體、元件或部件的能力。換言之，當電晶體、元件或部件阻擋施加在其上的電壓時，流過電晶體、元件或部件的總電流將不大於正常導通期間操作電流的0.001倍。斷態電流大於此值的元件表現出高損耗和低效率，並且通常不適合許多應用，尤其是功率切換應用。
如本文所使用，「高壓元件」，例如高壓切換電晶體、HEMT、雙向開關或四象限開關（FQS），是針對高壓應用而優化的電子元件。亦即，當元件關閉時，它能夠阻斷高電壓，例如大約300 V或更高、大約600 V或更高或大約1200 V或更高，並且當元件開啟時，對於所使用之應用具有足夠低的導通電阻（RON ），例如，當大量電流流過元件時，它會經歷足夠低的傳導損耗。高壓元件至少能夠在其所使用的電路中阻擋等於高壓供應或最大電壓的電壓。高壓元件可能能夠阻擋300 V、600 V、1200 V、1700 V、2500 V或應用所需的其他合適的阻擋電壓。換言之，高壓元件可阻擋0 V與至少Vmax 之間的所有電壓，其中Vmax 為可由電路或電源供應器供應的最大電壓，且Vmax 可例如為300 V、600 V、1200 V、1700 V、2500 V或應用所需的其他合適的阻擋電壓。對於雙向或四象限開關，當開關OFF時，阻擋電壓可以具有小於某個最大值的任何極性（±Vmax ，例如±300 V或±600 V、±1200 V等），並且當開關處於ON狀態時，電流可以處於任一方向。
如本文所使用，「III-N元件」是基於III-N異質結構的元件。III-N元件可以設計為作為電晶體或開關操作，其中元件的狀態由閘極端子控制，或作為兩端子元件操作，此元件在沒有閘極端子的情況下阻擋電流在一個方向上流動而在另一個方向上導電。III-N元件可以是適用於高壓應用的高壓元件。在這樣的高壓元件中，當元件被偏壓為斷開時（例如閘極上相對於源極的電壓小於元件閾值電壓），它至少能夠支持小於或等於使用元件的應用中的高壓（例如可為100 V、300 V、600 V、1200 V、1700 V、2500 V或更高）的所有源極-汲極電壓。當高壓元件被偏壓為開啟時（例如，閘極上相對於源極或相關電源端子的電壓大於元件閾值電壓），它能夠以低導通電壓（亦即源極和汲極端子之間或相對的電源端子之間的低電壓）傳導大量電流。最大允許導通電壓是在使用元件的應用中可以承受的最大導通狀態電壓。
如本文使用的術語「在......之上」、「在......之下」、「在......之間」和「在......上」，指一個層相對於其他層的相對位置。因此，例如，設置在另一層之上或之下的一個層，可與此另一層直接接觸或可具有一或多個中介層。再者，設置在兩個層之間的一個層，可與這兩個層直接接觸，或可具有一或多個中介層。相對的，在第二層「上」的第一層，係與此第二層接觸。另外，假設相對於基板執行操作而不考慮基板的絕對定向，而提供了一層相對於其他層的相對位置。
在其中使用高壓切換電晶體的典型功率切換應用中，電晶體在大部分時間中處於兩種狀態之一。在通常被稱為「ON狀態」的第一狀態下，閘極電極處相對於源極電極的電壓高於電晶體閾值電壓，並且大量電流流過電晶體。在這種狀態下，源極和汲極之間的電壓差通常很低，通常不超過數伏，例如約0.1至5伏。在通常被稱為「OFF狀態」的第二狀態下，閘極電極處相對於源極電極的電壓低於電晶體閾值電壓，且除了OFF狀態的漏電流之外，沒有大量電流流過電晶體。在此第二狀態下，源極和汲極之間的電壓範圍可以從大約0 V到電路高壓供應的值，在一些情況下可以高達100 V、300 V、600 V、1200 V、1700 V或更高，但可以小於電晶體的擊穿電壓。在一些應用中，電路中的電感元件會導致源極和汲極之間的電壓甚至高於電路高壓供應。另外，在閘極被切換導通或斷開之後，短時間內電晶體處於上述兩種狀態之間的轉變模式。當電晶體處於斷開狀態時，可以說是在源極和汲極之間「阻擋電壓」。如本文所使用，「阻擋電壓」是指當在電晶體、元件或部件上施加電壓時，電晶體、元件或部件阻止顯著電流（例如大於正常導通狀態的導電期間平均操作電流的0.001倍的電流）流過電晶體、元件或部件的能力。換言之，當電晶體、元件或部件阻擋施加在其上的電壓時，流過電晶體、元件或部件的總電流將不大於正常導通狀態的導電期間平均操作電流的0.001倍。
當使用圖1的混合增強型元件代替習知的高壓增強型電晶體時，此混合元件如下操作。當混合元件處於導通狀態時，電流流過增強型電晶體的通道和空乏型電晶體的通道，並且兩個電晶體中每個電晶體上的電壓可能很小，通常為數伏或更小。當混合元件處於斷開狀態時，由混合元件阻擋的電壓在增強型電晶體和空乏型電晶體之間分配。增強型電晶體阻擋大約|Vth,D |和Vbr,E 之間的電壓，其中|Vth,D |是空乏型電晶體的閾值電壓的絕對值，且Vbr,E 是增強型電晶體的擊穿電壓。混合元件上的其餘電壓被高壓空乏型電晶體阻擋。
在附加圖式與下面的描述中闡述本說明書所描述的標的的一或多個所揭示實施方式的細節。額外的特徵和變異也可以包括在實施方式中。根據說明書、圖式以及申請專利範圍，將可顯然理解其他的特徵、態樣與優點。
本文描述了混合增強型電子部件，其包括組裝到單個電子部件封裝中的空乏型電晶體和增強型電晶體。以共源共閘（cascode）電路配置來設置空乏型電晶體（可為高壓III-N元件）和增強型電晶體（可為低壓矽FET元件）以形成混合元件，此混合元件可由與單個高壓增強型III-N電晶體相同的方式操作，並且在許多情況下可以實現與單個高壓增強型III-N電晶體相同或相似的輸出特性。空乏型電晶體具有比增強型電晶體更大的擊穿電壓（例如，至少三倍大）。當混合電子部件被偏壓在斷開狀態下時，可被其阻擋的最大電壓至少與空乏型電晶體的最大阻擋或擊穿電壓一樣大。配置本文中描述的混合電子部件，使得與封裝中的習知混合元件相比，可靠性和/或效能得到改善，同時降低了組裝過程的複雜性和成本。
圖2A圖示了電子元件的截面圖，電子元件包括低壓增強型元件122（例如矽FET元件），低壓增強型元件122電連接到高壓空乏型III-N元件123（例如GaN HEMT元件），以形成單個高壓混合III-N元件100。增強型元件122包括半導體主體層25、在半導體主體層25的第一側上的FET源極電極131和FET閘極電極132、以及在半導體主體層25的與FET源極電極131相對側上的FET汲極電極133。
圖2A的空乏型III-N元件123包括生長在合適的導電基板14上的III-N材料結構24（例如GaN和AlGaN的組合），基板可以是導電半導體，諸如矽（例如p型或n型Si）、GaN或任何其他足夠導電的基板。例如，基板可以被p型摻雜為具有大於1×1019 個電洞/cm3 的電洞濃度，或者基板可以被n型摻雜為具有大於1×1019 個電子/cm-3 的電子濃度。基板可以具有高導熱率或低導熱率；在低導熱率的基板的情況下，可以使基板變薄以改善散熱。基板可以具有與III-N材料結構24的任何材料層的晶格常數和/或熱膨脹係數相似或不同的晶格常數和/或熱膨脹係數。可以在與III-N材料結構24相對的基板的背面上形成背面金屬層42（例如，Ti/Ni/Ag）。背面金屬層42可以用作接合層，以允許使用焊料、焊膏、導電環氧樹脂、導電膠帶或其他合適的附接方法將基板附接到元件封裝基座（例如引線框架），而允許將元件基板14高品質地機械、熱和電連接到元件封裝基座。
III-N材料結構24可以包括在基板14上方生長的III-N緩衝層15，例如GaN或AlGaN。藉由在層中包括錯位或點缺陷，或者藉由在層中摻雜諸如Fe、C和/或Mg的補償元素，可以使緩衝層15絕緣或實質上沒有無意的n型移動載子。整個緩衝層可以具有實質均勻的組成，或者組成可以變化。例如，在一些實施方式中，例如藉由對緩衝層中的鋁成分進行分級來對緩衝層進行成分分級（例如，基板可以是Alx G1-x N，其中x在整個基板中變化）。緩衝層15的厚度和組成可以針對高壓應用進行優化。亦即，緩衝層能夠在其所使用的電路中阻擋等於高壓電供應或最大電壓的電壓。例如，緩衝層15可以能夠阻擋大於600 V或大於900 V。緩衝層15的厚度可以大於4 μm，例如III-N緩衝層的厚度可以在5 μm和8 μm之間。
III-N材料結構可以進一步包括在III-N緩衝層15上方的III-N通道層16（例如，GaN）和在III-N通道層16上方的III-N阻障層17（例如，AlGaN、AlInN或AlGaInN）。III-N阻障層17的帶隙大於III-N通道層16的帶隙。III-N通道層16具有與III-N阻障層17不同的組成，並且III-N阻擋層17的厚度和組成被選擇為使得二維電子氣體（2DEG）通道19（在圖2A中以虛線指示）在與層17和16之間的界面相鄰的III-N通道層16中感應出。
通常，III-N高電子遷移率電晶體（HEMT）由藉由分子束磊晶（MBE）或金屬有機化學氣相沉積（MOCVD）在反應器或其他技術中生長的磊晶（即epi）III-N材料結構形成。III-N材料結構可以在III族極性（例如Ga極性）定向上生長，諸如[0 0 0 1]（C平面）定向，如圖2A所示。亦即，HEMT的源極、閘極和汲極接點形成在III-N材料結構的III族面（例如[0 0 0 1]面）上，III族面通常在III-N材料結構的與形成III-N層的基板相對的側上。或者，可以在以諸如[0 0 0 -1]定向的N極性（即N面）定向生長的III-N材料結構上形成III-N HEMT（未圖示）。在這種情況下，HEMT的源極、閘極和汲極接點形成在III-N材料結構的N面（例如[0 0 0 -1]面）上方。在此，III-N材料結構可包括在III-N緩衝層之上的III-N阻障層和在III-N阻障層17上方的III-N通道層16。III-N阻障層17的帶隙大於III-N通道層16的帶隙，並且選擇III-N阻障層17的厚度和組成，使得在與III-N通道層16和III-N阻障層17之間的界面相鄰的III-N通道層16中感應出二維電子氣體（2DEG）通道19。N極性III-N材料具有與III族極性III-N材料相反的方向的偏振場，因此可以實現不能使用III族極性結構製造的III-N元件。
在III-N材料結構的頂表面上方生長或沉積絕緣體層18（例如，介電層）。絕緣體18可以例如由氧化鋁（Al2 O3 ）、二氧化矽（SiO2 ）、Six Ny 、Al1-x Six N、Al1-x Six O、Al1-x Six ON或任何其他寬帶隙絕緣體形成，或包括以上這些成分。儘管絕緣體18被示為單層，但是其可以替代地由在不同處理步驟期間沉積的數個層形成以形成單個組合的絕緣體層。絕緣體層18可以始終是恆定的，或者可以由不同類型的絕緣材料形成，例如，絕緣體層可以具有由MOCVD SiN形成的第一部分（例如藉由MOCVD沉積的SiN）和由PECVD SiN形成的第二部分（例如藉由PECVD沉積的SiN）。
源極電極134和汲極電極136形成在元件100的與基板相對的一側上，使得元件100被表徵為橫向III-N元件（即，源極和汲極位於元件的同一側上，且電流在源極134和汲極136之間橫向流過元件）。源極電極134和汲極電極136歐姆接觸並且電連接到形成在層16中的元件2DEG通道19。源極電極134和汲極電極136，例如源極和汲極接點，可以由金屬堆疊形成。可以在III-N阻障層17中形成凹部，以允許改善源極電極134和汲極電極136與2DEG通道19的歐姆接觸。金屬堆疊可以是Ti/Al/Ni/Au、Ti/Al或其他合適的金屬。源極接點134和汲極接點136可以藉由金屬蒸發和沉積後退火處理形成。也可以使用其他歐姆接觸處理，包括濺射和乾式蝕刻處理。
元件100還包括閘極電極135，例如閘極接點。可以形成閘極電極135，使得絕緣體層18至少部分位於閘極電極和III-N材料結構24之間，如圖2A所示，或者可替代地，可以形成閘極電極135，使得閘極電極135與III-N材料結構24（未圖示）接觸。閘極電極135可以由合適的導電材料形成，例如金屬堆疊，例如鈦/鋁（Ti/Al）或鎳/金（Ni/Au），並且可以藉由金屬蒸發或濺射或化學氣相沉積或各種原子層沉積（ALD）來沉積。閘極電極135可以替代地是另一種導電材料或包括一或多種具有大功函數的材料的材料堆疊，諸如具有大功函數的半導體材料（例如，p型多晶矽、氧化銦錫、氮化鎢、氮化銦或氮化鈦）。
閘極電極135藉由通孔38電連接到基板14，通孔38穿過III-N材料結構24的一部分（例如直通磊晶通孔或TEV）形成，通孔38暴露出基板14的頂表面的一部分，如圖2A中的虛線區域所示。閘極電極135的金屬至少部分地形成在通孔38中，使得III-N元件23的閘極電極135電連接到基板14。儘管圖2A中的虛線區域圖示了經過2DEG通道19的通孔38，但是通孔38以使得2DEG通道19在源極電極134和汲極電極136之間連續的方式形成（例如在元件的主動區之外的區域中形成通孔），如圖2B和2C進一步所示。
圖2B和2C分別示出了圖2A的III-N元件123的平面圖和截面圖，其中圖2C的截面圖由圖2B的虛線27指示。元件的主動區由虛線區域26指示。通常在主動區之外，蝕刻或以其他方式處理半導體材料（例如藉由離子佈植），使得不存在導電通道，從而防止了被設計為彼此隔離的元件部分之間的短路。如圖2B和2C所示，通孔38和38'形成在主動區26的外部，並延伸穿過III-N材料結構24，從而暴露出基板14的頂表面的一部分。閘極電極金屬至少部分地形成在通孔38和38'中，使得閘極電極135電連接到基板14。如本文所使用的，電晶體的「主動區」是指源極區和汲極區以及在圖2B和2C中位於源極電極134和汲極電極136之間的包含元件通道的區域，即區域26。
現在，再次參考圖2A，低壓增強型元件122電連接到高壓空乏型III-N元件123，以形成混合III-N元件100。在此，增強型元件122的汲極電極133透過源極接點的一部分直接接觸（例如安裝）並電連接到III-N元件123的源極電極134上，將源極接點的此部分圖示為形成在絕緣層18的一部分上的源極焊墊137。如圖2A所示，源極焊墊137可在空乏型元件123的主動區上方延伸，使得增強型元件122直接安裝在空乏型元件123的主動區上方。可替代地，絕緣層18可以延伸到空乏型元件123的主動區的外部，源極焊墊137可以延伸在絕緣層18上方，在空乏型元件123的主動區的外部，並且增強型元件122可以被安裝在源極焊墊137上，在空乏型元件123的主動區的外部。增強型元件122的汲極133可以例如由焊料、焊膏、導電環氧樹脂、導電帶或其他合適的附接方法連接到空乏型元件123的源極焊墊137，而允許在FET汲極電極133與源極電極134的源極焊墊137之間的高品質地機械、熱和電連接。組裝在單個封裝中的習知混合元件通常並排共裝在陶瓷絕緣基板（例如AlN墊片）上，並且需要外部導線連接器才能將FET汲極連接到HEMT源極。然而，如圖2A所示，將增強型元件122直接安裝在空乏型元件123上，消除了對外部導線連接器和陶瓷基板的需要。這大大降低了電路的寄生電感，從而允許更高的額定電流和更快的開關速度。
圖3是整合到電子部件封裝200中的混合III-N元件100的透視圖。封裝200是三端封裝，包括導電結構封裝基座310（例如鋁、銅或鎳引線框）、閘極引線312（即第一端子）、源極引線311（即第二端子）和汲極引線313（即第三端子），其中閘極引線312和汲極引線313與導電結構封裝基座310電隔離，而源極引線311電連接至導電結構封裝基座310。可以可選地包括安裝孔29。另外，包裝200可以包括包圍元件的塑料或金屬殼體（未圖示）。混合元件的基板14直接安裝並電連接到導電結構封裝基座310。基板14可以例如藉由焊料、導電環氧樹脂、導電帶或其他合適的附接方法安裝到封裝基座，而允許將基板14高品質地機械、熱和電連接到結構封裝基座310。通常，在習知的混合元件封裝方法中，在元件基板14和封裝基座310之間使用陶瓷或絕緣基板（例如AlN墊片）以將基板與封裝電隔離。封裝基座310可以直接安裝到散熱器（未圖示），使得封裝基座310和散熱器處於電和熱接觸，即，它們電連接，並且由混合元件產生的熱量可以透過散熱器散逸。散熱器也可以是電路接地，也可以電連接到電路接地，在這種情況下，封裝基座310、基板14和III-N元件的閘極135分別電連接到電路接地。
封裝200的閘極引線312藉由連接器41耦合（例如電連接）到增強型元件122的閘極電極132。封裝200的汲極引線313藉由連接器43耦合（例如電連接）到III-N元件123的汲極電極136。導電結構封裝基座310藉由連接器42耦合（例如電連接）到增強型元件122的源極電極131。III-N元件123的閘極電極135透過導電基板14和通孔38/38'耦合（例如電連接）到導電結構封裝基座310。連接器41、42和43可包括單個引線接合（如圖所示）或多個平行引線接合、帶、導電金屬夾或其他包含導電材料（例如鋁（Al）、金（Au）、銅（Cu）或其他合適的材料）的連接器。
如圖3所示，空乏型III-N元件123的閘極接點135藉由穿過III-N材料結構24形成的通孔38/38'與基板14電連接。而且，如前所述，基板14直接安裝到導電結構封裝基座310，使得它們電連接。如習知方法中所要求的，此配置允許III-N元件的閘極電極135被電耦合（例如電連接）到封裝元件200的源極引線311，而無需使用外部導線連接器。此配置還允許閘極電極135電耦合（例如，電連接）到增強型元件122的源極電極131。閘極電極135可包含在空乏型元件123的頂表面上暴露的接觸墊區域（如圖3所示），這對於元件測試（例如元件探測）可能是實用的，但是，優選地，在諸如介電層18之類的介電材料中完全密封閘極電極135的頂表面，使得在空乏型元件123的頂表面上沒有閘極電極135的暴露區域。另外，習知的混合元件組裝方法通常在元件基板14與封裝基座310之間使用陶瓷或絕緣墊片（例如，AlN墊片），以將基板與封裝源極引線311電隔離。這需要使用附加的導線連接器來將閘極電極135連接到封裝源極引線311。當絕緣墊片被包括在封裝基座310和空乏型元件的基板14之間時，基板14不被保持在固定電壓處，而是處於浮置電位（例如，在空乏型元件閘極135的電壓和空乏型元件汲極136的電壓之間的某處），從而在空乏型元件汲極136和空乏型元件基板14之間產生一個電壓差，此電壓差顯著小於空乏型元件的汲極136和空乏型元件的閘極135之間的電壓差。去除陶瓷墊片並將基板14連接到封裝基座310，將基板電壓固定在0 V（即接地電位），從而在III-N緩衝層15上保持全閘極-汲極電壓。因此，需要對III-N緩衝層15進行仔細的設計考慮，以保持足夠的元件擊穿電壓特性（例如，可以使緩衝層15變厚，以防止由於緩衝層上的電位增加而引起的洩漏和/或擊穿）。因此，混合III-N元件100可以在不包括陶瓷墊片並且不超過三個連接器的情況下組裝到部件封裝200中，而需要陶瓷墊片或者在沒有通孔38的情況下組裝的習知組裝方法需要4個或更多個連接器。這減少了封裝所需部件的數量（例如材料清單或BOM），從而降低了整體組裝成本。圖3的部件封裝200圖示了引線封裝，諸如TO-220或TO-247。但是，可以使用具有無引線封裝的替代實施例，諸如四方扁平無引線（QFN）、表面安裝元件（SMD）或無損耗封裝（LFPAK）。另外，封裝200的部件可以由最適合設計者和封裝類型的需求的方式定向或佈置。
圖4圖示了圖1的混合元件的電路示意圖，並且還指示了元件中固有存在的各種寄生電感和電容。空乏型元件23的寄生閘極-汲極電容（CGD ）表示為電容器57。增強型元件22的本徵主體二極體由二極體37表示。增強型元件22的源極連接的寄生電感表示為電感器54，且空乏型元件23的閘極連接的寄生電感表示為電感器53。當在類似於圖3的封裝200的部件封裝中實現圖4的電路時，電感器54表示將增強型元件122的源極131連接到封裝基座310的導線（例如圖3中的導線42）的電感，其中由圖4中的虛線56包圍的區域表示圖3的封裝基座310。封裝源極引線311可以連接到電路接地55。為了使空乏型元件23的閘極電極35連接到增強型元件22的源極電極31，使用外部閘極導線連接器來將空乏型元件23的閘極電極35連接到封裝源極引線11（或到封裝基座）。此閘極導線連接器在空乏型元件23的閘極電極35與封裝源極引線11（或封裝基座）之間產生顯著的電感（由電感器53表示）。寄生電感53和54會減慢元件的開啟和關閉時間並增加切換損耗，從而降低元件的效能。
在圖2A所示的混合元件100中，空乏型元件123的閘極電極135藉由通孔38電連接到基板14。因此，如圖3所示，當將元件100實現到封裝200中時，由於空乏型元件123的閘極135與導電基板14電連接且導電基板14直接安裝到封裝基座310（並由此電連接到封裝基座310），不需要在閘極135和封裝基座310之間的外部導線連接器。此外，與對應於圖1的元件所需的外部連接的寄生電感53相比，透過通孔38到基板14的閘極連接的寄生電感顯著減小。因此，與包裝在封裝100中的圖1的元件相比，包裝在部件封裝200中的元件100在切換特性上顯示出顯著的改善、降低的導通電阻降級、並且封裝成本大大降低。下面將進一步詳細描述一些切換效能的改善。
圖5A、5B和5C圖示了操作半橋降壓轉換器電路的三種不同模式。半橋電路包括連接至高壓節點91的高側開關82和連接至接地節點92的低側開關83。電感器93連接在節點94（在低側開關83與高側開關82之間）與電路的輸出節點VOUT 之間。第一電容器86連接在高壓節點91和DC接地92之間。第二電容器87連接在電路的輸出節點VOUT 與DC接地92之間。選擇低側開關83以具有改善降壓轉換器電路的效率的性質。具體地說，開關83應具有低的導通電阻（RDS （ ON ） ）和低的切換損耗。開關83例如可以是圖1的混合元件。或者，開關83可以被實現為組裝在圖3的部件封裝200中的圖2A至2C的混合元件100。
圖5A至5C的降壓轉換器半橋可以如下操作：參考圖5A，在第一操作模式中，高側開關82的閘極被偏壓為ON（即VGS 82＞VTH ），並且低側開關83的閘極被偏壓為OFF（即VGS 83＜VTH )。電流97從高壓節點91沿正向方向穿過高側開關83流到節點94。電流被低側開關83阻擋，並流過電感器93，如電流路徑97所示。當元件以第一操作模式操作時，如果高側開關82的閘極-源極電壓切換到低或OFF（即切換到VGS 82＜VTH )，使得開關82與83的閘極都被偏壓為OFF，則降壓轉換器切換至圖5B所示的第二操作模式。電流必須持續流過電感器93。
圖6A示出了在圖5A和5B所示的第一操作模式和第二操作模式之間的轉變時間T1 期間穿過低側開關83的電流路徑。在轉變時間T1 期間，節點94處的電壓（如圖5A至5C所示）被拉低，直到變為負值為止，並且位移電流流過空乏型元件23的寄生閘極-汲極電容器57，如圖6A中的電流路徑IAC 所示。當節點94處的電壓變得足夠負時，增強型元件22的本徵主體二極體37導通，並且開關83變為反向導通。這稱為反向傳導模式（即續流二極體模式）。在轉變時間T1 結束時，開關83從OFF轉變為反向導電，並且電流從穿過空乏型元件22的閘極-汲極電容器57的位移電流突然轉變為反向DC電流，反向DC電流流過增強型元件22的本徵主體二極體37和空乏型元件23的通道，如圖6B中的電流路徑IDC 所指示。當穿過電感器93的操作電流高時，電流路徑轉變會導致電壓尖峰並在空乏型元件23的閘極上產生振鈴效應。此電壓尖峰將電荷注入到空乏型元件23的閘極介電質18中，並導致空乏型元件的導通電阻（RON ）增加，從而增加了混合元件的導通電阻。即使開關83的閘極被偏壓為OFF，在圖5B的電路中也需要開關83的反向導通，因為電感器93中的電流必須是連續的。
返回參考圖5C，在如圖5B所示將高側82的閘極切換為OFF之後，低側開關83被切換為ON（即到VGS 83＞VTH ），從而使降壓轉換器在第三操作模式中操作，在此模式中，電流繼續以與第二模式相同的方向（反方向）流過低側開關83，但是低側開關83被偏壓為ON。與第二操作模式相比，在第三操作模式期間將低側開關偏壓為ON減小了增強型元件22上反向的電壓降，並允許比第二操作模式更高的效率。為了防止意外短路高電壓軌而接地，需要在將高側開關82切換為OFF和將低側開關83切換為ON之間有足夠的停滯時間（dead time）。
元件和相關封裝的設計，可能是決定反向導通模式期間低側開關83的效能的關鍵因素。藉由將封裝200中的元件100實現為低側元件83，從而消除了空乏型元件23與封裝基座之間的外部閘極導線連接的需要（因為空乏型元件閘極經由通孔38連接至封裝基座），減小了封裝元件中的寄生電感（由電感器53圖示）。這繼而減少了在第一操作模式和第二操作模式之間的電流路徑轉變期間，空乏型元件23的閘極經歷的電壓尖峰和振鈴效應。出乎意料的是，與具有外部閘極導線的習知封裝相比，當以非常高的反向DC電流操作時，這圖示為顯著降低了元件導通電阻的降級（即增加）。這個結果是出乎意料的。當元件100在封裝200中被實現為低側開關83時，開關83能夠在大於50 A或甚至大於70 A的第二和第三操作模式期間以反向DC電流操作，而幾乎不顯示導通電阻增加。例如，導通電阻的增加可以小於5％。具有外部閘極導線連接的習知封裝即使在以30 A或更小的反向DC電流操作時，導通電阻也通常會顯示提高大於30％或更多。低側開關83能夠在第一操作模式期間阻擋大於600 V的電壓。另外，高側開關82可以是與低側開關83相同類型的開關，但是不經受相同的突變電流轉變條件，並且可以由較不嚴苛的要求來設計。
圖7A、7B和7C圖示了操作半橋升壓轉換器電路的三種不同模式。半橋電路包括連接至高壓節點91的高側開關84和連接至接地節點92的低側開關85。電感器101連接在節點102（在低側開關85與高側開關84之間）與電路的輸入節點VIN 之間。第一電容器88連接在輸入節點VIN 和DC接地92之間。第二電容器87連接在高壓節點91和DC接地92之間。在此，與降壓轉換器不同，需要仔細選擇高側開關84以改善升壓轉換器電路的效率。具體地說，開關84應具有低的導通電阻（RDS （ ON ） ）和低的切換損耗。開關85可以例如是圖1的混合元件。或者，開關85可以被實現為組裝在圖3的部件封裝200中的圖2A至2C的混合元件100。
圖7A至7C的降壓轉換器半橋可以如下操作：參考圖7A，在第一操作模式中，高側開關84的閘極被偏壓為OFF（即VGS 84＜VTH ），並且低側開關85的閘極被偏壓為ON（即VGS 85＜VTH )。電流流過電感器101到節點102，並在正向方向上流過低側開關85到接地92，如電流路徑103所示。當元件以第一操作模式操作時，如果低側開關85的閘極-源極電壓切換到低或OFF（即切換到VGS 85＜VTH )，使得開關84與85的閘極都被偏壓為OFF，則升壓轉換器切換至圖7B所示的第二操作模式。電流必須繼續流過電感器101。
在第一操作模式和第二操作模式之間的轉變期間，穿過高側開關84的電流路徑可以類似於圖6A和6B中描述的電流路徑。在轉變期間，節點102處的電壓被拉高，並且位移電流流過開關84中使用的空乏型元件的寄生閘極-汲極電容器。當節點102處的電壓變得足夠高於高壓節點91時，在開關84中使用的增強型元件的本徵主體二極體被導通，並且開關84變為反向導通。在從OFF到反向導通的轉變期間，高側開關84的行為和效果與圖5A至5C的降壓轉換器和圖6A和6B的低側開關83中描述的行為和效果相似。
返回參考圖7C，在如圖7B所示將低側開關85的閘極切換為OFF之後，高側開關84的閘極被切換為ON（即VGS 84＞VTH ），從而使升壓轉換器在第三操作模式中操作，其中電流繼續以與第二模式相同的方向流過高側開關84。在第三操作模式期間將高側開關偏壓為ON減小了開關84的增強型元件上反向的電壓降，並允許比第二操作模式更高的效率。為了防止意外地短路高電壓軌而接地，需要在將低側開關85切換為OFF和將高側開關84切換為ON之間有足夠的停滯時間（dead time）。當混合元件封裝部件200用作高側開關84時，圖7A至7C的升壓轉換器電路能夠支持與關於圖5A至5C的低側開關83所描述的那些相似的效能特性。另外，低側開關85可以是與高側開關84相同類型的開關，但是不經受相同的突變電流轉變條件，並且可以由較不嚴苛的要求來設計。
參考圖8，圖示了混合III-N元件的另一種配置。圖8的元件800與圖2A的元件100相似，不同之處在於在絕緣基板814（例如藍寶石基板）或半絕緣基板（電阻率≥1E5 Ω·cm）（例如是碳化矽基板）上製造III-N材料結構24，而不是導電矽基板，如圖2A所示。如先前針對圖2A的封裝元件100所論述的，導電矽基板14在0 V處接地，導致整個閘極-汲極電壓被保持在緩衝層15上。這需要對III-N緩衝層15進行仔細的設計考慮，從而限制了元件100的高擊穿電壓。藉由在元件800中使用藍寶石（或其他絕緣或半絕緣）基板，元件800的擊穿電壓可以顯著大於元件100的擊穿電壓。例如，元件800的擊穿電壓可以大於1200 V、大於2400 V、並且在一些特定的設計實施方式中大於10 kV。典型的藍寶石基板的標稱厚度約為700 µm。然而，可以減薄基板814以改善基板的熱效能。例如，絕緣基板814的厚度可以小於200 μm。
在元件800中，閘極通孔838延伸穿過III-N材料結構24的整個厚度和絕緣基板814的整個厚度，以允許空乏型元件123的閘極135電連接至背面金屬層842。背面金屬層842可以具有與元件100的背面金屬層42相似的性質（例如導電性），或者替代地，層842可以不同。例如，背面金屬層842可以是厚度大於6 μm的電鍍材料，例如Ni或Cu層。閘極通孔838可以形成在與閘極通孔38相似的元件區域中，例如，在元件的主動區之外。可以使用多種不同的製造方法來形成閘極通孔838。例如，可以藉由穿過III-N材料結構24和基板814的蝕刻（例如乾式或濕式蝕刻）或雷射燒蝕（或兩者的結合）來形成閘極通孔838，從而形成穿過與材料結構24相對的基板的一側的孔。
或者，可以藉由蝕刻穿過III-N材料結構24的整個厚度並且部分地蝕刻穿過基板814（例如藉由在700 um基板中蝕刻200 um）來形成閘極通孔838。接下來，藉由濺射沉積或電鍍將諸如Al、Ni或Cu的金屬堆疊填充到閘極通孔838中。在金屬沉積步驟之後，可以藉由將與III-N材料堆疊相對的基板的一側研磨至小於200 μm的厚度，從而將金屬堆疊暴露在基板的背面上，來使基板838變薄。在基板減薄之後，可以沉積背面金屬層842，在此處與形成在閘極通孔中的閘極金屬堆疊進行電連接。
可以在形成閘極通孔838之前或之後，在與III-N材料層24相對的基板的一側上形成背面金屬層842。閘極通孔838的蝕刻之後可以進行金屬沉積步驟，金屬沉積步驟在基板814的背面上以及從背面至少部分地在閘極通孔838中形成金屬堆疊，其中金屬堆疊接觸III-N元件123的閘極金屬135。
元件的前側和元件的背側可以同時被雙面鍍銅，使得在單個過程步驟中，閘極通孔838從元件的前側被鍍覆並且背面金屬層842被同時從元件的背側被鍍覆。鍍銅層在元件的兩側上可以具有10 μm或更大的厚度。延伸穿過絕緣基板814的整個厚度的閘極通孔838，允許將元件800實現為類似於圖3的元件200的封裝的封裝，使得空乏型III-N元件123的閘極135可電連接到封裝基座310，而無需使用外部閘極導線連接器。
參考圖9，圖示了混合III-N元件的另一實施例。圖9的元件900與圖2A的元件100類似，不同之處在於低壓增強型元件122和高壓空乏型III-N元件123以「並排（side-by-side）」配置封裝在元件900中，相比於元件100的「晶片上晶片（die-on-die）」配置。如先前針對「晶片上晶片」（例如圖2A的元件100）所論述的，增強型元件122直接安裝在空乏型元件123的源極焊墊137上，以便消除了需要外部導線連接器用於將空乏型元件的源極電極134連接到增強型元件的FET汲極電極133。然而，在一些應用中，空乏型III-N元件123可能太小，以至於不允許足夠的面積將增強型FET 122直接安裝到空乏型元件頂側上的源極焊墊137。對於具有這些尺寸限制的應用，可以將混合元件以「並排」配置佈置，如圖9所示。
墊片291安裝在增強型元件122和封裝基座310之間。墊片可以包括陶瓷或絕緣層297（例如AlN），在絕緣層297的相對側上具有金屬層298和299。金屬層299用作接合層，從而允許由焊料、焊膏、導電環氧樹脂、導電膠帶或另一合適的附接方法將墊片附接至元件封裝基座310，從而允許將墊片291高品質地機械和熱連接到元件封裝基座310。元件122的汲極電極133由焊料、焊膏、導電環氧樹脂、導電膠帶或另一合適的附接方法安裝到絕緣墊片291的頂側上的金屬層298。III-N元件123的源極電極134由導線連接器44電連接到增強型元件122的汲極電極133，導線連接器44從源極電極134延伸到絕緣墊片291的頂部金屬化表面298。這使得源極電極134和FET汲極電極133電連接。元件900的其餘導線連接和配置可以類似於圖2A的元件100的那些。元件900相對於元件100的優勢在於，可以使用更小/更便宜的III-N HEMT。但是，與元件100相比，元件900還可能需要增加封裝的複雜性。
圖10圖示了另一種混合III-N元件1000。圖10的元件1000與圖9的元件900相似，不同之處在於實現了低壓增強型元件的替代設計，從而使增強型元件和空乏型元件可以封裝為「並排」配置，而無需使用陶瓷墊片。典型的矽MOSFET，例如元件900的FET 122，是垂直元件，其被製造為使得FET汲極133位於半導體主體25的底側上，並且FET閘極132和FET源極131位於半導體主體25的頂側上。然而，元件1000是使用具有替代性半導體主體125的矽MOSFET來實現的，其中FET源極電極231位於半導體主體125的一側上，例如底部，並且FET閘極電極232和FET汲極電極233都在與FET源極電極231相對的半導體主體125的同一側上，例如頂部，以形成倒置增強型FET 124。因此，FET 124可以實現到元件1000中，以消除元件900中包含的絕緣墊片291和源連接器42。
如圖10所示，倒置增強型FET 124的源極電極231直接安裝並由焊料、焊膏、導電環氧樹脂、導電膠帶或另一合適的附接方法電連接至導電結構封裝基座310，從而允許在FET 124與封裝基座310之間的高品質地機械、熱和電連接。III-N元件123的源極電極134由導線連接器144連接到增強型FET 124的汲極電極233。與元件900相比，元件1000可以是有利的，因為由於消除如圖9所示的包括絕緣墊片291和源極連接器42在內的幾個封裝部件，所以降低了封裝複雜性和成本。
已經描述了許多實施方式。然而，將理解的是，在不脫離本文描述的技術和元件的精神和範圍的情況下，可以進行各種修改。因此，其他實施方式在以下申請專利範圍的範圍內。
10:封裝 11:源極引線 12:閘極引線 13:汲極引線 14:導電基板 15:III-N緩衝層 16:III-N通道層 17:III-N阻障層 18:絕緣體層 19:2DEG通道 22:低壓增強型電晶體 23:高壓空乏型III-N電晶體 24:III-N材料結構 25:半導體主體 26:主動區 27:虛線 29:安裝孔 31:源極電極 32:閘極電極 33:汲極電極 34:源極電極 35:閘極電極 36:汲極電極 37:本徵主體二極體 38:通孔 38’:通孔 41:連接器 42:連接器 43:連接器 44:導線連接器 53:電感器 54:電感器 55:接地 56:虛線 57:寄生閘極-汲極電容器 82:高側開關 83:低側開關 84:高側開關 85:低側開關 86:第一電容器 87:第二電容器 88:第一電容器 91:高壓節點 92:接地節點 93:電感器 94:節點 97:電流/電流路徑 100 :元件 101:電感器 102:節點 103:電流路徑 122:低壓增強型元件 123:高壓空乏型III-N元件 124:倒置增強型FET 125:半導體主體 131:FET源極電極 132:FET閘極電極 133:FET汲極電極 134:源極電極 135:閘極電極 136:汲極電極 137:源極焊墊 144:導線連接器 231:FET源極電極 232:FET閘極電極 233:FETE汲極電極 291:絕緣墊片 297:絕緣層 298:金屬層 299:金屬層 310:元件封裝基座 311:源極引線 312:閘極引線 313:汲極引線 800:元件 814:絕緣基板 838:閘極通孔 842:背面金屬層 900:元件 1000:混合III-N元件
圖1是先前技術的電子部件的示意圖。
圖2A是混合III-N元件的截面圖。
圖2B和2C分別是圖2A的混合III-N元件的平面圖和截面圖。
圖3是封裝的電子部件元件的透視圖。
圖4是電子部件的示意圖。
圖5A、5B和5C圖示了透過半橋降壓轉換器電路的電流路徑的示意圖。
圖6A和6B圖示了在不同操作模式期間穿過半橋降壓轉換器的低側開關的電流路徑的示意圖。
圖7A、7B和7C圖示了穿過半橋升壓轉換器電路的電流路徑的示意圖。
圖8是混合III-N元件的另一種配置的截面圖。
圖9是混合III-N元件的另一種配置的截面圖。
圖10是混合III-N元件的另一種配置的截面圖。
在各種圖式中，類似的元件符號指示類似的元件。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
14:導電基板
15:III-N緩衝層
16:III-N通道層
17:III-N阻障層
18:絕緣體層
19:2DEG通道
24:III-N材料結構
25:半導體主體
38:通孔
42:連接器
100:元件
122:低壓增強型元件
123:高壓空乏型III-N元件
131:FET源極電極
132:FET閘極電極
133:FET汲極電極
134:源極電極
135:閘極電極
136:汲極電極
137:源極焊墊

Claims (33)

  1. 一種半導體元件，包括： 一III-N元件，該III-N元件包括在一III-N材料結構的一第一側上的一導電基板，以及在與該基板相對的該III-N材料結構的一側上的一第一閘極、一第一源極和一第一汲極；和 一場效電晶體（FET），該場效電晶體包括一第二半導體材料結構、一第二閘極、一第二源極和一第二汲極，該第二源極在該第二半導體材料結構的與該第二汲極相對的一側上；其中 該FET的該第二汲極直接接觸並電連接至該III-N元件的該第一源極；和 該III-N材料結構具有穿過該III-N材料結構的一部分而形成的一通孔，該通孔暴露出該基板的該頂表面的一部分，以及 該第一閘極透過該通孔電連接到該導電基板。
  2. 如請求項1所述之III-N元件，其中該基板是p型摻雜的，其電洞濃度大於1×1019 個電洞/cm3 。
  3. 如請求項2所述之III-N元件，其中該基板被配置為透過一背面金屬層電耦合至一電路接地。
  4. 如請求項1所述之III-N元件，其中該III-N材料結構包括一III-N緩衝層、一III-N通道層和一III-N阻障層，其中該緩衝層摻雜有鐵、鎂或碳。
  5. 如請求項4所述之III-N元件，其中該III-N阻障層和該III-N通道層之間的一成分差異導致在該III-N通道層中誘發一橫向2DEG通道，且該第一源極和該第一汲極電連接到該2DEG。
  6. 如請求項4所述之III-N元件，其中該III-N緩衝層具有大於4 μm的一厚度，並且能夠阻擋大於600 V。
  7. 如請求項1所述之III-N元件，其中該FET的該第二汲極藉由焊料、焊膏或導電環氧樹脂直接接觸並電連接到該III-N元件的該第一源極。
  8. 如請求項1所述之III-N元件，其中該第一閘極的一頂表面被完全封裝在一介電材料中。
  9. 如請求項1所述之III-N元件，其中該III-N材料結構定向於一N極性定向中。
  10. 如請求項1所述之III-N元件，其中該元件還包括在該第一源極與該第一汲極之間的一主動區，並且該通孔形成在該主動區的外部。
  11. 如請求項10所述之III-N元件，其中該FET至少部分地在該主動區上方。
  12. 一種電子部件，包括： 一增強型電晶體； 一空乏型電晶體，包括一導電基板；和 一封裝，該封裝包括一導電結構封裝基座，該封裝同時包圍該增強型電晶體和該空乏型電晶體；其中 該空乏型電晶體的一汲極電極電連接到該封裝的一汲極引線，該增強型電晶體的一閘極電極電連接到該封裝的一閘極引線，該增強型電晶體的一源極電極電連接到該導電結構封裝基座；其中 該空乏型電晶體的一閘極電極直接接觸並電連接到該導電基板，該導電基板直接接觸並電連接到該導電結構封裝基座，且該導電結構封裝基座電連接到該封裝的一源極引線。
  13. 如請求項12所述之電子部件，其中該空乏型電晶體的該閘極電極在沒有一外部閘極導線連接器的情況下電連接到該封裝的該源極引線。
  14. 如請求項12所述之電子部件，其中該空乏型電晶體在該導電基板上包括一III-N材料結構。
  15. 如請求項14所述之電子部件，其中該空乏型電晶體的該閘極電極在該III-N材料結構的與該導電基板相對的一側上，該III-N材料結構包括延伸至該導電基板的一通孔，且該空乏型電晶體的該閘極電極透過該通孔電連接到該導電基板。
  16. 如請求項15所述之電子部件，其中該通孔在該空乏型電晶體的一主動區的外部。
  17. 如請求項12所述之電子部件，其中該增強型電晶體的一汲極電極直接接觸並電連接至該空乏型電晶體的一源極電極，並且該增強型電晶體至少部分地位於該空乏型電晶體的該主動區的上方。
  18. 如請求項15所述之電子部件，其中該增強型電晶體的該源極電極透過該導電基板耦合至該空乏型電晶體的該閘極電極。
  19. 如請求項17所述之電子部件，其中該增強型電晶體具有比該空乏型電晶體低的一擊穿電壓。
  20. 如請求項14所述之電子部件，其中該III-N材料結構包括一III-N緩衝層、一III-N通道層和一III-N阻障層，其中該緩衝層摻雜有鐵、鎂或碳。
  21. 如請求項20所述之電子部件，其中該III-N阻障層和該III-N通道層之間的一成分差異導致在該III-N通道層中誘發一橫向2DEG通道。
  22. 一種半橋電路，包括： 一高側開關、一低側開關與一電感器，該高側開關連接到一高壓節點，該低側開關連接到一接地節點，該電感器連接到該高側開關和該低側開關之間的一節點，該低側開關包括一低壓增強型電晶體和一高壓III-N空乏型電晶體；其中 該半橋電路被配置為使得在一第一操作模式中，電流在一第一方向上流過該高側開關並流過該電感器，同時該高側開關被偏壓為接通（ON）並且該低側開關被偏壓為斷開（OFF）； 在一第二操作模式中，電流在一第二方向上流過該低側開關並流過該電感器，同時該高側開關被偏壓為OFF，而該低側開關被偏壓為OFF；和 在一第三操作模式中，電流在該第二方向上流過該低側開關並流過該電感器，同時該高側開關被偏壓為OFF，而該低側開關被偏壓為ON；其中 在該第二操作模式期間，流過該低側開關的一反向DC電流大於50 A，且其中在該第三操作模式期間，該III-N空乏型電晶體的導通電阻的一增加小於5％。
  23. 如請求項22所述之半橋電路，其中該III-N空乏型電晶體的一閘極電極連接至一導電基板，並且該導電基板安裝至該低側開關的一封裝基座。
  24. 如請求項23所述之半橋電路，其中該增強型電晶體的該源極連接至該低側開關的該封裝基座，並且該III-N空乏型電晶體的該源極連接至該增強型電晶體的該汲極。
  25. 如請求項24所述之半橋電路，其中在該第一操作模式期間，該低側開關阻擋大於600 V的一電壓。
  26. 如請求項22所述之半橋電路，其中在該第一操作模式與該第二操作模式之間的一轉變時間期間，一位移電流流過該III-N空乏型電晶體的一寄生閘極-汲極電容器。
  27. 如請求項26所述之半橋電路，其中在該第二操作模式期間，該反向DC電流流過該增強型電晶體的一主體二極體。
  28. 如請求項22所述之半橋電路，其中該增強型電晶體是一矽MOSFET。
  29. 如請求項22所述之半橋電路，其中該高側開關包括一第二混合元件，該第二混合元件包括一低壓增強型電晶體和一高壓III-N空乏型電晶體。
  30. 一種電子部件，包裝在一封裝中，該電子部件包括： 一混合III-N元件，該混合III-N元件包括以一共源共閘配置設置的一低壓增強型電晶體和一高壓III-N空乏型電晶體； 該混合型III-N元件能夠在一正向方向上阻擋600 V，並且在該電子部件的該閘極偏壓為OFF時能夠在一反向方向上承受大於50 A的電流；其中 在該電子部件的該閘極被偏壓為OFF的同時，在一反向方向上承受該電流之後，當該閘極被偏壓為ON時，該電子部件的一電阻增加小於5％。
  31. 如請求項30所述之封裝電子部件，其中該III-N空乏型電晶體的一閘極電極電連接至一矽基板。
  32. 如請求項31所述之封裝電子部件，其中該矽基板直接接觸並電連接至一導電結構封裝基座，並且該結構封裝基座被配置為連接至一電路接地。
  33. 如請求項32所述之封裝電子部件，其中該封裝的一源極引線電連接至該導電結構封裝基座。
TW109109618A 2019-03-21 2020-03-23 用於三族氮化物元件的整合設計 TWI844645B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201962821946P 2019-03-21 2019-03-21
US62/821,946 2019-03-21

Publications (2)

Publication Number Publication Date
TW202101717A true TW202101717A (zh) 2021-01-01
TWI844645B TWI844645B (zh) 2024-06-11

Family

ID=

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI776721B (zh) * 2021-11-02 2022-09-01 國立陽明交通大學 功率半導體裝置的散熱方法
TWI813163B (zh) * 2021-05-25 2023-08-21 大陸商英諾賽科（蘇州）科技有限公司 氮化物基半導體雙向切換器件和其製造方法
US11870429B2 (en) 2021-06-29 2024-01-09 Navitas Semiconductor Limited Circuits and methods for controlling a voltage of a semiconductor substrate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI813163B (zh) * 2021-05-25 2023-08-21 大陸商英諾賽科（蘇州）科技有限公司 氮化物基半導體雙向切換器件和其製造方法
US11870429B2 (en) 2021-06-29 2024-01-09 Navitas Semiconductor Limited Circuits and methods for controlling a voltage of a semiconductor substrate
TWI776721B (zh) * 2021-11-02 2022-09-01 國立陽明交通大學 功率半導體裝置的散熱方法

Also Published As

Publication number Publication date
US11810971B2 (en) 2023-11-07
WO2020191357A1 (en) 2020-09-24
EP3942609A4 (en) 2023-06-07
US20210408273A1 (en) 2021-12-30
CN113826206A (zh) 2021-12-21
EP3942609A1 (en) 2022-01-26
JP2022525654A (ja) 2022-05-18
US20240014312A1 (en) 2024-01-11

Similar Documents

Publication Publication Date Title
US9502398B2 (en) Composite device with integrated diode
Uemoto et al. Gate injection transistor (GIT)—A normally-off AlGaN/GaN power transistor using conductivity modulation
JP5883799B2 (ja) 高効率電源回路のための電子デバイスおよび部品
US7838907B2 (en) Semiconductor device and power conversion device using the same
US11749656B2 (en) Module configurations for integrated III-Nitride devices
JP5526179B2 (ja) Ｉｉｉ−ｖ族トランジスタとｉｖ族横型トランジスタを含む積層複合デバイス
JP6012671B2 (ja) 高電圧ｉｖ族イナーブルスイッチを備えるモノリシック複合ｉｉｉ族窒化物トランジスタ
JP5632416B2 (ja) Ｉｉｉ−ｖ族トランジスタとｉｖ族縦型トランジスタを含む積層複合デバイス
US9324645B2 (en) Method and system for co-packaging vertical gallium nitride power devices
US10135337B2 (en) Semiconductor device
US20240014312A1 (en) Integrated design for iii-nitride devices
JP2006351691A (ja) 半導体装置
US8937317B2 (en) Method and system for co-packaging gallium nitride electronics
Kim et al. Current trends in the development of normally-OFF GaN-on-Si power transistors and power modules: A review
US20220384418A1 (en) Nitride-based semiconductor bidirectional switching device and method for manufacturing the same
US9748225B2 (en) Semiconductor device with power transistors coupled to diodes
JP2013197590A (ja) Ｉｉｉ−ｖ族及びｉｖ族複合ダイオード
JP2013219306A (ja) 半導体ダイオード装置
TWI844645B (zh) 用於三族氮化物元件的整合設計
US20230335464A1 (en) Iii-nitride devices with through-via structures
CN117578656A (zh) 电路系统、用于操作电路系统的方法