CN110785836B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN110785836B
CN110785836B CN201880042217.5A CN201880042217A CN110785836B CN 110785836 B CN110785836 B CN 110785836B CN 201880042217 A CN201880042217 A CN 201880042217A CN 110785836 B CN110785836 B CN 110785836B
Authority
CN
China
Prior art keywords
electrode
drain
semiconductor layer
gate
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880042217.5A
Other languages
English (en)
Other versions
CN110785836A (zh
Inventor
畑谦佑
星真一
松木英夫
阴泳信
高桥茂树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN110785836A publication Critical patent/CN110785836A/zh
Application granted granted Critical
Publication of CN110785836B publication Critical patent/CN110785836B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/802—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with heterojunction gate, e.g. transistors with semiconductor layer acting as gate insulating layer, MIS-like transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Abstract

在具有活性区域(1)和非活性区域(2)的半导体装置中，活性区域(1)采用如下结构：具备：具有包括第一、第二半导体层(12、13)的异质结构造的沟道形成层；具有MOS栅极电极(17)的栅极构造部；在第二半导体层(13)之上配置于夹着栅极构造部的两侧的源极电极(18)及漏极电极(19)；配置于栅极构造部与漏极电极(19)之间的从漏极电极(19)离开了的位置、且未掺加杂质的第三半导体层(14)；形成于第三半导体层(14)之上的p型的第四半导体层(20)；以及与第四半导体层(20)接触的JG电极(21)。并且，JG电极(21)与源极电极(18)电连接而成为与该源极电极(18)相同的电位，并且仅配置于活性区域(1)内。

Description

半导体装置
关联申请的相互参照
本申请基于2017年6月26日申请的日本专利申请第2017－124349号，这里通过参照而引入其记载内容。
技术领域
本发明涉及在基板之上层叠氮化镓(以下称为GaN)、氮化铝镓(以下称为AlGaN)等、具备基于第一GaN类半导体层和第二GaN类半导体层的异质结构造的半导体装置。
背景技术
以往，提出了形成有4端子构造的开关器件的半导体装置(例如参照专利文献1)。即，该半导体装置具有构成供载流子流动的沟道的活性区域及包围该活性区域的非活性区域，并适当配置有源极电极、漏极电极、第一栅极电极以及第二栅极电极。
详细而言，源极电极及漏极电极分别为梳齿形状，并被配置为在活性区域内彼此的梳齿相啮合。另外，第一栅极电极及第二栅极电极配置于源极电极与漏极电极之间。另外，第二栅极电极从活性区域内起一直被引出到非活性区域为止，一部分在非活性区域中也配置于源极电极与漏极电极之间。
现有技术文献
专利文献
专利文献1:日本特开平8－8441号公报
此外，近年来，正在研究对具备异质结构造的开关器件应用上述那样的4端子构造。即，近年来，正在研究例如以下那样的4端子构造的HEMT(High electron mobilitytransistor：高电子迁移率晶体管)。
即，4端子构造的HEMT通过在蓝宝石等的基板之上层叠i－GaN层和i－AlGaN层而构成异质结构造。并且，以贯通i－AlGaN层并到达i－GaN层的方式，形成MOS构造的栅极电极(以下称为MOS栅极电极)，在i－AlGaN层的表面上的夹着MOS栅极电极的两侧形成源极电极和漏极电极。另外，在MOS栅极电极与漏极电极之间，在i－AlGaN层的表面形成有u－GaN层与p－GaN层的层叠构造，并且在p－GaN层的表面形成结栅电极(以下称为JG电极)。
另外，在这样的结构中，例如，上述第一栅极电极相当于MOS栅极电极，上述第二栅极电极相当于JG电极。另外，在将JG电极形成于非活性区域的情况下，在JG电极的下方配置的u－GaN层及p－GaN层与JG电极一起也形成于非活性区域。
这里，例如，在非活性区域被进行离子注入等而形成缺陷来构成时，载流子(例如电子)可能由于该缺陷而被捕集。即，存在如下情况：在位于非活性区域的JG电极的下方捕集到载流子。该情况下，JG电极的阈值电压变动从而半导体装置的特性可能变化。
发明内容
鉴于上述点，本发明的目的在于提供能够抑制特性变化的半导体装置。
根据本发明的一个观点，在具有活性区域和包围该活性区域的非活性区域、并在活性区域形成有横型的开关器件的半导体装置中，活性区域具有开关器件，该开关器件具备：沟道形成层，形成于基板上，具有包括第一半导体层及第二半导体层的异质结构造，在第二半导体层中形成有凹槽部，第一半导体层由构成漂移区域的第一GaN类半导体构成，第二半导体层由与第一GaN类半导体相比带隙能更大的第二GaN类半导体构成；栅极构造部，具有形成于凹槽部内的栅极绝缘膜、以及形成于该栅极绝缘膜之上的成为MOS构造的栅极电极的MOS栅极电极；源极电极及漏极电极，在第二半导体层之上配置于夹着栅极构造部的两侧；第三半导体层，在第二半导体层之上，配置于栅极构造部与漏极电极之间的从漏极电极离开了的位置，由未掺加杂质的第三GaN类半导体构成；第四半导体层，形成在第三半导体层之上，由p型的第四GaN类半导体构成；以及结栅电极，与第四半导体层接触；结栅电极，与源极电极电连接而成为与该源极电极相同的电位，并且仅配置于活性区域内。
由此，成为如下结构：例如即使非活性区域被进行离子注入等而被导入很多缺陷来构成，在捕集载流子(例如电子)的区域上也没有配置JG电极。因此，能够抑制JG电极的阈值变动，能够抑制半导体装置的特性变化。
另外，上述以及权利要求中的括弧内的符号表示权利要求中记载的用语与后述的实施方式中记载的对该用语进行例示的具体物等之间的对应关系。
附图说明
图1是第一实施方式中的半导体装置的平面示意图。
图2是沿着图1中的II－II线的剖视图。
图3是沿着图1中的III－III线的剖视图。
图4是图2所示的开关器件的等价电路。
图5是表示关断时的各部的电流值及电压值的变化的图。
图6是表示关断后的等位线的仿真结果。
图7是第二实施方式中的半导体装置的平面示意图。
图8是第三实施方式中的半导体装置的平面示意图。
图9是表示其他实施方式中的半导体装置的非活性区域的剖视图。
图10是其他实施方式中的半导体装置的平面示意图。
具体实施方式
以下，基于附图对本发明的实施方式进行说明。另外，在以下的各实施方式相互间，对彼此相同或等同的部分，附以同一符号进行说明。
(第一实施方式)
参照图1～图5，对第一实施方式中的半导体装置进行说明。本实施方式的半导体装置如图1所示，具有活性区域1及包围该活性区域1的非活性区域2。并且，如图2所示，在活性区域1中，形成有具有4端子构造的HEMT的横型的开关器件。另外，虽然没有特别限定，但在本实施方式中，活性区域1被设为以图1中的纸面上下方向为长度方向的大致长方形状。
具体而言，半导体装置如图2及图3所示，将在基板11的一面11a上形成有非掺杂的GaN(以下称为u－GaN)层12的基板用作化合物半导体基板而形成。并且，在u－GaN层12的表面，形成有非掺杂的AlGaN(以下称为u－AlGaN)层13，由u－GaN层12和u－AlGaN层13构成异质结构造。开关器件将这些u－GaN层12及u－AlGaN层13作为沟道形成层。并且，在AlGaN/GaN界面的u－GaN层12侧利用压电效应及自发极化效应而感应出2DEG(即二维电子气)载流子，该区域成为载流子流动的沟道，由此开关器件进行动作。
基板11由Si(111)、SiC这样的半导体材料等导电性材料构成。u－GaN层12可以直接形成于基板11之上，但为了结晶性良好地成膜u－GaN层12，也可以根据需要而隔着成为基底膜的缓冲层而形成。另外，在基板11之上能够结晶性良好地成膜u－GaN层12的情况下，也可以没有缓冲层。另外，这里的结晶性是指u－GaN层12中的缺陷、位错等，是对电特性及光学特性造成影响的性质。
u－GaN层12是构成作为漂移区域而工作的电子移动层的部分，相当于第一GaN类半导体层。u－GaN层12由GaN类半导体材料形成，在u－AlGaN层13侧的表层部感应出2DEG载流子。
u－AlGaN层13相当于第二GaN类半导体层，由与构成u－GaN层12的GaN类半导体材料相比带隙能(bandgap energy)更大的GaN类半导体材料构成，构成电子供给部。
u－AlGaN层13将Al混晶比设为x而由AlxGa1－xN构成。并且，根据该u－AlGaN层13的Al混晶比x及膜厚，决定在u－GaN层12的表面附近形成的2DEG载流子的浓度。因此，在本实施方式中，通过调整u－AlGaN层13的Al混晶比x及膜厚来调整2DEG载流子的浓度，不是根据厚度而决定2DEG载流子的浓度大幅变动的范围，而是根据Al混晶比来唯一地决定2DEG载流子的浓度。
另外，在本实施方式中，u－GaN层12相当于第一半导体层，u－AlGaN层13相当于第二半导体层，u－GaN层12及u－AlGaN层13相当于沟道形成层。
这里，在本实施方式中，在非活性区域2中，以避免感应出2DEG载流子的方式，实施离子注入等从而形成了很多缺陷d。即，也可以说，本实施方式的非活性区域2，以避免感应出2DEG载流子的方式，与活性区域1相比形成了多个缺陷d而构成。换言之，本实施方式的非活性区域2被作为元件分离区域。
在活性区域1，在u－AlGaN层13的表面，局部地形成有未掺加杂质的u－GaN层14。
具体而言，u－AlGaN层13形成于u－GaN层12的上表面的整面。u－GaN层14形成于u－AlGaN层13中的后述的MOS栅极电极17的附近，以朝向后述的漏极电极19侧突出的方式延伸设置。并且，这些u－AlGaN层13以及u－GaN层14在凹槽部15被去除。凹槽部15将一个方向、具体而言将相对于图2的截面的法线方向作为长度方向而延伸设置。详细而言，凹槽部15为如下结构：在从基板11的一面11a的法线方向观察时，沿着后述的源极电极18的延伸设置方向而延伸设置、并且夹着源极电极18的2个凹槽部15在延伸设置方向的两端部被连结。即，凹槽部15在从基板11的一面11a的法线方向观察时成为包围后述的源极电极18的环状。
在凹槽部15内，作为栅极构造部，隔着栅极绝缘膜16而埋入有MOS栅极电极17。具体而言，在凹槽部15的内壁面使规定膜厚的栅极绝缘膜16成膜，在该栅极绝缘膜16之上进一步形成MOS栅极电极17从而构成栅极构造部。包含MOS栅极电极17的栅极构造部沿着凹槽部15形成，因此与凹槽部15同样地将后述的源极电极18包围而形成。
栅极绝缘膜16由硅氧化膜(即，SiO2)、氧化铝(即，Al2O3)等构成，MOS栅极电极17由铝、铂等金属、或掺加了杂质的Poly－半导体等构成。并且，这些栅极绝缘膜16及MOS栅极电极17形成于凹槽部15内，从而构成MOS构造的栅极构造部。另外，也能够将MOS栅极电极17整体由Poly－半导体等构成，但为了降低MOS栅极电极17的布线电阻，在本实施方式中，在MOS栅极电极17的表面部配置金属层17a。
另一方面，在u－AlGaN层13的表面中的夹着栅极构造部的两侧分别形成有源极电极18和漏极电极19。源极电极18及漏极电极19都配置于从u－GaN层14离开了的位置，从u－GaN层14的端部到漏极电极19的距离被设为规定长度。这些源极电极18、漏极电极19分别与u－AlGaN层13欧姆接触。
在本实施方式中，源极电极18及漏极电极19沿着基板11的面方向中的一个方向而延伸设置，详细而言，在与活性区域1的长度方向交叉的方向上延伸设置。并且，源极电极18及漏极电极19在与延伸设置方向正交的方向上交替地形成。另外，在图1中，源极电极18及漏极电极19沿着图1中的纸面左右方向而延伸设置，并沿着图1中的纸面上下方向交替地形成。
另外，在u－GaN层14中的位于MOS栅极电极17与漏极电极19之间的部分的表面，形成有被设为p型的p－GaN层20。p－GaN层20配置为，漏极电极19侧的端面与u－GaN层14中的漏极电极19侧的端面共面、或者与其相比位于更靠MOS栅极电极17侧的位置。另外，在本实施方式中，u－GaN层14相当于由第三GaN类半导体构成的第三半导体层，p－GaN层20相当于由第四GaN类半导体构成的第四半导体层。
并且，在p－GaN层20的表面形成有JG电极21。JG电极21与上述的源极电极18连结，被设为与源极电极18相同的电位。
具体而言，以将MOS栅极电极17、u－GaN层14等覆盖的方式配置层间绝缘膜22，以将层间绝缘膜22覆盖的方式形成有电极层23。该电极层23穿过形成于层间绝缘膜22的接触孔而与u－AlGaN层13接触，并且与p－GaN层20接触。因此，由该电极层23中的与u－AlGaN层13接触的部分构成源极电极18，由与p－GaN层20接触的部分构成JG电极21。
在本实施方式中，这样由相同的电极层23构成源极电极18及JG电极21。因此，与用接合线等将它们之间连接的情况相比，能够降低布线电阻和电感。
另外，在图1中，为了易于理解各部的布局，对于图2中的电极层23中的将源极电极18与JG电极21相连的部分予以省略而进行表示。即，在图1中，将图2中的电极层23中的位于MOS栅极电极17上方的部分予以省略而进行表示。
另外，在本实施方式中，JG电极21在从基板11的一面11a的法线方向观察时形成为将漏极电极19包围的环状。即，在本实施方式中，采用在源极电极18与漏极电极19之间配置有JG电极21的结构。另外，在图1中虽未特别示出，但位于JG电极21下方的u－GaN层14及p－GaN层20沿着JG电极21而配置。即，这些u－GaN层14及p－GaN层20形成为，在从基板11的一面11a的法线方向观察时，将漏极电极19包围。
如以上那样，在活性区域1中，构成了具备MOS栅极电极17、源极电极18、漏极电极19以及JG电极21这4个端子的开关器件。另外，在基板11的背面侧形成的是背面电极24，通过例如未图示的布线而与源极电极18电连接等从而成为与源极电极18相同的电位。
另外，如图1所示，在非活性区域2形成有MOS栅极电极17用的栅极焊盘(以下称为栅极焊盘)25、源极焊盘26、漏极焊盘27。
并且，MOS栅极电极17经由从活性区域1向非活性区域2引出的栅极布线25a而与栅极焊盘25连接。另外，源极电极18经由从活性区域1向非活性区域2引出的源极布线26a而与源极焊盘26连接。漏极电极19经由从活性区域1向非活性区域2引出的漏极布线27a而与漏极焊盘27电连接。
另外，栅极焊盘25、源极焊盘26、漏极焊盘27、栅极布线25a、源极布线26a以及漏极布线27a形成于未图示的层间绝缘膜上。
相对于此，JG电极21形成为，仅位于活性区域1内，包围漏极电极19。并且，JG电极21在活性区域1内与源极电极18连接，从而与源极电极18为相同电位。
接下来，对本实施方式的具备开关器件的半导体装置的动作进行说明。
上述那样的具备MOS栅极电极17和JG电极21这两方的开关器件，通过MOS栅极电极17进行一般的MOSFET动作，通过JG电极21进行JFET动作。因此，本实施方式中的开关器件的等价电路为图4所示的电路结构。
如图4所示，开关器件连接于负载28，栅极驱动器29控制栅极电压而将本开关器件接通/断开从而进行负载28的驱动。
这里，开关器件成为将基于MOS栅极电极17的增强型MOSFET部30与基于JG电极21的耗尽型JFET部40串联连接的构造。这些MOSFET部30与JFET部40之间的中间电位点A是指，如图2中所示那样、u－GaN层12的表面部中的位于JG电极21下方的成为中间电位的部分。
并且，JG电极21与源极电极18连接而被设为相同电位。它们之间存在由布线产生的寄生阻抗50，但因为通过电极层23直接连结，所以寄生阻抗50的值变低。另外，在这样的结构的开关器件中，在JFET部40，在JG电极21与漏极电极19、中间电位点A之间、以及漏极电极19与中间电位点A之间，构成电容C1～C3。另外，在MOSFET部30，在MOS栅极电极17与中间电位点A、源极电极18之间、以及中间电位点A与源极电极18之间，构成电容C4～C6。
关于具有这样的电路结构的开关器件，关断(turn off)时的动作如以下那样。
图5表示具有感性负载的H电桥电路中的本开关器件的关断的波形。首先，若在图5的时刻T1停止对MOS栅极电极17施加栅极电压，则MOSFET部30的断开(off)过程开始，从而中间电位点A的电位上升。由于该中间电位点A的电位的上升，JFET的栅极的断开过程开始。即，在从漏极电极19侧起经过JG电极21并通到GND侧的路径中流过位移电流Ijg，从而JFET的反馈电容C1被充电。
然后，由于反馈电容C1的充电，漏极电极19的电位Vds升高。另外，漏极电流Id降低。若中间电位点A的电位超过JFET部40的阈值电压，则JFET部40断开。由此，开关器件整体断开。
为了使这样的关断动作高速化，需要能够高速地进行对反馈电容C1的充电。并且，为了高速地进行对反馈电容C1的充电，重要的是，JG电极21与源极电极18之间的阻抗降低及反馈电容C1的降低。
相对于此，在本实施方式中，JG电极21与源极电极18之间通过电极层23直接连结，所以能够将它们之间存在的布线电阻引起的寄生阻抗50的电阻值抑制得较低。因此，能够谋求JG电极21与源极电极18之间的阻抗降低。
另外，在关断时，漏极电极19的电位Vds升高，但以包围漏极电极19的方式配置有与源极电极18为相同电位的JG电极21。因此，如图6所示那样，能够通过JG电极21将由漏极电极19引起的高电场截断，能够抑制该高电场侵入到源极电极18侧。因此，能够抑制在源极电极18下的区域产生漏电流。
如以上说明那样，在本实施方式中，JG电极21仅配置于活性区域1内。即，JG电极21未配置在可能捕集到电子的区域上。因此，能够抑制JG电极21的阈值变动，能够抑制半导体装置的特性变化。
另外，在本实施方式中，JG电极21形成为，在从基板11的一面11a的法线方向观察时将漏极电极19包围。因此，能够抑制由漏极电极19引起的高电场侵入到源极电极18侧。因此，能够抑制在源极电极18下的区域产生漏电流。
另外，在本实施方式中，将JG电极21与源极电极18通过电极层23直接连结。因此，能够降低寄生阻抗50的电阻值，能够谋求JG电极21与源极电极18之间的阻抗降低。另外，通过将u－GaN层14及p－GaN层20从漏极电极19远离而配置，从而尽可能减小p－GaN层20与2DEG载流子的对置面积。因此，还能够降低反馈电容C1。
并且，通过谋求JG电极21与源极电极18之间的布线电阻的降低、电感降低以及反馈电容C1的降低，能够将反馈电容C1高速地充电，能够将JFET部40高速地断开。因此，能够进一步使开关器件的关断高速化。因此，能够成为能够更高速开关的开关器件。
并且，以贯通u－GaN层14的方式形成MOS栅极电极17。因此，u－GaN层14中的电场强度朝向MOS栅极电极17而变小，栅极绝缘膜16的电场强度变小，因此能够提高可靠性。
(第二实施方式)
对第二实施方式进行说明。本实施方式相对于第一实施方式，变更了JG电极21的配置部位，其他与第一实施方式是同样的，因此仅对与第一实施方式不同的部分进行说明。
在本实施方式中，如图7所示，JG电极21配置为，在从基板11的一面11a的法线方向观察时与漏极布线27a不交叉。即，JG电极21在与漏极布线27a不同的位置配置为将漏极电极19包围。换言之，JG电极21为大致C字状。
如以上说明那样，在本实施方式中，JG电极21配置为，在从基板11的一面11a的法线方向观察时与漏极布线27a不交叉。因此，能够抑制在JG电极21与漏极布线27a之间产生寄生电容，能够抑制JFET部40的特性变动。
(第三实施方式)
对第三实施方式进行说明。本实施方式相对于第二实施方式，变更了JG电极21的配置部位，其他与第二实施方式是同样的，因此仅对与第二实施方式不同的部分进行说明。
在本实施方式中，如图8所示，JG电极21配置为，在从基板11的一面11a的法线方向观察时与漏极布线27a不交叉。另外，JG电极21配置为，在从基板11的一面11a的法线方向观察时，位于源极电极18、源极焊盘26及源极布线26a、与漏极电极19、漏极焊盘27及漏极布线27a的全部之间。即，JG电极21配置为，在从基板11的一面11a的法线方向观察时，与将源极电极18、源极焊盘26及源极布线26a和漏极电极19、漏极焊盘27及漏极布线27a相连的虚拟线必然交叉。
如以上说明那样，JG电极21配置为，在从基板11的一面11a的法线方向观察时，位于源极电极18、源极焊盘26及源极布线26a与漏极电极19、漏极焊盘27及漏极布线27a的全部之间。因此，能够将由漏极电极19、漏极焊盘27及漏极布线27a引起的高电场全部用JG电极21截断。即，能够抑制由漏极电极19、漏极焊盘27及漏极布线27a引起的高电场侵入到源极电极18、源极焊盘26及源极布线26a侧。因此，在源极电极18、源极焊盘26及源极布线26a下的区域产生漏电流这一情况得到抑制。
(其他实施方式)
本发明依据实施方式进行了记述，但本发明被理解为并不限定于该实施方式及构造。本发明也包含各种各样的变形例、等同范围内的变形。此外，各种各样的组合及方式、进而它们中包含仅一个要素、其以上或者其以下的其他组合及方式也纳入到本发明的范畴及思想范围中。
例如，在上述各实施方式中，将凹槽部15的深度设为直到u－GaN层12的表层部被去除了一部分为止的深度，但这也只不过示出了一例。例如，凹槽部15既可以设为直到u－GaN层12的表面露出为止的深度，也可以设为在该凹槽部15的底面以不形成2DEG载流子的程度残留u－AlGaN层13的一部分的程度的深度。
另外，在上述各实施方式中，以构成沟道形成层的第一、第二GaN类半导体层包括u－GaN层12和u－AlGaN层13的情况为例进行了说明。但是，它们示出了一例，只要沟道形成层包括第一GaN类半导体层以及比其带隙能大的第二GaN类半导体层，也可以是其他材料。
并且，在上述各实施方式中，源极电极18与JG电极21也可以不被一体化而例如通过引线键合等来电连接。即使是这样的结构，通过将JG电极21仅配置于活性区域1内，也能够抑制半导体装置的特性变化。
另外，在上述各实施方式中，非活性区域2的结构能够适当变更。例如可以是，如图9所示，非活性区域2为了避免构成2DEG载流子而以将u－AlGaN层13及u－GaN层12的上层部去除的方式形成凹部60而构成。该情况下，凹部60设为在非活性区域2不构成2DEG载流子的深度即可，例如可以是，以仅将u－AlGaN层13去除的方式形成。
并且，在上述第一实施方式中，可以如图10所示那样，栅极布线25a从与MOS栅极电极17连接的部分起以最短距离被引出到非活性区域2，并在非活性区域2盘绕而与栅极焊盘25连接。该情况下，漏极电极19等可以延伸设置于在上述第一实施方式中形成有栅极布线25a的部分、或该部分的附近为止。即，漏极电极19等可以延伸设置到活性区域1与非活性区域2的边界部的附近为止。由此，能够有效地利用活性区域1，能够提高面积效率。另外，虽未特别图示，但在上述第二、第三实施方式中，栅极布线25a也可以从与MOS栅极电极17连接的部分起以最短距离被引出到非活性区域2，并在非活性区域2盘绕而与栅极焊盘25连接。

Claims (3)

1.一种半导体装置，具有活性区域(1)及包围该活性区域的非活性区域(2)，在上述活性区域形成有横型的开关器件，其特征在于，
上述活性区域具有开关器件，该开关器件具备：
沟道形成层，形成于基板(11)上，具有包括第一半导体层(12)及第二半导体层(13)的异质结构造，在上述第二半导体层中形成有凹槽部(15)，上述第一半导体层由构成漂移区域的第一GaN类半导体构成，上述第二半导体层由与上述第一GaN类半导体相比带隙能更大的第二GaN类半导体构成；
栅极构造部，具有形成于上述凹槽部内的栅极绝缘膜(16)、以及形成于该栅极绝缘膜之上的成为MOS构造的栅极电极的MOS栅极电极(17)；
源极电极(18)及漏极电极(19)，在上述第二半导体层之上配置于夹着上述栅极构造部的两侧；
第三半导体层(14)，在上述第二半导体层之上，配置于上述栅极构造部与上述漏极电极之间的从上述漏极电极离开了的位置，由未掺加杂质的第三GaN类半导体构成；
第四半导体层(20)，形成在上述第三半导体层之上，由p型的第四GaN类半导体构成；以及
结栅电极(21)，与上述第四半导体层接触，
上述结栅电极，与上述源极电极电连接而成为与该源极电极相同的电位，并且仅配置于上述活性区域内，
在上述非活性区域，形成有经由栅极布线(25a)而与上述MOS栅极电极连接的栅极焊盘(25)、经由源极布线(26a)而与上述源极电极连接的源极焊盘(26)、以及经由漏极布线(27a)而与上述漏极电极连接的漏极焊盘(27)，
上述漏极电极经由上述漏极布线(27a)而与形成于上述非活性区域的上述漏极焊盘(27)连接，上述漏极布线从上述活性区域一直延伸设置到上述非活性区域为止，
上述结栅电极在与上述漏极布线不同的位置以包围上述漏极电极的方式配置。
2.一种半导体装置，具有活性区域(1)及包围该活性区域的非活性区域(2)，在上述活性区域形成有横型的开关器件，其特征在于，
上述活性区域具有开关器件，该开关器件具备：
沟道形成层，形成于基板(11)上，具有包括第一半导体层(12)及第二半导体层(13)的异质结构造，在上述第二半导体层中形成有凹槽部(15)，上述第一半导体层由构成漂移区域的第一GaN类半导体构成，上述第二半导体层由与上述第一GaN类半导体相比带隙能更大的第二GaN类半导体构成；
栅极构造部，具有形成于上述凹槽部内的栅极绝缘膜(16)、以及形成于该栅极绝缘膜之上的成为MOS构造的栅极电极的MOS栅极电极(17)；
源极电极(18)及漏极电极(19)，在上述第二半导体层之上配置于夹着上述栅极构造部的两侧；
第三半导体层(14)，在上述第二半导体层之上，配置于上述栅极构造部与上述漏极电极之间的从上述漏极电极离开了的位置，由未掺加杂质的第三GaN类半导体构成；
第四半导体层(20)，形成在上述第三半导体层之上，由p型的第四GaN类半导体构成；以及
结栅电极(21)，与上述第四半导体层接触，
上述结栅电极，与上述源极电极电连接而成为与该源极电极相同的电位，并且仅配置于上述活性区域内，
在上述非活性区域，形成有经由栅极布线(25a)而与上述MOS栅极电极连接的栅极焊盘(25)、经由源极布线(26a)而与上述源极电极连接的源极焊盘(26)、以及经由漏极布线(27a)而与上述漏极电极连接的漏极焊盘(27)，
上述源极电极经由上述源极布线(26a)而与形成于上述非活性区域的上述源极焊盘(26)连接，上述源极布线从上述活性区域一直延伸设置到上述非活性区域为止，
上述漏极电极经由上述漏极布线(27a)而与形成于上述非活性区域的上述漏极焊盘(27)连接，上述漏极布线从上述活性区域一直延伸设置到上述非活性区域为止，
上述结栅电极配置为，位于上述源极电极、上述源极焊盘及上述源极布线与上述漏极电极、上述漏极焊盘及上述漏极布线的全部之间。
3.如权利要求1或2所述的半导体装置，其特征在于，
上述结栅电极经由在将上述MOS栅极电极覆盖的层间绝缘膜(22)之上形成的电极层(23)而连结，并与上述源极电极一体化。
CN201880042217.5A 2017-06-26 2018-05-25 半导体装置 Active CN110785836B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017124349A JP6769400B2 (ja) 2017-06-26 2017-06-26 半導体装置
JP2017-124349 2017-06-26
PCT/JP2018/020230 WO2019003746A1 (ja) 2017-06-26 2018-05-25 半導体装置

Publications (2)

Publication Number Publication Date
CN110785836A CN110785836A (zh) 2020-02-11
CN110785836B true CN110785836B (zh) 2023-09-26

Family

ID=64740554

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880042217.5A Active CN110785836B (zh) 2017-06-26 2018-05-25 半导体装置

Country Status (4)

Country Link
US (1) US11056584B2 (zh)
JP (1) JP6769400B2 (zh)
CN (1) CN110785836B (zh)
WO (1) WO2019003746A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10529802B2 (en) * 2017-09-14 2020-01-07 Gan Systems Inc. Scalable circuit-under-pad device topologies for lateral GaN power transistors
JP7176475B2 (ja) * 2019-05-29 2022-11-22 株式会社デンソー 半導体装置
DE102020112069B4 (de) * 2020-02-27 2022-03-03 Taiwan Semiconductor Manufacturing Co. Ltd. Source-leckstromunterdrückung durch source-umgebende gate-struktur und verfahren zur herstellung der gate-struktur
US20220216332A1 (en) * 2021-01-07 2022-07-07 Semiconductor Components Industries, Llc Non-linear hemt devices
US11664431B2 (en) * 2021-01-08 2023-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Ring transistor structure
WO2022217436A1 (en) * 2021-04-12 2022-10-20 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing thereof
US20220376042A1 (en) * 2021-04-12 2022-11-24 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
CN116031284B (zh) * 2023-02-09 2023-06-16 长鑫存储技术有限公司 半导体结构及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013074279A (ja) * 2011-09-29 2013-04-22 Fujitsu Ltd 半導体装置及びその製造方法
CN103370777A (zh) * 2011-02-15 2013-10-23 夏普株式会社 半导体装置
JP2015207610A (ja) * 2014-04-18 2015-11-19 株式会社パウデック 半導体素子、電気機器、双方向電界効果トランジスタおよび実装構造体
WO2016098391A1 (ja) * 2014-12-18 2016-06-23 シャープ株式会社 電界効果トランジスタ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088441A (ja) 1994-06-23 1996-01-12 Sony Corp デュアルゲート型電界効果トランジスタ
US7250642B2 (en) 2004-07-29 2007-07-31 Matsushita Electric Industrial Co., Ltd. Field-effect transistor
JP5590967B2 (ja) 2010-05-31 2014-09-17 富士通コンポーネント株式会社 高背型キースイッチ装置
US20120175679A1 (en) * 2011-01-10 2012-07-12 Fabio Alessio Marino Single structure cascode device
JP2012238808A (ja) * 2011-05-13 2012-12-06 Sharp Corp 電界効果トランジスタ
JP2013055188A (ja) * 2011-09-02 2013-03-21 Sharp Corp 電界効果トランジスタ
US9748362B2 (en) * 2011-09-19 2017-08-29 Sensor Electronic Technology, Inc. High-voltage normally-off field effect transistor with channel having multiple adjacent sections
US9147738B2 (en) * 2012-11-30 2015-09-29 Samsung Electronics Co., Ltd. High electron mobility transistor including plurality of gate electrodes
US9343562B2 (en) * 2013-12-06 2016-05-17 Infineon Technologies Americas Corp. Dual-gated group III-V merged transistor
JP2015173237A (ja) * 2014-03-12 2015-10-01 株式会社東芝 半導体装置
US10290566B2 (en) * 2014-09-23 2019-05-14 Infineon Technologies Austria Ag Electronic component
JP6614116B2 (ja) 2016-05-24 2019-12-04 株式会社デンソー 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103370777A (zh) * 2011-02-15 2013-10-23 夏普株式会社 半导体装置
JP2013074279A (ja) * 2011-09-29 2013-04-22 Fujitsu Ltd 半導体装置及びその製造方法
JP2015207610A (ja) * 2014-04-18 2015-11-19 株式会社パウデック 半導体素子、電気機器、双方向電界効果トランジスタおよび実装構造体
WO2016098391A1 (ja) * 2014-12-18 2016-06-23 シャープ株式会社 電界効果トランジスタ

Also Published As

Publication number Publication date
CN110785836A (zh) 2020-02-11
JP2019009308A (ja) 2019-01-17
JP6769400B2 (ja) 2020-10-14
WO2019003746A1 (ja) 2019-01-03
US11056584B2 (en) 2021-07-06
US20200091332A1 (en) 2020-03-19

Similar Documents

Publication Publication Date Title
CN110785836B (zh) 半导体装置
US9461122B2 (en) Semiconductor device and manufacturing method for the same
JP4417677B2 (ja) 電力用半導体装置
JP4002918B2 (ja) 窒化物含有半導体装置
KR101562879B1 (ko) 반도체 장치
JP5548909B2 (ja) 窒化物系半導体装置
JP4645313B2 (ja) 半導体装置
CN104319238B (zh) 形成高电子迁移率半导体器件的方法及其结构
KR101922122B1 (ko) 노멀리 오프 고전자이동도 트랜지스터
CN109155255B (zh) 半导体装置
KR102065113B1 (ko) 고전자이동도 트랜지스터 및 그 제조 방법
KR101636134B1 (ko) 반도체 장치
US10134850B2 (en) Semiconductor device
KR20140012507A (ko) 고전자 이동도 트랜지스터 및 그 제조방법
CN110010562A (zh) 半导体器件
JP2019145703A (ja) 半導体装置
JP5548906B2 (ja) 窒化物系半導体装置
JP2016058721A (ja) 半導体装置
JP7176475B2 (ja) 半導体装置
JPWO2016185715A1 (ja) 半導体装置
JP2013183034A (ja) 電力用半導体装置
WO2017203849A1 (ja) 半導体装置
JP2023179139A (ja) 窒化物半導体装置および半導体パッケージ
JP2023090486A (ja) 半導体装置
JP2009044035A (ja) 電界効果半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant