DE3100288C2 - Integrierte Halbleiterschaltungsanordnung mit Verbindungsleitung - Google Patents

Integrierte Halbleiterschaltungsanordnung mit Verbindungsleitung

Info

Publication number
DE3100288C2
DE3100288C2 DE3100288A DE3100288A DE3100288C2 DE 3100288 C2 DE3100288 C2 DE 3100288C2 DE 3100288 A DE3100288 A DE 3100288A DE 3100288 A DE3100288 A DE 3100288A DE 3100288 C2 DE3100288 C2 DE 3100288C2
Authority
DE
Germany
Prior art keywords
substrate
areas
layer
regions
integrated semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3100288A
Other languages
English (en)
Other versions
DE3100288A1 (de
Inventor
Hideo Nishitama Tokio/Tokyo Nakamura
Yoshio Hachioji Tokio/Tokyo Sakai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE3100288A1 publication Critical patent/DE3100288A1/de
Application granted granted Critical
Publication of DE3100288C2 publication Critical patent/DE3100288C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/765—Making of isolation regions between components by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Potentialtopfbereiche von p-Typ sind in einem Oberflächenbereich eines n-leitenden Siliziumsubstrats einer integrierten Halbleiterschaltung angeordnet, wobei die p-leitenden Po tentialtopfbereiche in Form von Inseln angeordnet sind und verschiedene Halbleiterelemente in den p-leitenden Poten tialtopfinseln ausgebildet sind. Der Substratoberflächenbereich zwischen den p-leitenden Potentialtopfinseln ist mit einer Verarmungsschicht ausgefüllt, und eine Verbindungsschicht ist unter Zwischenschaltung eines Isolierfilmes auf dem Trennbereich angeordnet, der die Verarmungsschicht enthält.

Description

Die Erfindung betrifft eine integrierte Halbleiterschaltungsanordnung nach dem Oberbegriff des Patentanspruches 1, wie sie aus der DE-OS 27 18 185 bekannt ist. In ihr ist eine Halbleiteranordnung beschrieben, die für einen Betrieb bei hohen Spannungen geeginet ist Die dort beschriebene Halbleiteranordnung umfaßt ein Substrat, in dem zwei gleichartig dotierte wannenförmige Gebiete angeordnet sind. In diesen wannenförmigen Gebieten sind wiederum entgegengesetzt dotierte Bereiche eindiffundiert. Zwischen den wannenförmigen Gebieten ist auf der Substratoberfläche eine Isolierschicht ausgebildet, über die hinweg eine Leiterbahn verläuft, die das eindiffundierte Gebiet des einen Wannengebietes mit dem anderen Wannengebiet verbindet. Bei Anlegen von Spannungen an die wannenförmigen Gebiete bilden sich unter ihnen Verarmungszonen aus, die ineinander übergehen. Die Verarmungszone wird durch einen außen um die beiden Wannengebiete herum verlaufenden Feldbegrenzungsring in ihrer Ausdehnung beeinflußt, so daß aufgrund der Ausbreitung der Verarmungszone die Spannungsfestigkeit des Bauelementes steigt.
In der F i g. 1 ist schematisch der Aufbau einer herkömmlich integrierten Halbleiterschaltung mit MOS-Bauelementen dargestellt. In Fig. 1 sind zwei Feldeffekttransistoren mit isolierten Steuerelektrode oder MOSTs 8 und 9 beispielsweise als Schaltungselemente innerhalb der integrierten Schaltung dargestellt. In dieser Fig. 1 bezeichnet das Bezugszeichen 2 ein Halbleitersubstrat, x. B. aus Si, vom p-Leitungstyp, die Bezugszeichen 3,301,302,303 und 304 bezeichnen Isolierfilme,
z. B. aus S1O2, die Bezugszeichen 501, 502, 503 und 504 bezeichnen SGurce- und Drain-Bereiche (n+-Ieitende Bereiche), die Bezugszeichen 101,103,104 und 106 bezeichnen Source- und Drain-Elektroden und die Bezugszeichen 102 und 105 bezeichnen Gate-Elektroden. Beim Bezugszeichen 1 ist eine Verbindungsleitung (Leiterbahn) innerhalb der integrierten Schaltung dargestellt, die auf dem die Schaltungselemente voneinander isolierenden dicken Isolierfilm angeordnet ist und die die Elektroden 101 bis 106 der Schaltungselemente in geeigneter Weise verbindet Beim Aufbau gemäß F i g. 1 sind die beiden MOSTs 8 und 9 voneinander durch den dicken Isolierfilm 3 und einen darunterliegenden, nicht dargestellten ρ+-leitenden Bereich isoliert
Bei einer integrierten Halbleiterschaltung (IC), insbesondere einer hochintegrierten Halbleiterschaltung (LSI), wie sie in F i g. 1 dargestellt ist, nimmt die Streukapazität der Verbindungsleitung mit einer Vergrößerung der Packungsdichte zu. Für schnellen Betrieb der integrierten Schaltung muß jedoch die Streukapazität der Verbindungsleitung verringert werden. Bei einer hochintegrierten Halbleiterschaltung unter Verwendung eines SiIizium(Si)-Körpers (Substrat, Epitaxiaischicht, diffundierte Schicht oder dergleichen) war der dicke Isolierfilm 3, z. B. aus SiO2, zum Isolieren der Elemente voneinander bislang;-=wischen der Verbindungsschicht 1 und dem Siliziumkörper 2 vorhanden, wie es in F i g. 1 dargestellt ist In diesem Falle läßt sich die Kapazität C zwischen der Verbindungsschicht 1 und dem Siliziumkörper 2 als eine Serienkapazität ausdrucken, die aus einer Kapazität C01 wegen des SiOrFilmes 3 und einer Kapazität Q wegen einer Verarmungsschicht 4 unterhalb dieses SiOrFilmes besteht Da jedoch eine Kanalstoppschicht hoher Verunreinigungskonzentration üblicherweise auf der Oberfläche des Siliziumkörpers unterhalb des SiO2-Filmes 3 gebildet wird, erstreckt sich die Verarmungsschicht 4 (gestrichelte Linie) nicht tief unter den SiOrFiIm 3. Somit ist die Kapazität C zwischen der Verbindungsschicht 1 unö dem Siliziumkörper 2 im wesentlichen durch die Kapazität C0x bestimmt, die mit dem SiO2-Film 3 unterhalb der Verbindungsschicht ausgebildet ist. Um diese Kapazität C, zu verringern, muß der SiO2-Film 3 dicker ausgebildet werden. Wenn jedoch die Dicke des Isolierfilmes 3 zunimmt, wird eine Stufe der Oberfläche der integrierten Schaltung hoch, was Probleme im Hinblick auf ein sich Ablösen der Verbindungsschicht usw. verursacht. Die Möglichkeit, die Verbindungs-Streukapazität durch dickere Ausbildung des Isolierfilmes zu verringern, ist daher beschränkt.
Dementsprechend tritt bei integrierten Halbleiterschaltungen das Problem auf. daß auch dann, wenn die Packungsdichte gesteigert wird, die Streukapazität der Verbindungsieitung den schnellen Betrieb der Schaltung beeinträchtigt.
Aufgabe der Erfindung ist es daher, integrierte Halbleiterschaltungsanordnungen, bei denen einzelne Schaltungselemente auf einem Halbleitersubstrat verteilt sind, die gegenüber dem Substrat bestehende Kapazität
so einer Verbindungsleitung oder Leiterbahn, die zwischen den einzelnen Schaltungselementen verläuft, klein zu machen.
Diese Aufgabe wird mit einer integrierten Halblcilcrschaliungsanordnung nach dem Oberbegriff des Patenl-
h5 anspruchcs 1 gelöst, die erfindungsgemäß nach dem Kenn/.cichenteil dieses Anspruchcs ausgestaltet ist. Eine bevorzugte Weiterbildung der Erfindung ergibt sich aus dem Unteranspruch.
31 OO 288
Die Erfindung wird nachstehend anhand der Beschreibung von Ausführungsbeispielen und unter Bezugnahme auf die Figuren näher erläutert Es zeigt
F i g. 1 einen Schnitt zur Erläuterung des Aufbaus einer herkömmlichen integrierten Halbleiterschaltung mit einer Verbindungsleitung;
Fig.2 einen Schnitt zur Erläuterung des der vorliegenden Erfindung zugrundeliegenden Prinzips;
F i g. 3 eine grafische Darstellung der Erläuterung der Herabsetzung von Streukapazitäten;
F i g. 4 und 5 Schnitte zur Veranschaulichung der Ausbildung von Verarmungsschichten in einem Halbleitersubstrat;
F i g. 6 einen Schnitt zur Erläuterung des Aufbaus von Verbindungsleitungen bei einer Ausführungsform der erfindungsgemäßen integrierten Halbleiterschaltung;
F i g. 7,8 und 9 Draufsichten zur Erläuterung des Aufbaus von Verbindungsteilen bei weiteren erfindungsgemäßen Ausführungsformen von integrierten Halbleiterschaltungen; und
F i g. 1OA bis 1OE Schnitte zur Erläuterung der einzelnen Schritte eines Verfahrens zur Herstellung eines Verbindungsaufbaus für erfindungsgemäße Ausführungsformen von integrierten Halbleiterschaltungen. F i g. 2 verdeutlicht das der Erfindung zugrundeliegende Prinzip. In einem Siliziumkörper 6 vom η-Typ, der eine geringe Verunreinigungskonzentration in der Größenordnung von 10'* cm-3 besitzt und an den ein positives Potential Vsab angelegt wird (wenn der Körper vom p-Typ ist, wird daran ein negatives Potential — Vsut angelegt), wird ein p-leitender Bereich 7 hergestellt, der eine vergleichsweise geringe Verunreinigungskonzentration in der Größenordnung von 10'5Cn,-3 hat und der 2 bis 6 μΐη tief ist (wenn der Körper vom p-Typ ist. wird in η-leitender Bereich gebildet). Bauelemente, wie z. B. MOSTs, die aus η+ -leitenden Diffusionsschichten 501 —504 usw. aufgebaut sind, werden innerhalb dieses p-leitenden Potentialtopfes ausgebildet In einem Teil, der einer Verbindungsschicht bzw. -leitung 1 entspricht, wird der p-leitende Potentialtopf 7 geteilt oder geöffnet In dem entstehenden Öffnungsbereich oder Trennbereich 11 des p-Ieitenden Potentialtopfes erstreckt sich eine mit einer gestrichelten Linie angedeutete Verarmungsschicht 10, die zwischen dem p-Ieitenden Potentialtopf und dem n-leifenden Körper ausgebildet ist. In dem Falle, wo die Breite des Öffnungs- oder Trennbereiches 11 des p-leitenden Potentialtopfes klein ist, wenn sie z. B. 6 bis 10 μιτι bei einer angenommenen Tiefe des p-leitenden Potentialtopfes von 3 μιτι beträgt, so kommen die Verarmungsschichten. die sich von beiden Seiten des öffnungs- oder Trennbereiches 11 erstrecken, miteinander in Kontakt, so daß die Verarmungsschicht 10 im gesamten Öffnungs- oder Trennbereich 11 des p-leitenden Potential'opfes gebildet wird. In diesem Falle wird die Dicke d der Verarmungsschicht, von der Oberfläche des Siliziumkörpers gesehen, gleich oder größer als die Tiefe des p-leitenden Potentialtopfes. Beispielsweise beträgt in dem Falle, wo die Tiefe des p-leitenden Potentialtopfes 3 μπι ist, wo weiterhin der p-leitende Potentialtopf geerdet und außerdem eine Span= nung von 5 V an den η-leitenden Siliziumkörper angelegt ist, die Tiefe d der in dem öffnungs- oder Trennbereich des p-leitenden Potentialtopfes gebildeten Verarmungsschicht ungefähr 5 μπι, von der Oberfläche des Siliziumkörpers aus gemessen. Somit wird in dem Falle, wo die Verbindungsschicbt 1 auf dem Öffnungs- oder Trennbereich 11 des p-leitenden Potentialtopfes über einem Isolierfilm 3, ζ. Β. einem SiOj-FiIm ausgebildet ist, die Streukapazität Czwischen der Verbindungsschicht 1 und dem Silmumkörper 6, welche aus der Kapazität C0x des SiO2-Filmes und der Kapazität Cd der Verarmungsschicht besteht, viel kleiner als bei einem herkömmlichen Aufbau, da die Kapazität Q der Verarmungsschicht sehr klein ist. Fig.3 zeigt im Vergleich die Kapazitäten zwischen Verbindungsschicht und Halbleiterkörper bei einem Aufbau gemäß F i g. 2 und einem Aufbau gemäß Fig. 1, wobei der Parameter die Dicke des SiOrFilmes unter der Verbindungsschicht ist, die mit Ji für den Aufbau gemäß F i g. 3 und mit 32 für den Aufbau gemäß Fig. 1 bezeichnet ist Beim Aufbau nach Fig. 1 nimmt die Streukapaziiät der Verbindungsschicht nicht ab, wenn nicht in der bereits angegebenen Weise der SiOrFiIm dicker ausgebildet wird, während beim Aufbau nach Fig.2 die Streukapazität der VerbindungE-schicht in ausreichendem Maße kleiner ist als die einer herkömmlichen Struktur, auch wenn der SiO2-FiIm nicht dicker Lusgebildet wird. Wenn beispielsweise die Dicke d der Verarmungsschicht im T. fnnbereich des p-leitenden Potentialtopfes (Öffnung des p-Ieitenden Potentialtopfes), von der Siliziumoberfläche gemessen, 5 μπι beträgt, nehmen die Streukapazitäten der Verhindungsschicht bei einem Aufbau nach F i g. 2 in den Fäl-Ien, wo d'-ϊ Dicken der SiO2-Filme unter den Vcrbindungsschichten 0,4 μπι und 1 μπη betragen auf ungefähr 1/4,5 bzw. 1/23 gegenüber denen von herkömmlichen Strukturen ab. Aus diesem Grunde werden bei ICs und LSis unter Verwendung der Struktur nach F i g. 2 die Streukapazitäten von Verbindungsschichten klein und ermöglichen einen Betrieb bei hohen Geschwindigkeiten.
Fig.4 veranschaulicht die Ausbildung einer Verarmungsschicht 14 unterhalb des Öffnungsbereiches des p-leitenden Potentialtopfes wenn dieser geerdet ist und das η-leitende Substrat 13 mit einer positiver. Spannung + Vsub versorgt wird. Anhand des Vergleiches mit F i g. 5 ist erkennbar, daß die Dicke d der Verarmungsschicht weiter vergrößert und damit deren Kapazität Cdgegenüber dem Substrat weiter verringert werden kann, wenn eine negative Spannung — V„ von einigen Volt an den p-leitenden Potentialtopf 12 angelegt wird. Somit kann die Streukapazität zwischen einer Verbindung-Schicht 15 und dem Substrat 13 noch weiter verringert werden.
Mit 16 ist ein Isolierfilm aus SiO2 oder dergleichen bezeichnet. In dem Falle, wo die Leitungstypen des Substratkörpers und des Potentialtopfes umgekehrt sind, werden die Polaritäten der angelegten Spannungen umgekehrt
so Wenn ein Verbindungsteil innerhalb eines LSI eine große Fläche hat und eine große Anzahl von Verbindungsschichten 15 umfaßt, ivird eine große Anzahl von p-le!tenueis Zwischenbereichen 17 unter dem Verbindungsteil ausgebildet, wie es in F ι g. 6 dargestellt ist, so daß die Streukapaziiät der Verbindungsschicht-in oder Leiterbahnen mittels einer mit einer durch die gestrichelten Linien angedeuteten, dicken Verarmungsschicht 18 verringert werden kann, die sich ;ni j°jamten Bereich der Verbindungsschichten erstreckt. Es ist auch möglich, daß die p«leitenden Zwischenbereiche 17 unterhalb der Verbindungsschichten und p-leitende ivannenförmige Gebiete 19, in denen Schaltungselemente ausgebildet sind, separat hergestellt werden, und daß die p-leitenden Zwischenbireiche 17 unterhalb der Verbindungsschichten 15 potentialmäßig in einen Floatingzustand fallen, so daß die Verarmungsschicht 18 nur durch das Potentail zwischen den p-leitenden wannenförrnigen Gebieten 19 und einem η-leitenden Substrat 20 aus-
31 OO
gedehnt wird.
Hinsichtlich der Anordnung von p-leitenden Zwischenbereichen 17 als Potentialtopfinseln unterhalb der Verbindungsschichten, wie sie in Fig.7 dargestellt ist, werden rechteckige oder quadratische p-Ieitende Zwischenbereiche 21, die jeweils eine Seitenlänge von beispielsweise 3 bis 6 μπι haben und mit ausgezogenen Linien angedeutet sind, dicht angeordnet, um dicke Verarmungsschichten 22 im gesamten Verbindungsbereich zu bilden, welche mit gestrichelten Linien angedeutet sind. Eine Verbindungsschicht 23, die strichpunktiert dargestellt ist, verläuft über dem Bereich der Verarmungsschichten 22. Es bleiben im Bereich der Verbindungsschichten restliche Teile 24, in denen die Verarmungsschicht nicht hergestellt wird.
Wie in F i g. 8 dargestellt, werden p-leitende Zwi-,schenbereiche 25 in Form von regelmäßigen Sechsekken angeordnet, die jeweils eine Seitenlange von I. B. 3 bis 6 μηι haben, so daß eine dichtere Anordnung als bei der Ausführungsform nach F i g. 7 möglich ist und die Trennbereiche zwischen den p-leitenden wannenförmigen Gebieten mit durchgehenden Verarmungsschichten 26 hergestellt werden, wie es mit gestrichelten Linien angedeutet ist. Eine Verbindungsschicht 27, die strichpunktiert angedeutet ist, läuft über den Verarmungsschichten 26.
Als eine Anordnung von p-leitenden Potentiaitöpfen in einem Verbindungsbereich können die Zwischenbereiche 28 (ausgeh gene Linien) zwischen den p-leitenden Potentialwannen auch in horizontaler oder vertikaler Richtung verlängert werden, wie es in F i g. 9 dargestellt ist. Eine derartige Anordnung ermöglicht eine Vereinfachung des Layouts. Gestrichelte Linien deuten Verarmungsschichten 30 und strichpunktierte Linien eine Verbindungsschicht 29 an.
Ein Verfahren zur Herstellung der Struktur §inp<; Verbindungsbereiches ist in den Fig. 10A bis 1OE dargestellt. Zunächst wird ein η-leitendes Siliziumsubstrat 40 mit einer geringen Verunreinigungskonzentration in der Größenordnung von 1014 cm~3 einer Ionen-Implantation mit einer p-leitenden Verunreinigung, wie z. B. Bor, bis zu einem Wert von 10" bis 1013 cm--' bei einer Implantationsenergie von z. B. 30 bis 100 keV unterworfen, indem man als Maske einen SiOrFiIm oder Resistfilm 41 verwendet, der 0,5 bis 1 μίτι dick ist (vgl. Fig. 10A). Anschließend erfolgt eine thermische Diffusion der ionenimplantierten p-leitenden Verunreinigung, und zwar beispielsweise bei einer Temperatur von 1200° C und einer Behandlungsdauer von 2 bis 6 Stunden, um dadurch p-leitende Zwischenbereiche 43 mit einer Tiefe von 2 bis 6 μπι herzustellen (vgl. Fig. 10B). Danach wird ein dicker SiCVFiIm 44 mit einer Dicke von 0,4 bis 1,5 μπι mit einem lokalen Oxidationsvorgang oder dergleichen hergestellt, sowie Verunreinigungsschichten 45 in den p-leitenden Zwischenbereichen 43 ausgebildet (vgl. Fig. 10C). Daraufhin werden Verbindungsschichten 46 aus einer ersten Schicht mit einer Dicke von 0.2 bis 0,5 μπι aus Aluminium, polykristallinen! Silizium oder einem hochschmelzenden Metall, *z. B. Molybdän, Wolfram oder einem Silizid davon hergestellt (vgl. Fig. IOD). Daraufhin werden ein Isolierfilm 47 hergestellt, der aus Phosphosilikatgias (PSG) oder dergleichen besteht und eine Dicke von 0,4 bis 1,5 μΐη hai, sowie eine Verbindungsschicht 48 aus einer zweiten Schicht darauf ausgebildet (vgl. F i g. 1 OE).
Wie oben dargelegt, ist es gemäß der Erfindung möglich, die Streukapazitäten von Verbindungsschichten mit einer einfachen Anordnung zu verringern, ohne eine extrem dicke Isolierschicht unter einer Verbindungsschicht herzustellen. Dies trägt in hohem Maße dazu bei, die Arbeitsgeschwindigkeiten von /Cy und LSIs bei hohen Packungsdichten zu steigern.
Hierzu 5 Blatt Zeichnungen

Claims (2)

31 OO 288 Patentansprüche:
1. integrierte Halbleiterschaltungsanordnung mit einem Halbleitersubstrat (20) vom ersten Leitfähigkeitstyp, in dem wenigstens zwei wanner.förmige Gebiete (19) vom zweiten Leitfähigkeitstyp angeordnet sind, bei der zwischen den wannenförmigen Gebieten (19) mindestens eine Verbindungsleitung (15) angeordnet ist, die auf einer auf der Substratoberfläche befindlichen Isolierschicht (16) verläuft, und bei der bei Anliegen von Spannungen an den wannenförmigen Gebieten und an dem Substrat (20) eine durchgehende Verarmungszone (18) im Substrat (20) vorhanden ist, deren Tiefe unterhalb der Verbindungsleitung gleich oder größer als die Tiefe der wannenförmigen Gebiete (19) ist, dadurch gekennzeichnet, daß in den wannenförmigen Gebieten (Ja) Schaltungselemente ausgebildet sind, daß zur Vet fingerling der Kapazität zwischen mehreren Verbindungsleitungen (15) und dem Substrat (20) im Oberflächenbereich des Substrats (20) zwischen den wannenförmigen Gebieten (19} Zwischenbereiche (17) vom zweiten Leitfähigkeitstyp so angeordnet sind, daß die Verbindungsleitungen (15) sich oberhalb von zwischen den Zwischenbereichen (15) liegenden Trennbereichen befinden, wobei die Verarmungszone (18) die Trennbereiche enthält
2. Integrierte Halbleiterschaltungsanordnung nach Ansprv"h i, dadurch gekennzeichnet, daß die ZwischenbereLhe (17) auf ein dem der wannenförmigen Gebiete (19) im Vorzeichen entsprechendes Potential oder Floatingputential gelegt sind.
DE3100288A 1980-01-21 1981-01-08 Integrierte Halbleiterschaltungsanordnung mit Verbindungsleitung Expired DE3100288C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP462180A JPS56103448A (en) 1980-01-21 1980-01-21 Semiconductor ic device

Publications (2)

Publication Number Publication Date
DE3100288A1 DE3100288A1 (de) 1981-12-10
DE3100288C2 true DE3100288C2 (de) 1985-08-14

Family

ID=11589118

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3100288A Expired DE3100288C2 (de) 1980-01-21 1981-01-08 Integrierte Halbleiterschaltungsanordnung mit Verbindungsleitung

Country Status (3)

Country Link
US (1) US4419684A (de)
JP (1) JPS56103448A (de)
DE (1) DE3100288C2 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5965481A (ja) * 1982-10-06 1984-04-13 Nec Corp 半導体装置
GB2165090A (en) * 1984-09-26 1986-04-03 Philips Electronic Associated Improving the field distribution in high voltage semiconductor devices
DE3851419T2 (de) * 1987-12-23 1995-01-19 Texas Instruments Inc MOS-Transistor mit erhöhtem Isolationsvermögen.
JPH01193823A (ja) * 1988-01-29 1989-08-03 Konica Corp Ｉｄカードの撮影装置
US5027183A (en) * 1990-04-20 1991-06-25 International Business Machines Isolated semiconductor macro circuit
EP0558133B1 (de) * 1992-02-27 1997-06-18 Koninklijke Philips Electronics N.V. Integrierte CMOS-Schaltung
KR940016683A (ko) * 1992-12-18 1994-07-23 윌리엄 이. 힐러 반도체 장치 및 이의 분리방법
US5629552A (en) * 1995-01-17 1997-05-13 Ixys Corporation Stable high voltage semiconductor device structure

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3612964A (en) * 1969-01-06 1971-10-12 Mitsubishi Electric Corp Mis-type variable capacitance semiconductor device
US3601668A (en) * 1969-11-07 1971-08-24 Fairchild Camera Instr Co Surface depletion layer photodevice
NL185808C (nl) * 1976-04-26 1990-07-16 Gen Electric Samengestelde hoogspanning-halfgeleiderinrichting.
JPS54379A (en) * 1977-05-31 1979-01-05 Tsubakimoto Chain Co Storage conveyor
JPS5466080A (en) * 1977-11-05 1979-05-28 Nippon Gakki Seizo Kk Semiconductor device
US4167748A (en) * 1978-07-03 1979-09-11 Bell Telephone Laboratories, Incorporated High voltage monolithic transistor circuit

Also Published As

Publication number Publication date
US4419684A (en) 1983-12-06
JPS6161536B2 (de) 1986-12-26
JPS56103448A (en) 1981-08-18
DE3100288A1 (de) 1981-12-10

Similar Documents

Publication Publication Date Title
DE3121224C2 (de) MOS-Transistor für hohe Betriebsspannungen
DE3586268T2 (de) Eingangs-schutzanordnung fuer vlsi-schaltungsanordnungen.
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE69124009T2 (de) Dünnfilmtransistor und Verfahren zur Herstellung
DE2930630C2 (de) Halbleiterbauelement sowie Verfahren zu seiner Herstellung
DE2933694A1 (de) Integrierter schaltkreis
DE69530716T2 (de) Beschleunigungssensor und Verfahren zu seiner Herstellung
DE2335333B1 (de) Verfahren zur Herstellung von einer Anordnung mit Feldeffekttransistoren in Komplementaer-MOS-Technik
DE2903534A1 (de) Feldeffekttransistor
DE3806164C2 (de)
DE4139039C2 (de) MOS-Halbleitervorrichtung
DE69231484T2 (de) Verfahren zur Herstellung von Isolationszonen des LOCOS-Typs für integrierte Schaltungen vom MOS-Typ
DE69033900T2 (de) Halbleiteranordnung und Verfahren zu seiner Herstellung
DE3100288C2 (de) Integrierte Halbleiterschaltungsanordnung mit Verbindungsleitung
DE3002740A1 (de) Verfahren zur ausbildung von substratelektroden bei mos-ics mit lokaler oxidation
DE3142448C2 (de) MOS-Transistor und Verfahren zu seiner Herstellung
DE69508493T2 (de) Methode zur maskierung zur verwendung in einem salizid-verfahren
DE3932445C2 (de) Komplementäre Halbleitereinrichtung mit einem verbesserten Isolationsbereich
DE2406807B2 (de) Integrierte Halbleiterschaltung
DE69131390T2 (de) Verfahren zur Herstellung einer vergrabenen Drain- oder Kollektorzone für monolythische Halbleiteranordnungen
DE4121051A1 (de) Halbleiteranordnung und verfahren zur herstellung
DE69233604T2 (de) Struktur zur unterdrückung einer durch eine aufladung im dielektrikum verursachte feldumkehrung
DE19516423C2 (de) Verfahren zur Herstellung einer CMOS-Halbleitervorrichtung
DE2842589A1 (de) Feldeffekttransistor mit verringerter substratsteuerung der kanalbreite
DE4120592A1 (de) Halbleitereinrichtung und verfahren zu deren herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8128 New person/name/address of the agent

Representative=s name: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBE

D2 Grant after examination
8364 No opposition during term of opposition