JP3055242B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP3055242B2
JP3055242B2 JP3238535A JP23853591A JP3055242B2 JP 3055242 B2 JP3055242 B2 JP 3055242B2 JP 3238535 A JP3238535 A JP 3238535A JP 23853591 A JP23853591 A JP 23853591A JP 3055242 B2 JP3055242 B2 JP 3055242B2
Authority
JP
Japan
Prior art keywords
film
insulating film
semiconductor device
lower electrode
titanium nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3238535A
Other languages
English (en)
Other versions
JPH0582731A (ja
Inventor
聡 神山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3238535A priority Critical patent/JP3055242B2/ja
Priority to US07/945,260 priority patent/US5279985A/en
Priority to KR1019920017018A priority patent/KR100294963B1/ko
Publication of JPH0582731A publication Critical patent/JPH0582731A/ja
Application granted granted Critical
Publication of JP3055242B2 publication Critical patent/JP3055242B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/014Capacitor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/163Thick-thin oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Inorganic Insulating Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置およびその製
造方法に関し、特に酸化タンタル(Ta2 5 )膜から
なる容量絶縁膜を具備した容量構造体を有する半導体装
置およびその製造方法に関する。
【0002】
【従来の技術】超LSIメモリにおける重要課題とし
て、単位面積当りの容量値を大きくするため、高誘電率
膜である酸化タンタル膜の検討が行なわれている。
【0003】図6は、酸化タンタル膜を用いた従来のD
RAMの容量構造体に着目した断面図である。シリコン
基板201表面に素子分離用酸化膜202が選択的に形
成され、ゲート酸化膜が形成された後、ワード線を兼る
ゲート電極203が形成され、シリコン基板201表面
にMOSFETのソース・ドレイン領域となる不純物拡
散層205a,205bが形成される。不純物拡散層2
05a,205bの形成と前後してシリコン酸化膜20
4(このシリコン酸化膜は、ゲート酸化膜,スペーサ酸
化膜,および層間絶縁膜用のシリコン酸化膜を含んでい
る)が形成される。
【0004】不純物拡散層205aの表面上のシリコン
酸化膜204にノード・コンタクトが開口され、多結晶
シリコンからなるストレージノード電極206が不純物
拡散層205aに接続して形成される。ストレージノー
ド電極206並びにシリコン酸化膜表面を覆う酸化タン
タル膜からなる容量絶縁膜207が形成され、プレート
電極208が形成される。プレート電極208直下以外
の容量絶縁膜207はエッチング除去される。プレート
電極208には、アルミニウム(Al)系金属膜,ある
いは高融点金属膜であるタングステン(W)膜やモリブ
デン(Mo)膜が用いられている。アルミニウム系金属
膜の形成方法としては真空蒸着法やスパッタ法が、また
高融点金属膜であるタングステン膜やモリブデン膜の形
成方法としてはスパッタ法が用いられている。
【0005】
【発明が解決しようとする課題】上述した従来の容量構
造体においては、以下に述べる問題点がある。
【0006】まず、プレート電極がアルミニウム系金属
膜である場合、成膜時にアルミニウムと酸化タンタルと
の間に反応が起り、酸化タンタル膜のリーク電流が増大
するという問題点がある。
【0007】一方、プレート電極がタングステン膜等の
高融点金属膜から構成される場合には、アルミニウム系
金属膜を用いた場合に比べて酸化タンタル膜のリーク電
流は小さくなる。これは、高融点金属膜を用いることに
より、酸化タンタルとの反応が起らないためである。し
かしながらこれら高融点金属膜をプレート電極として用
いた場合でも、実用化レベルでのリーク電流に問題が残
され、十分信頼できる酸化タンタル膜には至っていな
い。
【0008】
【課題を解決するための手段】本発明の半導体装置は、
シリコン系材料からなる下層電極,酸化タンタル膜から
なる容量絶縁膜,および上層電極により構成された容量
構造体を有する半導体装置において、上層電極、容量
絶縁膜の表面直接に覆う窒化チタン膜と、窒化チタン
膜の表面に接して設けられたチタン膜と、チタン膜の表
面を直接に覆うアルミニウム系金属膜とからなる。好ま
しくは、下層電極と容量絶縁膜との間には、下層電極表
面を直接に覆う高融点金属膜この高融点金属膜直接
覆う別の窒化チタン膜とを有する
【0009】本発明の半導体装置の製造方法は、シリコ
ン系材料からなる下層電極,酸化タンタル膜からなる容
量絶縁膜,および上層電極により構成された容量構造体
を有する半導体装置の製造方法において、下層電極を形
成する工程と、下層電極を覆う容量絶縁膜を形成する工
程と、前記容量絶縁膜を直接に覆う窒化チタン膜,チタ
ン膜およびアルミニウム系金属膜順次形成する工程
有している。好ましくは、下層電極を形成した後、下
層電極を直接に覆う高融点金属膜を形成し、この高融点
金属膜の表面直接に覆う別の窒化チタン膜を形成する
工程を有している。
【0010】
【実施例】次に本発明について図面を参照して説明す
る。
【0011】まず、図1に示す酸化タンタル膜の製造装
置の概略図を用いて、本発明の第1の実施例の酸化タン
タル膜の形成方法について説明する。有機タンタル原料
115であるタンタルペンタエトキシド(Ta(OC2
5 5 )あるいはタンタルペンタメトキシド(Ta
(OCH3 5 )が、ヒータ116で熱せられた気化室
114で気化される。キャリアガス導入管113,バル
ブ125を介して導入されたアルゴンガスにより、気化
した原料ガスはバルブ126を介して反応室117に導
入される。原料ガスの他に、反応室117には、アルゴ
ンガス導入管111,バルブ123を介してアルゴンガ
スが導入され、酸素ガス導入管112,バルブ124を
介して酸素ガスが導入される。反応室117内ではヒー
タ118により基板ホールダ119が熱せられている。
反応室117に導入された原料ガスと酸素ガスとが化学
反応を起し、基板ホールダ119上のウェハ120表面
に酸化タンタル膜が堆積する。反応室117に導入され
た未反応のガスは、真空ポンプ122により、排気孔1
21から排気される。成長条件としては例えば、ヒータ
116による気化室114の加熱温度は50〜200
℃,ヒータ118による反応室117の成長温度は30
0〜800℃,キャリアガスとしてのアルゴンガスの流
量は10〜200SCCM,酸素ガスの流量は0.1〜
5.0SLM,圧力は0.1〜10Torrである。
【0012】次に、図2に示すDRAMの容量構造体に
着目した工程順の断面図を用いて、本実施例をその製造
方法に沿って説明する。
【0013】まず、シリコン基板101表面に素子分離
用酸化膜102が選択的に形成され、ゲート酸化膜が形
成された後、ワード線を兼るゲート電極103が形成さ
れ、シリコン基板101表面にMOSFETのソース・
ドレイン領域となる不純物拡散層105a,105bが
形成される。不純物拡散層105a,105bの形成と
前後してシリコン酸化膜104(このシリコン酸化膜
は、ゲート酸化膜,スペーサ酸化膜,および層間絶縁膜
用のシリコン酸化膜を含んでいる)が形成される。不純
物拡散層105aの表面上のシリコン酸化膜104にノ
ード・コンタクトが開口され、燐をドープした多結晶シ
リコンからなるストレージノード電極106が不純物拡
散層105aに接続して形成される〔図2(a)〕。
【0014】次に、有機タンタル(Ta(OC
3 5 )を気化させた原料ガスと酸素ガスとによる図
1に示した製造装置を用いた化学気相反応により、スト
レージノード電極106を含む全面に酸化タンタル(T
2 5 )膜からなる容量絶縁膜107を形成する。さ
らに容量絶縁膜107のリーク電流をより小さくするた
めに、酸素ガスによる熱処理を行なう〔図2(b)〕。
【0015】続いて、全面にスパッタ法あるいは反応性
スパッタ法による膜厚50〜400nmの窒化チタン
膜,およびスパッタ法による膜厚数〜数十nmのチタン
膜を順次堆積する。さらに、全面にアルミニウム系金属
膜を堆積する。その後、公知のフォトリソグラフィ技術
によりアルミニウム系金属膜,チタン膜,窒化チタン
膜,および容量絶縁膜107を順次エッチングし、窒化
チタン膜およびチタン膜の積層膜からなる第1のプレー
ト電極108a,アルミニウム系金属膜からなる第2の
プレート電極108bを形成する〔図2(c)〕。窒化
チタン膜とアルミニウム系金属膜との密着性を良くする
ため、両者の間にチタン膜が設けてある。
【0016】本実施例による容量絶縁膜のリーク電流特
性を図3に示す。同図には比較のため、図6に示した従
来構造の容量絶縁膜のリーク電流特性が示してある。同
図から明かなように、本実施例は従来構造よりリーク電
流特性が優れている。これは、酸化タンタル膜表面に設
けられた窒化チタン膜がバリア膜として機能し、アルミ
ニウムが酸化タンタル膜中に侵入するのを防止するため
である。さらに、窒化チタン膜中のチタンが、酸化タン
タル膜中のリークパス(ダングリングホンドなど)部分
に混入するためである。
【0017】本実施例では上述の構成からなる第1,第
2のプレート電極を用いたが、第1のプレート電極が単
層の窒化チタン膜,第2のプレート電極が高融点金属膜
から構成された場合でも、同様の効果が得られる。ま
た、酸化タンタル膜の製造方法は上述の方法に限定され
るものではなく、例えば塩化タンタル(TaCl5 )原
料ガスと亜酸化窒素(N2 O)ガスとを用いたプラズマ
化学気相反応により形成された酸化タンタル膜を容量絶
縁膜として用いても、本実施例と同様の効果が得られ
る。
【0018】次に、図4に示すDRAMの容量構造体に
着目した工程順の断面図を用いて、本発明の第2の実施
例をその製造方法に沿って説明する。
【0019】まず、第1の実施例と同様の方法により、
燐をドープした多結晶シリコンからなる第1のストレー
ジノード電極106aを、不純物拡散層105aに接続
して形成する。次に、ストレージノード電極106aの
表面を覆うチタン膜,窒化チタン膜の積層膜からなる第
2のストレージノード電極106bを形成する〔図4
(a)〕。チタン膜は多結晶シリコンからなる第1のス
トレージノード電極106aと窒化チタン膜との密着性
を良くするために設けられている。チタン膜の代りに他
の高融点金属膜を用いてもよい。
【0020】続いて、第1の実施例と同様に、酸化タン
タル膜からなる容量絶縁膜107,窒化チタン膜とチタ
ン膜との積層膜からなる第1のプレート電極108a,
アルミニウム系金属膜からなる第2のプレート電極10
8bを形成する〔図4(b)〕。
【0021】本実施例による容量絶縁膜の比誘電率は、
図5に示すように、第1の実施例より優れている。第1
の実施例による容量絶縁膜では、比誘電率が膜厚依存性
を持つが、本実施例では膜厚に依存せずほぼ一定の値を
有し、しかも酸化タンタルのバルク値(εr =25)と
ほぼ一致する。
【0022】
【発明の効果】以上説明したように本発明は、酸化タン
タルを容量絶縁膜とする容量構造体において、上層電極
と容量絶縁膜との間に窒化チタン膜が形成されているた
め、従来の容量構造体よりリーク電流の少ない半導体装
置が得られる。
【図面の簡単な説明】
【図1】本発明の第1の実施例の容量絶縁膜を形成する
半導体製造装置の概略図である。
【図2】本発明の第1の実施例を説明するための工程順
の断面図である。
【図3】本発明の第1の実施例の効果を説明するための
図であり、リーク電流特性を示すグラフである。
【図4】本発明の第2の実施例を説明するための工程順
の断面図である。
【図5】本発明の第2の実施例の効果を説明するための
図であり、比誘電率の膜厚依存性を示すグラフである。
【図6】従来の半導体装置の断面図である。
【符号の説明】
101,201 シリコン基板 102,202 素子分離用酸化膜 103,203 ゲート電極 104,204 シリコン酸化膜 105a,105b,205a,205b 不純物拡
散層 106,106a,106b,206 ストレージノ
ード電極 107,207 容量絶縁膜 108a,108b,208 プレート電極 111,112,113 導入管 114 気化室 115 有機タンタル原料 116,118 ヒータ 117 反応室 119 基板ホルダ 120 ウェハ 121 排気口 122 真空ポンプ 123,124,125,126 バルブ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 27/04 H01L 21/822 H01L 21/8242 H01L 27/108

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 シリコン系材料からなる下層電極,酸化
    タンタル膜からなる容量絶縁膜,および上層電極により
    構成された容量構造体を有する半導体装置において、 前記上層電極が、少なくとも前記容量絶縁膜の表面
    接に覆う窒化チタン膜と、該窒化チタン膜の表面に接し
    て設けられたチタン膜と、該チタン膜の表面を直接に覆
    うアルミニウム系金属膜とからなることを特徴とする半
    導体装置。
  2. 【請求項2】 前記下層電極と前記容量絶縁膜との間
    に、前記下層電極表面を直接に覆う高融点金属膜該高
    融点金属膜直接に覆う別の窒化チタン膜とを有するこ
    とを特徴とする請求項1記載の半導体装置。
  3. 【請求項3】 シリコン系材料からなる下層電極,酸化
    タンタル膜からなる容量絶縁膜,および上層電極により
    構成された容量構造体を有する半導体装置の製造方法に
    おいて、 前記下層電極を形成する工程と、 前記下層電極を覆う前記容量絶縁膜を形成する工程と、 前記容量絶縁膜を直接に覆う窒化チタン膜,チタン膜お
    よびアルミニウム系金属膜順次形成する工程とを有す
    ることを特徴とする半導体装置の製造方法。
  4. 【請求項4】 前記下層電極を形成し、前記下層電極を
    直接に覆う高融点金属膜を形成し、該高融点金属膜の表
    直接に覆う別の窒化チタン膜を形成する工程を有す
    ることを特徴とする請求項3記載の半導体装置の製造方
    法。
JP3238535A 1991-09-19 1991-09-19 半導体装置およびその製造方法 Expired - Fee Related JP3055242B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP3238535A JP3055242B2 (ja) 1991-09-19 1991-09-19 半導体装置およびその製造方法
US07/945,260 US5279985A (en) 1991-09-19 1992-09-15 Semiconductor device and method of fabrication thereof
KR1019920017018A KR100294963B1 (ko) 1991-09-19 1992-09-18 반도체장치및그제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3238535A JP3055242B2 (ja) 1991-09-19 1991-09-19 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH0582731A JPH0582731A (ja) 1993-04-02
JP3055242B2 true JP3055242B2 (ja) 2000-06-26

Family

ID=17031696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3238535A Expired - Fee Related JP3055242B2 (ja) 1991-09-19 1991-09-19 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US5279985A (ja)
JP (1) JP3055242B2 (ja)
KR (1) KR100294963B1 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07161931A (ja) * 1993-12-02 1995-06-23 Nec Corp 半導体装置の製造方法
JP2897631B2 (ja) * 1993-12-28 1999-05-31 日本電気株式会社 半導体集積回路装置および製造方法
US6107105A (en) * 1994-05-13 2000-08-22 Micron Technology, Inc. Amorphous tin films for an integrated capacitor dielectric/bottom plate using high dielectric constant material
US6770924B1 (en) 1994-05-13 2004-08-03 Micron Technology, Inc. Amorphous TiN films for an integrated capacitor dielectric/bottom plate using high dielectric constant materials
US5418180A (en) * 1994-06-14 1995-05-23 Micron Semiconductor, Inc. Process for fabricating storage capacitor structures using CVD tin on hemispherical grain silicon
US5665625A (en) * 1995-05-19 1997-09-09 Micron Technology, Inc. Method of forming capacitors having an amorphous electrically conductive layer
US5663088A (en) * 1995-05-19 1997-09-02 Micron Technology, Inc. Method of forming a Ta2 O5 dielectric layer with amorphous diffusion barrier layer and method of forming a capacitor having a Ta2 O5 dielectric layer and amorphous diffusion barrier layer
KR100224654B1 (ko) * 1995-09-19 1999-10-15 윤종용 반도체장치의 커패시터 형성방법
US5843830A (en) 1996-06-26 1998-12-01 Micron Technology, Inc. Capacitor, and methods for forming a capacitor
KR19980060512A (ko) * 1996-12-31 1998-10-07 김영환 반도체 소자의 캐패시터 제조방법
KR100400290B1 (ko) * 1996-12-31 2003-12-24 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
US5994181A (en) * 1997-05-19 1999-11-30 United Microelectronics Corp. Method for forming a DRAM cell electrode
TW366593B (en) * 1997-06-28 1999-08-11 United Microelectronics Corp Manufacturing method of DRAM
US5910880A (en) * 1997-08-20 1999-06-08 Micron Technology, Inc. Semiconductor circuit components and capacitors
TW411615B (en) * 1997-12-04 2000-11-11 Fujitsu Ltd Semiconductor device and method of manufacturing the same
GB2326524B (en) * 1997-12-23 1999-11-17 United Microelectronics Corp Method of fabricating a dynamic random access memory device
US6162744A (en) * 1998-02-28 2000-12-19 Micron Technology, Inc. Method of forming capacitors having high-K oxygen containing capacitor dielectric layers, method of processing high-K oxygen containing dielectric layers, method of forming a DRAM cell having having high-K oxygen containing capacitor dielectric layers
US6191443B1 (en) 1998-02-28 2001-02-20 Micron Technology, Inc. Capacitors, methods of forming capacitors, and DRAM memory cells
US6156638A (en) * 1998-04-10 2000-12-05 Micron Technology, Inc. Integrated circuitry and method of restricting diffusion from one material to another
US6730559B2 (en) 1998-04-10 2004-05-04 Micron Technology, Inc. Capacitors and methods of forming capacitors
GB2337361B (en) * 1998-05-06 2000-03-29 United Microelectronics Corp Method of etching tantalum oxide layer
US6165834A (en) * 1998-05-07 2000-12-26 Micron Technology, Inc. Method of forming capacitors, method of processing dielectric layers, method of forming a DRAM cell
US6255186B1 (en) 1998-05-21 2001-07-03 Micron Technology, Inc. Methods of forming integrated circuitry and capacitors having a capacitor electrode having a base and a pair of walls projecting upwardly therefrom
KR100293713B1 (ko) 1998-12-22 2001-07-12 박종섭 메모리소자의 커패시터 제조방법
US6294807B1 (en) 1999-02-26 2001-09-25 Agere Systems Guardian Corp. Semiconductor device structure including a tantalum pentoxide layer sandwiched between silicon nitride layers
US6559499B1 (en) * 2000-01-04 2003-05-06 Agere Systems Inc. Process for fabricating an integrated circuit device having capacitors with a multilevel metallization
US7005695B1 (en) 2000-02-23 2006-02-28 Micron Technology, Inc. Integrated circuitry including a capacitor with an amorphous and a crystalline high K capacitor dielectric region
JP3735550B2 (ja) * 2001-09-21 2006-01-18 Tdk株式会社 弾性表面波装置およびその製造方法
US7178278B1 (en) * 2003-01-15 2007-02-20 Russell Earl Morris Method for interchangeably promoting a business on a hat
US20060021117A1 (en) * 2004-07-30 2006-02-02 Madonia Stephen J Motorcycle helmet flag assembly
KR102551020B1 (ko) * 2018-02-19 2023-07-05 어플라이드 머티어리얼스, 인코포레이티드 두꺼운 막들에서 결정화의 개시를 중단하기 위해 스퍼터 식각을 사용하는 pvd 이산화티타늄 형성

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62120070A (ja) * 1985-11-20 1987-06-01 Toshiba Corp 半導体記憶装置
US5079191A (en) * 1985-11-29 1992-01-07 Hitachi, Ltd. Process for producing a semiconductor device
US5108941A (en) * 1986-12-05 1992-04-28 Texas Instrument Incorporated Method of making metal-to-polysilicon capacitor
JPH0666437B2 (ja) * 1987-11-17 1994-08-24 富士通株式会社 半導体記憶装置及びその製造方法
JPH01283862A (ja) * 1988-05-10 1989-11-15 Nec Corp 半導体装置
KR920008886B1 (ko) * 1989-05-10 1992-10-10 삼성전자 주식회사 디램셀 및 그 제조방법
JP2861129B2 (ja) * 1989-10-23 1999-02-24 日本電気株式会社 半導体装置
JPH03157965A (ja) * 1989-11-15 1991-07-05 Nec Corp 半導体装置
US5006481A (en) * 1989-11-30 1991-04-09 Sgs-Thomson Microelectronics, Inc. Method of making a stacked capacitor DRAM cell

Also Published As

Publication number Publication date
JPH0582731A (ja) 1993-04-02
KR100294963B1 (ko) 2001-09-17
US5279985A (en) 1994-01-18

Similar Documents

Publication Publication Date Title
JP3055242B2 (ja) 半導体装置およびその製造方法
JP2786071B2 (ja) 半導体装置の製造方法
KR100222455B1 (ko) 반도체 장치 및 그의 제조방법
US5733816A (en) Method for depositing a tungsten layer on silicon
US6071771A (en) Semiconductor processing method of forming a capacitor and capacitor constructions
US6198124B1 (en) Method of forming a Ta2O5 dielectric layer, method of forming a capacitor having a Ta2O5 dielectric layer, and capacitor construction
US5972791A (en) Capacitor, integrated circuitry, diffusion barriers, and method for forming an electrically conductive diffusion barrier
KR100207444B1 (ko) 반도체 장치의 고유전막/전극 및 그 제조방법
US6541830B1 (en) Titanium boride gate electrode and interconnect
US5702970A (en) Method for fabricating a capacitor of a semiconductor device
JP3127348B2 (ja) 凹凸の表面形状を有するタングステン膜を用いた半導体装置の製造方法
JPH07161931A (ja) 半導体装置の製造方法
JPH07161827A (ja) 半導体装置の製造方法
JPH0661449A (ja) 半導体装置の製造方法
JPH09219498A (ja) 半導体装置の製造方法
US6680228B2 (en) Capacitor in semiconductor device
JP2778451B2 (ja) 半導体装置の製造方法
US6326259B1 (en) Method of manufacturing a capacitor in a semiconductor device
US6828189B2 (en) Semiconductor device and method of fabricating the same
JP2936535B2 (ja) 半導体素子の金属配線構造およびその形成方法
US20020001893A1 (en) Method of manufacturing a capacitor in a semiconductor device
JPH05114698A (ja) 半導体装置の製造方法
JP3196700B2 (ja) 半導体装置の製造方法
JPH11163282A (ja) 半導体装置の製造方法
JPH0637079A (ja) 半導体装置及びその製造装置及びその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000314

LAPS Cancellation because of no payment of annual fees