KR100294963B1 - 반도체장치및그제조방법 - Google Patents

반도체장치및그제조방법 Download PDF

Info

Publication number
KR100294963B1
KR100294963B1 KR1019920017018A KR920017018A KR100294963B1 KR 100294963 B1 KR100294963 B1 KR 100294963B1 KR 1019920017018 A KR1019920017018 A KR 1019920017018A KR 920017018 A KR920017018 A KR 920017018A KR 100294963 B1 KR100294963 B1 KR 100294963B1
Authority
KR
South Korea
Prior art keywords
film
layer electrode
semiconductor device
lower layer
insulating film
Prior art date
Application number
KR1019920017018A
Other languages
English (en)
Inventor
가미야마사또시
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Application granted granted Critical
Publication of KR100294963B1 publication Critical patent/KR100294963B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/014—Capacitor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/163—Thick-thin oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Inorganic Insulating Materials (AREA)

Abstract

본 발명은 반도체 장치 및 그 제조 방법에 관한 것인데, 상기 반도체 장치는실리콘 물질로 구성된 하부층 전극, 산화 탄탈막으로 구성된 용략 절연막 및 상부층 전극을 포함하는 용량 구조체를 포함하고, 상기 상부층 전극은 상기 용량 절연막을 덮기 위한 적어도 하나의 질화 티탄막을 포함한다. 상기 제조 방법은 하부층 전극을 형성하는 단계, 상기 하부층 전극을 덮기 위해 용량 절연막을 형성하는 단계, 및 상기 용량 절연막을 덮기 위해 질화 티탄막을 형성하는 단계를 포함한다.

Description

반도체 장치 및 그 제조 방법
제1도는 종래 기술의 반도체 장치를 도시하는 단면도.
제2도는 본 발명에 따른 반도체 장치의 제조 장치를 예시적으로 도시하는 개략도.
제3(a)도 내지 제3(c)도는 본 발명의 반도체 장치의 제조 방법 중 제1 실시예의 공정들을 각각 도시하는 도면.
제4도는 본 발명의 반도체 장치의 제1 실시예와 종래 기술의 반도체 장치의리크 전류 특성을 비교 도시하는 그래프.
제5(a)도 및 제5(b)도는 본 발명의 반도체 장치의 제조 방법 중 제2 실시예의 공정들을 각각 도시하는 도면.
제6도는 본 발명의 반도체 장치의 제1 및 제2 실시예들에 있어서 비유전율의막 두께에 대한 의존성을 비교 도시하는 그래프.
* 도면의 주요부분에 대한 부호의 설명
101 : 실리콘 기판 103 : 게이트 전극
104 : 실리콘 산화막 105a, 105b : 불순물 확산층
106a, 106b : 저장 노드 전극 107 : 용량 절연막
108a, 108b : 플레이트 전극 111, 113 : 도입관
114 : 기화실 115 : 유기 원료
116 : 히터 117 : 반응실
119 : 기판 홀더 120 : 웨이퍼
121 : 배기구 123, 125, 126 : 밸브
본 발명은 반도체 장치 및 그 제조 방법에 관한 것으로서, 특히 Ta2O5막으로형성된 용량 절연막을 포함하는 용량 구조체를 갖는 반도체 장치 및 그 제조 방법에 관한 것이다.
최근의 초대규모 집적회로(LSI) 메모리에 있어서, 중요한 과제로서 단위 면적당 고유전율의 산화 탄탈막의 용량을 증가시키기 위해 많은 노력들이 기울여져 왔다.
제1도를 참조하면, 산화 탄탈막을 사용하는 종래 기술의 DRAM의 용량 구조체의 단면이 도시되어 있다. 도시된 바와 같이, 소자 분리 산화막(202)이 게이트 산화막이 형성된 실리콘 기판(201)의 표면 상에 선택적으로 형성되고, 그 후에 워드선으로도 기능하는 게이트 전극(203)이 실리콘 기판(201)의 표면 상에 형성된 MOSFET의 소스-드레인 영역으로서의 불순물 확산층(205a 및 205b)과 함께 형성된다. 불순물 확산층(205a 및 205b)의 형성과 동시에, 실리콘 산화막(204) (실리콘 산화막은 게이트 산화막, 스페이서 산화막, 및 층간 절연막용 실리콘 산화막을 포함함)이 형성된다.
노드 접점은 불순물 확산층(205a)의 표면 상에 실리콘 산화막(204)에 의해 개방되고, 다결정 실리콘을 포함하는 저장 노드 전극(206)이 불순물 확산층(205a)에 접속된다. 더욱이, 저장 노드 전극(206)과 실리콘 산화막의 표면들을 덮는 산화 탄탈막을 포함하는 용량 절연막(207)이 플레이트 전극(208)의 형성과 함께 형성된다. 플레이트 전극(208)의 바로 아래 부분을 제외한 용량 절연막(207)은 에칭에 의해 제거된다. 플레이트 전극(208)으로는 알루미늄(A1) 금속막 또는 고융점 금속막인 텅스텐(W)막, 및 몰리브덴(Mo)막이 채택된다. 알루미늄 금속막의 형성 방법에는 진공 증착 또는 스퍼터링 방법이 이용되고, 고융점 금속막인 텅스텐 또는 몰리브덴 막의 형성 방법에는 스퍼터링 방법이 이용된다.
그러나, 상술된 종래 기술의 용량 구조체는 다음과 같은 문제점이 있다. 첫째, 플레이트 전극이 알루미늄계 금속막을 포함하면, 막 형성시에 알루미늄과 산화탄탈막 사이에 반응이 발생하여 산화 탄탈막에서의 리크 전류가 증가된다는 문제점이 있다.
반대로, 플레이트 전극이 텅스텐막과 같은 고융점 금속막을 포함하면, 산화탄탈막을 통한 리크 전류는 알루미늄 금속막이 채택된 경우에 비해 감소된다. 이는 고융점 금속막을 사용하면 산화 탄탈막과의 반응이 일어나는 것이 방지된다는 사실로부터 기인한다. 그러나, 플레이트 전극과 같은 고융점 금속막을 사용해도 실질적인 전류 레벨 측면에서의 문제가 남기 때문에 신뢰성이 높은 산화 탄탈막으로는 되지 않는다.
종래 기술의 단점들의 측면에서, 본 발명의 목적은 종래의 용량 구조체에 비해 리크 전류가 감소된 반도체 장치 및 그 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 반도체 장치는, 실리콘계 재료로 이루어진 하부층 전극, 산화 탄탈막으로 이루어진 용량 절연막, 및 상부층 전극을 갖는 용량 구조체를 포함하고, 상기 상부층 전극이, 상기 용량 절연막을 덮는적어도 하나의 질화 티탄막을 포함하는 것을 특징으로 한다. 더욱이, 실리콘계 재료로 이루어진 하부층 전극, 산화 탄탈막으로 이루어진 용량 절연막, 및 상부층 전극을 갖는 용량 구조체를 포함하는 반도체 장치의 제조 방법은, 하부층 전극을 형성하는 단계, 상기 하부층 전극을 덮는 용량 절연막을 형성하는 단계, 및 상기 용량 절연막을 덮는 질화 티탄막을 형성하는 단계를 포함한다.
상술한 본 발명에 따른 반도체 장치의 양호한 실시예에 따르면, 이 장치는 상기 하부층 전극을 덮기 위한 고융점 금속막과, 상기 하부층 전극과 용량 절연막사이의 상기 고융점 금속막을 덮기 위한 질화 티탄막을 포함한다.
더욱이, 본 발명에 따른 반도체 장치의 상술한 제조 방법의 양호한 실시예에따르면, 상기 방법은, 하부층 전극을 형성한 후에, 상기 하부층 전극을 덮는 고융점 금속막을 형성하는 단계와, 상기 고융점 금속막을 덮기 위한 다른 질화 티탄막을 형성하는 단계를 포함한다.
다음에, 본 발명에 따른 반도체 장치 및 그 제조 방법의 몇몇 양호한 실시예에 대하여 제2도 내지 제6도를 참조하여 설명한다.
먼저, 산화 탄탈막의 제조 장치를 도시하는 제2도의 개략도를 참조하여 본 발명의 제1 실시예로서 산화 탄탈막의 제조 방법을 설명한다. 유기 원료(115)인 탄탈륨 펜타에톡사이드[Ta(OC2H5)5] 또는 탄탈릅 펜타메톡사이드[Ta(OCH3)5]가 히터 (116)에 의해 가열된 기화실(114)에서 기화된다. 기화된 원료 가스는 운반 가스도입관(113) 및 밸브(125)를 통해 공급된 아르곤 가스에 의해 밸브(126)를 통해 반응실(117)로 도입된다. 원료 가스외에, 아르곤 가스 도입관(111) 및 밸브(123)을 통해 아르곤 가스 및 산소 가스 도입관(112) 및 밸브(124)를 통해 산소 가스가 반응실(117)로 공급되고, 반응실(117)로 도입된 원료 가스 및 산소 가스가 산소 가스와 반응하여 산화 탄탈막이 기판 홀더(119) 상에 위치된 웨이퍼(120)의 표면 상에 퇴적되게 한다. 반응실로 도입된 미반응 가스들은 진공 펌프(122)에 의해 배기구 (121)로부터 배출된다. 성장 조건은 예를 들어 다음과 같다. 즉, 히터(116)에 의한 기화실(114)의 가열 온도는 50-200℃이고, 반응실(117) 내의 성장 온도는 300-800℃이고, 아르곤 운반 가스의 유량은 100-200 SCCM이고, 산소 가스의 유량은 0.1-5.0 SLM이고, 압력은 0.1-10 Torr이다.
다음에, DRAM 용량 구조체의 제조 공정이 단면도로 도시되어 있는 제3(a)도 내지 제3(c)도를 참조하여 상술한 제1 실시예의 제1 제조 방법에 대해 설명한다.
먼저, 소자 분리 산화막(102)이 실리콘 기판(101) 상에 선택적으로 형성되고, 게이트 산화막이 형성된 후, 워드선으로도 기능하는 게이트 전극(103)이 형성되며, MOSFET의 소스-드레인 영역으로 기능하는 불순물 확산층(105a 및 105b)이 실리콘 기판(101)의 표면 상에 형성된다. 불순물 확산층(105a 및 105b)의 형성과 동시에, 실리콘 산화막(104) (실리콘 산화막은 게이트 산화막, 스페이서 산화막, 및층간 절연 실리콘 산화막을 포함함)이 형성된다. 노드 접점이 불순물 확산층(105a)의 표면 상에 있는 실리콘 산화막(104)에 의해 개방되고, 인 도핑된 다결정 실리콘을 포함하는 저장 노드 전극(106)이 제3(a)도에 도시된 바와 같이 불순물 확산층(105a)과 접속된다.
다음에, 제1도의 제조 장치를 사용하여 유기 탄탈[Ta(OC2H5)5]의 기화에 의해생성된 원료 가스와의 화학 기상 반응에 의해, 산화 탄탈(Ta205)막으로 이루어진 용량 절연막(107)이 저장 노드 전극(106)을 포함하는 기판의 전체 표면에 걸쳐 형성된다. 더욱이, 용량 절연막(107)의 리크 전류를 감소시키기 위하여 산소 가스의 열처리가 제3(b)도에 도시된 바와 같이 수행된다.
이어서, 기판의 전체 표면 상에 스퍼터링 또는 반응성 스퍼터링 방법에 의해두께가 50-400 nm인 질화 티탄막이 퇴적되고, 스퍼터링 방법에 의해 수 내지 수십 nm의 티탄막이 퇴적된다. 또한, 알루미늄 금속막이 기판의 전체 표면 상에 퇴적된다. 그 후, 제3(c)도에 도시된 바와 같이, 알루미늄 금속막, 티탄막, 질화 티탄막,및 용량 절연막(107)이 공지된 포토리소그래퍼(photolithography)법에 의해 연속적으로 에칭되어, 질화 티탄막 및 티탄막의 적층막으로 이루어진 제1 플레이트 전극(108a)과 알루미늄 금속막으로 이루어진 제2 플레이트 전극(108b)을 형성한다. 질화 티탄막과 알루미늄 금속막 사이의 밀착성을 개선하기 위하여, 이들 사이에 티탄막이 배치된다.
제4도를 참조하면, 제1 실시예에서의 용량 절연막의 리크 전류 특성이 실선으로 도시되어 있다. 이 도면으로부터 명백한 것처럼, 본 실시예가 종래 기술보다리크 전류 특성에 있어 더 우수하다는 것을 이해해야 한다. 이는 산화 탄탈막의 표면 상에 형성된 질화 티탄막이 캐리억막으로서 기능하여, 알루미늄이 산화 탄탈막내로 침입하는 것을 방지한다는 사실과, 또한 질화 티탄막 내의 티탄이 산화 탄탈막 내의 리크 경로(댕글링 본드(dangling bond) 등)에 혼합된다는 사실에 근거한다.
비록 제1 실시예에서는 상기 배치 구조의 제1 및 제2 플레이트 전극들이 채택되었지만, 제1 플레이트 전극이 단일층의 질화 티탄막으로 형성되고 제2 플레이트 전극이 고융점 금속막으로 형성되는 경우에도 동일한 효과가 얻어질 수 있다.
더욱이, 산화 탄탈막의 제조 방법은 상기 방법에 국한되지 않고, 예를 들어 염화탄탈(TaCl5) 원료 가스 및 아산화 질소(N2O) 가스를 사용하여 플라즈마 화학 가스상 반응에 의해 형성된 산화 탄탈막을 용량 절연막으로 채택한 경우에도 상기 제1 실시예에서와 동일한 효과가 유지된다.
다음에, DRAM 용량 구조체의 제조 공정이 단면도로 도시된 제5(a)도 및 제5(b)도를 참조하여 제2 실시예의 제2 제조 방법에 대하여 설명한다.
먼저, 인 도핑된 다결정 실리콘을 포함하는 제1 저장 노드 전극(106a)이 제1실시예의 제조 방법과 동일한 방법에 따라 불순물 확산층(105a)에 접속된다. 그 다음, 제5(a)도에 도시된 바와 같이, 저장 노드 전극(106a)의 표면을 덮는 티탄막 및질화 티탄막의 적층막으로 이루어진 제2 저장 노드 전극(106b)이 형성된다. 다결정 실리콘의 제1 저장 노드 전극(106a)과 질화 티탄막 사이의 밀착성을 개선하기 위해 그들 사이에 티탄막이 제공된다. 티탄막 대신 다른 고융점 금속막이 채택될 수 있다.
이어서, 제1 제조 방법과 같이, 제5(b)도에 도시된 바와 같이 산화 탄탈막을포함하는 용량 절연막(107), 질화 티탄막과 티탄막의 적층막을 포함하는 제1 플레이트 전극(108a), 및 알루미늄 금속막을 포함하는 제2 플레이트 전극(108b)이 형성된다. 용량 절연막 두께에 대한 제2 제조 방법에 의해 제조된 실시예의 용량 절연막의 비유전율은 제1 실시예의 방법보다 더 우수하다. 제1 실시예에 의한 용량 절연막에서는 비유전율이 막의 두께에 의존한 반면, 제2 실시예에서는 비유전율은 그와 같은 막 두께에 대한 의존성을 갖지 않고, 산화 탄탈의 벌크값(εr-25)과 거의일치하는 실질적으로 일정한 값을 갖는다.
상술한 바와 같이 본 발명에 따르면, 용량 절연막으로서 산화 탄탈을 포함하는 용량 구조체에 있어서, 질화 티탄막은 상부층 전극과 용량 절연막 사이에 형성된다. 따라서, 종래 기술의 용량 구조체보다 더 적은 리크 전류를 갖는 용량 구조체를 포함하는 반도체 장치를 보장받을 수 있다.

Claims (4)

  1. 실리콘계 재료로 이루어진 하부층 전극, 산화 탄탈막으로 이루어진 용량 절연막, 및 상부층 전극으로 구성된 용량 구조체를 포함하는 반도체 장치에 있어서,상기 상부층 전극이, 적어도 상기 용량 절연막의 표면을 직접 덮는 질화 티탄막과, 상기 질화 티탄막의 표면에 접하여 설치된 티탄막과, 상기 티탄막의 표면을 직접 덮는 알루미늄계 금속막으로 이루어지는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 하부층 전극과 상기 용량 절연막 사이에, 상기 하부층 전극 표면을 직접 덮는 고융점 금속막과 상기 고융점 금속막을 직접 덮는 다른 질화 티탄막을 갖는 것을 특징으로 하는 반도체 장치.
  3. 실리콘계 재료로 이루어진 하부층 전극, 산화 탄탈막으로 이루어진 용량 절연막, 및 상부층 전극으로 구성된 용량 구조체를 포함하는 반도체 장치의 제조 방법에 있어서, 상기 하부층 전극을 형성하는 단계; 및 상기 하부층 전극을 직접 덮는 질화 티탄막, 티탄막 및 알루미늄계 금속막을 순차 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제3항에 있어서, 상기 하부층 전극을 형성하고, 상기 하부층 전극을 직접 덮는 고융점 금속막을 형성하며, 상기 고융점 금속막의 표면을 직접 덮는 다른 질화 티탄막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1019920017018A 1991-09-19 1992-09-18 반도체장치및그제조방법 KR100294963B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP91-238535 1991-09-19
JP3238535A JP3055242B2 (ja) 1991-09-19 1991-09-19 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
KR100294963B1 true KR100294963B1 (ko) 2001-09-17

Family

ID=17031696

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920017018A KR100294963B1 (ko) 1991-09-19 1992-09-18 반도체장치및그제조방법

Country Status (3)

Country Link
US (1) US5279985A (ko)
JP (1) JP3055242B2 (ko)
KR (1) KR100294963B1 (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07161931A (ja) * 1993-12-02 1995-06-23 Nec Corp 半導体装置の製造方法
JP2897631B2 (ja) * 1993-12-28 1999-05-31 日本電気株式会社 半導体集積回路装置および製造方法
US6770924B1 (en) 1994-05-13 2004-08-03 Micron Technology, Inc. Amorphous TiN films for an integrated capacitor dielectric/bottom plate using high dielectric constant materials
US6107105A (en) * 1994-05-13 2000-08-22 Micron Technology, Inc. Amorphous tin films for an integrated capacitor dielectric/bottom plate using high dielectric constant material
US5418180A (en) * 1994-06-14 1995-05-23 Micron Semiconductor, Inc. Process for fabricating storage capacitor structures using CVD tin on hemispherical grain silicon
US5663088A (en) * 1995-05-19 1997-09-02 Micron Technology, Inc. Method of forming a Ta2 O5 dielectric layer with amorphous diffusion barrier layer and method of forming a capacitor having a Ta2 O5 dielectric layer and amorphous diffusion barrier layer
US5665625A (en) * 1995-05-19 1997-09-09 Micron Technology, Inc. Method of forming capacitors having an amorphous electrically conductive layer
KR100224654B1 (ko) * 1995-09-19 1999-10-15 윤종용 반도체장치의 커패시터 형성방법
US5843830A (en) * 1996-06-26 1998-12-01 Micron Technology, Inc. Capacitor, and methods for forming a capacitor
KR19980060512A (ko) * 1996-12-31 1998-10-07 김영환 반도체 소자의 캐패시터 제조방법
KR100400290B1 (ko) * 1996-12-31 2003-12-24 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
US5994181A (en) * 1997-05-19 1999-11-30 United Microelectronics Corp. Method for forming a DRAM cell electrode
TW366593B (en) * 1997-06-28 1999-08-11 United Microelectronics Corp Manufacturing method of DRAM
US5910880A (en) * 1997-08-20 1999-06-08 Micron Technology, Inc. Semiconductor circuit components and capacitors
US6635523B1 (en) * 1997-12-04 2003-10-21 Fujitsu Limited Semiconductor device and method of manufacturing the same
GB2326524B (en) * 1997-12-23 1999-11-17 United Microelectronics Corp Method of fabricating a dynamic random access memory device
US6162744A (en) * 1998-02-28 2000-12-19 Micron Technology, Inc. Method of forming capacitors having high-K oxygen containing capacitor dielectric layers, method of processing high-K oxygen containing dielectric layers, method of forming a DRAM cell having having high-K oxygen containing capacitor dielectric layers
US6191443B1 (en) 1998-02-28 2001-02-20 Micron Technology, Inc. Capacitors, methods of forming capacitors, and DRAM memory cells
US6730559B2 (en) * 1998-04-10 2004-05-04 Micron Technology, Inc. Capacitors and methods of forming capacitors
US6156638A (en) 1998-04-10 2000-12-05 Micron Technology, Inc. Integrated circuitry and method of restricting diffusion from one material to another
GB2337361B (en) * 1998-05-06 2000-03-29 United Microelectronics Corp Method of etching tantalum oxide layer
US6165834A (en) * 1998-05-07 2000-12-26 Micron Technology, Inc. Method of forming capacitors, method of processing dielectric layers, method of forming a DRAM cell
US6255186B1 (en) 1998-05-21 2001-07-03 Micron Technology, Inc. Methods of forming integrated circuitry and capacitors having a capacitor electrode having a base and a pair of walls projecting upwardly therefrom
KR100293713B1 (ko) 1998-12-22 2001-07-12 박종섭 메모리소자의 커패시터 제조방법
US6294807B1 (en) 1999-02-26 2001-09-25 Agere Systems Guardian Corp. Semiconductor device structure including a tantalum pentoxide layer sandwiched between silicon nitride layers
US6559499B1 (en) * 2000-01-04 2003-05-06 Agere Systems Inc. Process for fabricating an integrated circuit device having capacitors with a multilevel metallization
US7005695B1 (en) 2000-02-23 2006-02-28 Micron Technology, Inc. Integrated circuitry including a capacitor with an amorphous and a crystalline high K capacitor dielectric region
JP3735550B2 (ja) * 2001-09-21 2006-01-18 Ｔｄｋ株式会社 弾性表面波装置およびその製造方法
US7178278B1 (en) * 2003-01-15 2007-02-20 Russell Earl Morris Method for interchangeably promoting a business on a hat
US20060021117A1 (en) * 2004-07-30 2006-02-02 Madonia Stephen J Motorcycle helmet flag assembly
US11008647B2 (en) * 2018-02-19 2021-05-18 Applied Materials, Inc. PVD titanium dioxide formation using sputter etch to halt onset of crystalinity in thick films

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01283862A (ja) * 1988-05-10 1989-11-15 Nec Corp 半導体装置
JPH03136361A (ja) * 1989-10-23 1991-06-11 Nec Corp 半導体装置
JPH03157965A (ja) * 1989-11-15 1991-07-05 Nec Corp 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62120070A (ja) * 1985-11-20 1987-06-01 Toshiba Corp 半導体記憶装置
US5079191A (en) * 1985-11-29 1992-01-07 Hitachi, Ltd. Process for producing a semiconductor device
US5108941A (en) * 1986-12-05 1992-04-28 Texas Instrument Incorporated Method of making metal-to-polysilicon capacitor
JPH0666437B2 (ja) * 1987-11-17 1994-08-24 富士通株式会社 半導体記憶装置及びその製造方法
KR920008886B1 (ko) * 1989-05-10 1992-10-10 삼성전자 주식회사 디램셀 및 그 제조방법
US5006481A (en) * 1989-11-30 1991-04-09 Sgs-Thomson Microelectronics, Inc. Method of making a stacked capacitor DRAM cell

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01283862A (ja) * 1988-05-10 1989-11-15 Nec Corp 半導体装置
JPH03136361A (ja) * 1989-10-23 1991-06-11 Nec Corp 半導体装置
JPH03157965A (ja) * 1989-11-15 1991-07-05 Nec Corp 半導体装置

Also Published As

Publication number Publication date
JPH0582731A (ja) 1993-04-02
US5279985A (en) 1994-01-18
JP3055242B2 (ja) 2000-06-26

Similar Documents

Publication Publication Date Title
KR100294963B1 (ko) 반도체장치및그제조방법
KR100222455B1 (ko) 반도체 장치 및 그의 제조방법
US5733816A (en) Method for depositing a tungsten layer on silicon
JP3141553B2 (ja) 半導体装置の製造方法
JP2786071B2 (ja) 半導体装置の製造方法
US5254505A (en) Process of forming capacitive insulating film
US5972791A (en) Capacitor, integrated circuitry, diffusion barriers, and method for forming an electrically conductive diffusion barrier
KR100287985B1 (ko) 레이저장치의출력제어장치
US6198124B1 (en) Method of forming a Ta2O5 dielectric layer, method of forming a capacitor having a Ta2O5 dielectric layer, and capacitor construction
US6140671A (en) Semiconductor memory device having capacitive storage therefor
JPH08250665A (ja) 凹凸の表面形状を有するタングステン膜の形成方法及びこれを用いた半導体装置の製造方法
KR20040084289A (ko) 루테늄층을 갖는 반도체 메모리 소자의 제조방법 및루테늄층제조장치
US6177305B1 (en) Fabrication of metal-insulator-metal capacitive structures
US6680228B2 (en) Capacitor in semiconductor device
JPH07221201A (ja) 半導体装置の製造方法および半導体装置の製造装置
JP2611466B2 (ja) 容量絶縁膜の形成方法
JPH05243524A (ja) 半導体装置の製造方法
JPH0641631B2 (ja) 酸化タンタル膜の化学気相成長法および化学気相成長装置
JP3516918B2 (ja) 半導体装置の製造方法及び半導体製造装置
KR20010088207A (ko) 탄탈륨산화막-티타늄산화막 복합유전막 형성방법
JPH11163282A (ja) 半導体装置の製造方法
KR940006664B1 (ko) 고유전율 캐패시터 절연막 제조방법
KR100702113B1 (ko) 커패시터의 티타늄질화막 형성방법
KR19990006042A (ko) 반도체 소자의 캐패시터 제조방법
KR101062812B1 (ko) 반도체 소자의 하프늄 산화막 캐패시터 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee