KR890008946A - 콘택트 호울을 갖는 반도체 집적회로 장치 - Google Patents

콘택트 호울을 갖는 반도체 집적회로 장치

Info

Publication number
KR890008946A
KR890008946A KR1019880014451A KR880014451A KR890008946A KR 890008946 A KR890008946 A KR 890008946A KR 1019880014451 A KR1019880014451 A KR 1019880014451A KR 880014451 A KR880014451 A KR 880014451A KR 890008946 A KR890008946 A KR 890008946A
Authority
KR
South Korea
Prior art keywords
integrated circuit
semiconductor integrated
insulating film
circuit device
contact hole
Prior art date
Application number
KR1019880014451A
Other languages
English (en)
Other versions
KR920007446B1 (ko
Inventor
다이지 에마
Original Assignee
야마모도 다꾸마
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마모도 다꾸마, 후지쓰 가부시끼가이샤 filed Critical 야마모도 다꾸마
Publication of KR890008946A publication Critical patent/KR890008946A/ko
Application granted granted Critical
Publication of KR920007446B1 publication Critical patent/KR920007446B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

내용 없음

Description

콘택트 호울을 갖는 반도체 집적회로 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도는 본 발명의 바람직한 실시예의 주요부분의 평면도,
1B도와 1C도는 제1A도에 도시된 선(X-X, Y-Y)을 따라 절단된 단면도.

Claims (8)

  1. 반도체 기판; 산화레지스트 마스크가 사용되는 선택적 산화법에 의하여 반도체 기판 표면상에 형성되는 파일드 절연막; 파일드 절연막상에 형성되는 절연막; 콘택트 호울을 가지며, 콘택트 호울의 에지가 피일드 절연막의 에지에 의하여 정해지는 제1방향으로 연장되고 절연막을 패터닝함으로써 정해지는 제2방향으로 연장되는 절연막 및 기판표면과 접촉하도록 콘택트 호울을 커버하는 도전막으로 구성되는 반도체 집적회로장치.
  2. 제1항에 있어서, 제2방향은 인접한 도전막사이의 피치를 감소하는 것을 요구하는 1방향이며, 제1방향은 제2방향과 수직인 방향인 것을 특징으로 하는 반도체 집적회로장치.
  3. 제1항에 있어서, 제1방향으로 연장된 피일드 절연막의 에지는 선택적 산화법에 의하여 제조된 버드 버크부인 것을 특징으로 하는 반도체 집적회로장치.
  4. 제1항에 있어서, 도전막은 피일드 절연막의 에지상에 연장되는 것을 특징으로 하는 반도체 집적회로장치.
  5. 제1항에 있어서, 콘택트 호울을 통하여 노출된 기판의 표면부가 절연막에 형성된 콘택트 호울의 크기 보다 더 작은 제2방향에서의 크기를 갖는 것을 특징으로 하는 반도체 집적회로장치.
  6. 제1항에 있어서, 기판은 불순물로 도핑된 활성영역으로 구성되며, 및 도전막은 기판에 형성된 활성영역과 접촉되어 있는 것을 특징으로 하는 반도체 집적회로장치.
  7. 제1항에 있어서, 장치는 적층 콘덴서형 다이나믹 랜덤 억세스 메모리장치이며, 도전막은 장치의 메모리콘덴서의 쌍 전극종 하나인 것을 특징으로 하는 반도체 집적회로장치.
  8. 제1항에 있어서, 장치는 적층 콘덴서형 다이나믹 랜덤 억세스 메모리장치이며, 도전막은 비트선인 것을 특징으로 하는 반도체 집적회로장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880014451A 1987-11-05 1988-11-03 콘택트 호울을 갖는 반도체 집적회로장치 KR920007446B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP62-278285 1987-11-05
JP62278285A JPH01120847A (ja) 1987-11-05 1987-11-05 半導体装置

Publications (2)

Publication Number Publication Date
KR890008946A true KR890008946A (ko) 1989-07-13
KR920007446B1 KR920007446B1 (ko) 1992-09-01

Family

ID=17595216

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880014451A KR920007446B1 (ko) 1987-11-05 1988-11-03 콘택트 호울을 갖는 반도체 집적회로장치

Country Status (3)

Country Link
EP (1) EP0315421B1 (ko)
JP (1) JPH01120847A (ko)
KR (1) KR920007446B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03266437A (ja) * 1990-03-16 1991-11-27 Toshiba Corp 半導体装置の製造方法
US5780323A (en) 1990-04-12 1998-07-14 Actel Corporation Fabrication method for metal-to-metal antifuses incorporating a tungsten via plug
US5057451A (en) * 1990-04-12 1991-10-15 Actel Corporation Method of forming an antifuse element with substantially reduced capacitance using the locos technique
US5614756A (en) 1990-04-12 1997-03-25 Actel Corporation Metal-to-metal antifuse with conductive
KR930006732B1 (ko) * 1991-05-08 1993-07-23 재단법인 한국전자통신연구소 전기적 특성을 갖는 구조물이 매립된 반도체기판 및 그 제조방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8600769A (nl) * 1986-03-26 1987-10-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.

Also Published As

Publication number Publication date
EP0315421A1 (en) 1989-05-10
JPH0571182B2 (ko) 1993-10-06
EP0315421B1 (en) 1994-05-18
KR920007446B1 (ko) 1992-09-01
JPH01120847A (ja) 1989-05-12

Similar Documents

Publication Publication Date Title
KR890008987A (ko) 다이나믹 랜덤 억세스 메모리 장치용 메모리 셀의 층구조 및 그의 제조방법
KR900003896A (ko) 반도체 메모리와 그 제조방법
KR930005257A (ko) 박막 전계효과 소자 및 그의 제조방법
KR860000716A (ko) 다이내믹형 메모리셀과 그 제조방법
KR910019235A (ko) 반도체기억장치
KR920003321A (ko) 개선된 배치도를 갖는 다이나믹 랜덤 액세스 메모리와 다이나믹 랜덤 액세스 메모리의 메모리 셀 패턴을 배열하는 방법
KR890013786A (ko) 비정질 실리콘 박막 트랜지스터 어레이 기판 및 그 제조방법
KR950010067A (ko) 반도체장치 및 그 제조방법
KR890015417A (ko) 불휘발성 반도체기억장치와 그 동작방법 및 제조방법
KR920020671A (ko) 골드구조를 가지는 반도체소자의 제조방법
KR950004532A (ko) 고집적 반도체 배선구조 및 그 제조방법
KR920020618A (ko) 반도체 장치의 배선 접속 구조 및 그 제조방법
KR890008946A (ko) 콘택트 호울을 갖는 반도체 집적회로 장치
KR900005463A (ko) 반도체 기억장치 및 그 제조방법
KR890003000A (ko) 반도체 장치의 제조방법
KR930020590A (ko) 알루미늄을 주성분으로 하는 금속박막의 에칭방법 및 박막트랜지스터의 제조방법
KR880011808A (ko) 불휘발성 반도체기억장치
KR890013800A (ko) 반도체메모리의 제조방법
KR900002321A (ko) 고저항층을 가지는 반도체장치
KR970077536A (ko) 반도체 집적회로장치의 제조방법
KR950028154A (ko) 반도체 장치 및 그의 제조방법
KR920017236A (ko) 폴리실리콘층을 이용한 자기정렬콘택 제조방법
KR920015464A (ko) 반도체 장치의 전극배선층 및 그 제조방법
KR920013728A (ko) 반도체 기억장치 및 그 제조방법
KR980005912A (ko) 반도체 장치의 금속콘택구조 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040823

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee