KR970063730A - 강유전체 메로리 장치 및 그 제조 방법 - Google Patents
강유전체 메로리 장치 및 그 제조 방법 Download PDFInfo
- Publication number
- KR970063730A KR970063730A KR1019960004067A KR19960004067A KR970063730A KR 970063730 A KR970063730 A KR 970063730A KR 1019960004067 A KR1019960004067 A KR 1019960004067A KR 19960004067 A KR19960004067 A KR 19960004067A KR 970063730 A KR970063730 A KR 970063730A
- Authority
- KR
- South Korea
- Prior art keywords
- lower electrode
- active region
- forming
- capacitor
- memory device
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
Landscapes
- Semiconductor Memories (AREA)
Abstract
본 발명은 강유전체 메모리 장치 및 그 제조 방법에 관한 것으로, 본 발명에 따른 강유전체 메모리 장치에 있어서, 커패시터의 하부 전극과 트랜지스터의 활성 영역을 전기적으로 연결시키는 콘택은 상기 하부 전극의 한 측면 및 그와 연결되는 하부 전극의 상면의 일부와, 상기 활성 영역의 일부가 동시에 노출되는 단일의 콘택홀에 의해 형성된다. 상기 강유전체 메모리 장치를 제조하기 위하여 본 발명에 따른 방법에서는 커패시터의 하부 전극 일부와 활성 영역의 일부를 동시에 포함하는 영역을 노출시키는 포토 레지스트 패턴을 형성하고, 상기 포토 레지스트 패턴을 마스크로 하여 상기 하부 전극의 일부가 노출될 때까지 에칭하고, 상기 포토레지스트 패턴과 상기 하부 전극의 노출된 부분을 에칭 마스크로 하여 상기 활성 영역의 반도체 기판을 노출시키는 콘택홀을 형성하고, 상기 포토레지스트 패턴을 제거하고, 상기 콘택홀에 도전물질을 침적하는 단계를 포함한다. 본 발명에 따르면, 반도체 장치를 더욱 고집적화할 수 있는 강유전체 메모리 장치를 얻을 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 강유전체 메모리 장치의 셀 배치도이다.
Claims (5)
- 필드 산화막에 의해 활성 영역과 비활성 영역이 한정된 반도체 기판과, 상기 반도체 기판상에 형성된 트랜지스터와, 상기 트랜지스터가 형성된 반도체 기판상의 소정의 영역에서 하부 전극, 강유전체막, 상부 전극이 순차 적층되어 형성된 커패시터와, 상기 커패시터의 하부 전극과 상기 트랜지스터의 활성 영역을 전기적으로 연결시키는 콘택을 포함하는 강유전체 메모리 장치에 있어서, 상기 콘택은 상기 하부 전극의 한 측면 및 그와 연결되는 하부 전극의 상면의 일부와, 상기 활성 영역의 일부가 동시에 노출되는 단일의 콘택홀에 의해 형성된 것을 특징으로 하는 강유전체 메모리 장치.
- 제1항에 있어서, 상기 콘택은 Ti/TiN/Ai 또는 Ti/TiN/W으로 구성된 도전 물질로 형성된 것을 특징으로 하는 강유전체 메모리 장치.
- 제1항에 있어서, 상기 커패시터의 강유전체막은 PZT(PbZrxTi1-xO3)로 이루어진 것을 특징으로 하는 강유전체 메모리 장치.
- 제1항에 있어서, 상기 커패시터의 하부 전극은 백금으로 이루어진 것을 특징으로 하는 강유전체 메모리 장치.
- 활성 영역과 비활성 영역이 한정된 반도체 기판상에 트랜지스터를 형성하는 단계와, 상기 트랜지스터가 형성된 반도체 기판 전면에 제1층간 절연막을 형성하는 단계와, 상기 제1층간 절연막상의 소정의 영역에 하부전극, 강유전체막, 상부 전극이 차례로 적층된 커패시터를 형성하는 단계와, 상기 커패시터가 형성된 결과물상에 제2층간 절연막을 형성하는 단계와, 상기 커패시터이 하부 전극과 상기 활성 영역을 전기적으로 연결시키는 콘택 형성 단계를 포함하는 강유전체 메모리 장치의 제조 방법에 있어서, 상기 콘택 형성 단계는 상기 하부 전극의 일부와 상기 활성 영역의 일부를 동시에 포함하는 영역을 노출시키는 포토 레지스트 패턴을 형성하는 단계와, 상기 포토 레지스트 패턴을 마스크로 하여 상기 하부 전극의 일부가 노출될 때까지 에칭하는 단계와, 상기 포토레지스트 패턴과 상기 하부 전극의 노출된 부분을 에칭 마스크로 하여 상기 활성 영역의 반도체 기판을 노출시키는 콘택홀을 형성하는 단계와, 상기 포토레지스트 패턴을 제거하는 단계와, 상기 콘택홀에 도전물질을 침적하는 단계를 포함하는 것을 특징으로 하는 고유전체 메모리 장치의 제조 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960004067A KR100207459B1 (ko) | 1996-02-21 | 1996-02-21 | 강유전체 메모리 장치 및 그 제조 방법 |
JP9032324A JPH09232527A (ja) | 1996-02-21 | 1997-02-17 | 強誘電体メモリ装置及びその製造方法 |
US08/803,285 US5796134A (en) | 1996-02-21 | 1997-02-20 | Memory cells with a reduced area capacitor interconnect and methods of fabrication therefor |
US09/025,905 US6080616A (en) | 1996-02-21 | 1998-02-19 | Methods of fabricating memory cells with reduced area capacitor interconnect |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960004067A KR100207459B1 (ko) | 1996-02-21 | 1996-02-21 | 강유전체 메모리 장치 및 그 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970063730A true KR970063730A (ko) | 1997-09-12 |
KR100207459B1 KR100207459B1 (ko) | 1999-07-15 |
Family
ID=19451484
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960004067A KR100207459B1 (ko) | 1996-02-21 | 1996-02-21 | 강유전체 메모리 장치 및 그 제조 방법 |
Country Status (3)
Country | Link |
---|---|
US (2) | US5796134A (ko) |
JP (1) | JPH09232527A (ko) |
KR (1) | KR100207459B1 (ko) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000036568A (ja) * | 1998-07-17 | 2000-02-02 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
EP0996159A1 (en) * | 1998-10-12 | 2000-04-26 | STMicroelectronics S.r.l. | Integrated circuit structure comprising capacitor and corresponding manufacturing process |
KR100365766B1 (ko) | 1998-10-28 | 2003-03-17 | 주식회사 하이닉스반도체 | 강유전체 메모리 제조방법 |
KR100474589B1 (ko) | 1998-12-29 | 2005-06-21 | 주식회사 하이닉스반도체 | 캐패시터제조방법 |
US6297527B1 (en) | 1999-05-12 | 2001-10-02 | Micron Technology, Inc. | Multilayer electrode for ferroelectric and high dielectric constant capacitors |
DE10120516B4 (de) * | 2001-04-26 | 2004-09-16 | Infineon Technologies Ag | Halbleiterspeicherzelle und Verfahren zu ihrer Herstellung |
US7208085B2 (en) * | 2001-05-18 | 2007-04-24 | Northwest University | Caky chromatographic column and the method for producing it and its applications |
KR100421048B1 (ko) * | 2001-09-07 | 2004-03-04 | 삼성전자주식회사 | 국부배선층을 갖는 반도체 소자 및 그 제조방법 |
JP2007150025A (ja) * | 2005-11-29 | 2007-06-14 | Seiko Epson Corp | 強誘電体メモリの製造方法 |
US8280474B2 (en) | 2008-06-02 | 2012-10-02 | Abbott Diabetes Care Inc. | Reference electrodes having an extended lifetime for use in long term amperometric sensors |
DE112017003811B4 (de) * | 2016-07-29 | 2021-09-09 | Sony Corporation | Displayeinrichtung |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6316657A (ja) * | 1986-07-09 | 1988-01-23 | Hitachi Ltd | 半導体集積回路装置 |
US5369296A (en) * | 1990-07-24 | 1994-11-29 | Ramtron International Corporation | Semiconductor device having a ferroelectric film in a through-hole |
US5866926A (en) * | 1990-09-28 | 1999-02-02 | Ramtron International Corporation | Ferroelectric memory device with capacitor electrode in direct contact with source region |
JPH0521808A (ja) * | 1991-07-09 | 1993-01-29 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
US5719416A (en) * | 1991-12-13 | 1998-02-17 | Symetrix Corporation | Integrated circuit with layered superlattice material compound |
US5438023A (en) * | 1994-03-11 | 1995-08-01 | Ramtron International Corporation | Passivation method and structure for a ferroelectric integrated circuit using hard ceramic materials or the like |
-
1996
- 1996-02-21 KR KR1019960004067A patent/KR100207459B1/ko not_active IP Right Cessation
-
1997
- 1997-02-17 JP JP9032324A patent/JPH09232527A/ja active Pending
- 1997-02-20 US US08/803,285 patent/US5796134A/en not_active Expired - Fee Related
-
1998
- 1998-02-19 US US09/025,905 patent/US6080616A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR100207459B1 (ko) | 1999-07-15 |
US5796134A (en) | 1998-08-18 |
JPH09232527A (ja) | 1997-09-05 |
US6080616A (en) | 2000-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940010400A (ko) | 캐패시터의 저장전극 제조방법 | |
KR970063730A (ko) | 강유전체 메로리 장치 및 그 제조 방법 | |
KR970060384A (ko) | 반도체 장치의 축전기 제조방법 | |
KR980005912A (ko) | 반도체 장치의 금속콘택구조 및 그 제조방법 | |
KR950026042A (ko) | 적층 캐패시터 제조방법 | |
KR950004524A (ko) | 캐패시터의 전하저장전극 형성방법 | |
KR970054136A (ko) | 디램 셀 캐패시터 제조방법 | |
KR100232161B1 (ko) | 반도체 메모리장치 제조방법 | |
KR19990060363A (ko) | 반도체 메모리 장치의 콘택 형성방법 및 그 구조 | |
KR100557646B1 (ko) | 반도체소자의 저장전극 형성방법 | |
KR960032747A (ko) | 반도체 소자의 캐패시터 형성방법 | |
KR970013348A (ko) | 반도체장치의 커패시터 제조방법 | |
KR950034730A (ko) | 반도체 메모리 장치에서의 캐패시터 제조 방법 | |
KR970004022A (ko) | Rom을 이용하는 소자의 캐패시터 제조 방법 | |
KR970053946A (ko) | 반도체 메모리장치 및 그 제조방법 | |
KR970054549A (ko) | 반도체 장치의 커패시터 제조방법 | |
KR970030485A (ko) | 반도체 장치의 커패시터 제조방법 | |
KR970072419A (ko) | 커패시터의 제조 방법 | |
KR970054062A (ko) | 반도체 장치의 커패시터 제조 방법 | |
KR20000040328A (ko) | 스토리지 전극 형성 방법 | |
KR960043192A (ko) | 반도체 캐패시터 및 그 제조 방법 | |
KR960026740A (ko) | 반도체소자의 캐패시터 제조방법 | |
KR960026835A (ko) | 반도체소자의 캐패시터 제조방법 | |
KR900017086A (ko) | 2중 적층 캐패시터 구조를 갖는 반도체 기억장치 및 그 제조방법 | |
KR940016786A (ko) | 반도체 메모리 장치의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090316 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |