KR100557646B1 - 반도체소자의 저장전극 형성방법 - Google Patents

반도체소자의 저장전극 형성방법 Download PDF

Info

Publication number
KR100557646B1
KR100557646B1 KR1019990067971A KR19990067971A KR100557646B1 KR 100557646 B1 KR100557646 B1 KR 100557646B1 KR 1019990067971 A KR1019990067971 A KR 1019990067971A KR 19990067971 A KR19990067971 A KR 19990067971A KR 100557646 B1 KR100557646 B1 KR 100557646B1
Authority
KR
South Korea
Prior art keywords
storage electrode
metal layer
forming
insulating film
mask
Prior art date
Application number
KR1019990067971A
Other languages
English (en)
Other versions
KR20010059975A (ko
Inventor
유의규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019990067971A priority Critical patent/KR100557646B1/ko
Publication of KR20010059975A publication Critical patent/KR20010059975A/ko
Application granted granted Critical
Publication of KR100557646B1 publication Critical patent/KR100557646B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체소자의 저장전극 형성방법에 관한 것으로, 고집적 반도체소자에서 금속층을 이용하여 저장전극을 형성하는 경우 저장전극용 금속층을 형성하고, 저장전극마스크를 식각마스크로 사용하여 상기 저장전극용 금속층을 소정 두께 식각한 다음, 상기 저장전극용 금속층의 상부에 희생절연막을 형성하고, 상기 희생절연막 상부에 저장전극으로 예정되는 부분을 보호하는 감광막 패턴을 형성한 다음, 상기 감광막 패턴을 식각마스크로 상기 희생절연막을 패터닝한 후, 상기 감광막 패턴과 희생절연막을 식각마스크로 상기 저장전극용 금속층을 식각하여 저장전극을 형성함으로써 저장전극의 식각프로파일을 수직에 가깝게 형성하여 저장전극의 유효면적을 증가시켜 정전용량을 증대시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

반도체소자의 저장전극 형성방법{A method for forming a storage node of semiconductor device}
도 1 은 종래기술에 따른 반도체소자의 저장전극 형성방법에 의해 형성된 저장전극의 장축 및 단축을 도시한 단면도.
도 2a 내지 도 2d 는 본 발명의 제1실시예에 따른 반도체소자의 저장전극 형성방법에 의해 형성된 저장전극의 장축 및 단축을 도시한 단면도.
도 3 은 본 발명의 제2실시예에 따른 반도체소자의 저장전극 형성방법에 의해 형성된 저장전극의 장축 및 단축을 도시한 단면도.
도 4 는 본 발명의 제3실시예에 따른 반도체소자의 저장전극 형성방법에 의해 형성된 저장전극의 장축 및 단축을 도시한 단면도.
<도면의 주요부분에 대한 부호 설명〉
10, 30 : 반도체기판 11, 31 : 소자분리절연막
12, 32 : 게이트절연막패턴 13, 33 : 게이트전극
14, 34 : 마스크절연막패턴 15, 35 : 접합영역
16, 36 : 절연막 스페이서 17, 37 : 제1층간절연막
18, 38 : 저장전극콘택플러그 19, 39 : 제2층간절연막
20, 41 : 장벽금속층패턴 21, 42b : 저장전극
40 : 식각방지막 42a : 저장전극용 도전층
43 : 제1감광막 패턴 44 : 희생절연막 패턴
45 : 제2감광막 패턴
본 발명은 반도체소자의 저장전극 형성방법에 관한 것으로서, 특히 금속물질으로 형성되는 저장전극의 유효면적을 극대화시키는 반도체소자의 저장전극 형성방법에 관한 것이다.
최근 반도체소자의 고집적화에 따라 셀 크기와 토폴로지(topology)는 작아지는 반면 대용량의 캐패시터가 요구되고 있기 때문에 하나의 트랜지스터와 하나의 캐패시터로 구성되는 DRAM 소자에서 캐패시터의 정전용량(C)은 εA/d(ε : 유전율, A : 표면적, d : 유전체두께)와 같이 저장전극의 표면적과 저장전극 사이의 유전체의 유전율에 비례하는 값을 나타내기 때문에 캐패시터의 유전상수가 높은 물질을 사용하거나, 유전체막의 두께를 얇게 하거나, 저장전극의 표면적을 증가시키는 방법 등이 대두되고 있다.
따라서, 반도체소자가 적절히 작동하기 위한 일정량 이상의 정전용량을 확보하기 위하여, 저장전극의 모양을 삼차원구조로 형성하여 저장전극의 표면적을 증가시킴으로써 정전용량을 확보하는 방법이 주로 사용되고 있으며, 최근에는 유전율이 높은 Ta2O5 , TiO2 또는 SrTiO3 등을 고유전체막으로 사용하고 있다.
한편, 저장전극의 표면적을 증대시키기 위하여 핀형, 적층형, 실린더형 저장전극 등을 개발하여 사용하고 있다.
반도체 집적소자인 DRAM을 제작함에 있어 중요한 요인으로는 면적 감소와 이로 인한 셀 전하보존용량 확보의 한계를 들 수 있다. 반도체 집적회로의 고집적화를 달성하기 위해서 칩(chip)의 단위 면적의 감소는 필연적이고, 이에 따라 집적회로를 구성하는 메모리셀의 크기도 줄어들어 이는 더욱 어려움이 가중되고 있다. 이러한 문제를 해결하기 위하여, 고유전율을 갖는 물질들이 개발되고 있으며, BST도 차세대를 대표하는 유전막으로 각광을 받으며 각 경쟁사들이 개발중에 있다. 그러나, BST를 DRAM 셀 캐패시터의 유전막으로 활용하기 위해서는 이와 조화를 이루는 저장전극의 개발 또한 중요한 과제가 되고 있다.
이하, 첨부된 도면을 참고로 하여 종래기술에 대하여 설명한다.
도 1 은 종래기술에 따른 반도체소자의 저장전극 형성방법에 의해 형성된 저장전극의 장축(Ⅰ) 및 단축(Ⅱ)을 도시한 단면도이다.
반도체기판(10)에서 소자분리영역으로 예정되는 부분에 소자분리절연막(11)을 형성하고, 게이트절연막패턴(12), 게이트전극(13) 및 마스크절연막 패턴(14)의 적층구조를 형성한 다음, 상기 적층구조의 양쪽 반도체기판(10)에 소오스/드레인 접합영역(15)을 형성한다.
그 후, 상기 적층구조의 측벽에 절연막 스페이서(16)를 형성하고, 전체표면 상부에 상기 접합영역(15)에서 저장전극 콘택으로 예정되는 부분과 접속되는 저장전극 콘택플러그(18)가 구비되는 제1층간절연막(17)을 형성한다. 이때, 상기 저장 전극 콘택플러그(18)는 다결정실리콘층으로 형성된다.
다음, 전체표면 상부에 제2층간절연막(19)을 형성하고, 상기 저장전극 콘택플러그(18)와 접속되는 장벽금속층패턴(20)을 형성한다. 상기 장벽금속층패턴(20)은 후속공정에서 저장전극을 구성하는 금속층에서 상기 저장전극 콘택플러그(18)로 불순물의 확산을 방지하기 위하여 형성된다.
그 다음, 전체표면 상부에 저장전극용 금속층(도시안됨)을 형성하고, 저장전극마스크를 식각마스크로 상기 저장전극용 금속층을 식각하여 저장전극(21)을 형성한다. 상기 저장전극용 금속층은 백금(platinum, Pt), 이리듐(Iridium, Ir) 등의 귀금속(noble metal)이 사용된다.
그 후, 도시되어 있지는 않지만 고유전체 및 플레이트전극을 형성하여 캐패시터를 완성한다. (도 1 참조)
현재 BST의 전극으로 제1후보로 주목을 받고 있는 물질로 백금을 들 수 있으나, 백금은 식각이 어려워 원하는 모양의 전극을 형성하기 어려운 문제가 있다.
첨부된 도 1 에서 원안에 표시한 부분이 문제가 되는 부분으로 저장전극의 유효면적을 증대시키기 위해서는 원안에 점선으로 표시된 것처럼 직육면체로 식각이 되어야 하나, 백금은 현재의 식각공정으로는 사각형으로 식각할 수 없고, 도 1 에 도시된 ⓐ, ⓑ 부분과 같이 사다리꼴 모양으로 식각되어 저장전극의 유효면적이 줄어드는 결과를 초래하고, 이는 결국 제품의 공정수율과 신뢰성을 열화시키는 문제를 유발하고 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 금속층으로 저장전극을 형성하는 경우 상기 금속층을 희생절연막을 하드마스크로 사용하여 식각함으로써 두 개의 경사 식각면을 갖도록 형성하여 저장전극 측벽 프로파일의 수직 특성을 향상시킬 수 있도록 하는 반도체소자의 저장전극 형성방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기 위하여 본 발명에 따른 반도체소자의 저장전극 형성방법은,
반도체기판 상부에 저장전극 콘택플러그가 구비된 제1층간절연막을 형성하는 공정과,
전체표면 상부에 상기 저장전극 콘택플러그와 접속되는 장벽금속층패턴이 구비되는 제2층간절연막을 형성하고 그 상부에 식각방지막을 형성하는 공정과,
전체표면 상부에 저장전극용 금속층을 형성하는 공정과,
저장전극 마스크를 이용한 사진식각공정으로 상기 저장전극용 금속층을 소정 두께만 식각하는 공정과,
전체표면 상부에 희생절연막을 형성하고, 저장전극 마스크를 이용한 사진식각공정으로 희생절연막 및 남은 저장전극용 금속층을 식각하는 공정과,
상기 희생절연막 패턴을 제거하여 2중으로 경사진 저장전극을 형성하는 공정을 포함하는 것을 제1특징으로 한다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
이상의 목적을 달성하기 위하여 본 발명에 따른 반도체소자의 저장전극 형성방법은,
반도체기판 상부에 저장전극 콘택플러그가 구비된 제1층간절연막을 형성하는 공정과,
전체표면 상부에 상기 저장전극 콘택플러그와 접속되는 장벽금속층패턴이 구비되는 제2층간절연막을 형성하는 공정과,
전체표면 상부에 제1저장전극용 금속층을 형성하는 공정과,
저장전극 마스크를 이용한 사진식각공정으로 상기 제1저장전극용 금속층을 패터닝하는 공정과,
전체표면 상부에 제2저장전극용 금속층을 형성하고, 저장전극 마스크를 이용한 사진식각공정으로 상기 제2저장전극용 금속층을 패터닝하여 상기 제1저장전극용 금속층과 제2저장전극용 금속층의 적층구조로 구성되는 저장전극을 형성하는 공정을 포함하는 것을 제2특징으로 한다.
삭제
삭제
삭제
삭제
삭제
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 2a 내지 도 2d 는 본 발명의 제1실시예에 따른 반도체소자의 저장전극 형성방법에 의해 형성된 저장전극의 장축 및 단축을 도시한 단면도이다.
먼저, 반도체기판(30)에서 소자분리영역으로 예정되는 부분에 소자분리절연막(31)을 형성하고, 전체표면 상부에 게이트절연막, 게이트전극용 도전층 및 마스크절연막을 순차적으로 형성한 다음, 게이트전극 마스크를 식각마스크로 상기 마스크절연막, 게이트전극용 도전층 및 게이트절연막을 식각하여 마스크절연막 패턴(34), 게이트전극(33) 및 게이트절연막패턴(31)의 적층구조를 형성한다.
다음, 상기 적층구조 양측의 반도체기판(30)에 불순물을 이온주입하여 소오스/드레인 접합영역(35)을 형성한다.
그 다음, 상기 적층구조 측벽에 절연막 스페이서(36)를 형성한다. 이때, 상기 절연막 스페이서(36)와 마스크절연막패턴(34)은 식각선택비가 동일한 물질을 사용하여 형성된다.
다음, 전체표면 상부에 상기 접합영역(35)에서 저장전극 콘택으로 예정되는 부분에 접속되는 저장전극 콘택플러그(38)가 구비되는 제1층간절연막(37)을 형성한다.
그 다음, 전체표면 상부에 제2층간절연막(39)과 식각방지막(40)을 순차적으로 형성하고, 저장전극 콘택으로 예정되는 부분을 노출시키는 저장전극 콘택마스크를 식각마스크로 상기 제2층간절연막(39)과 식각방지막(40)을 식각하여 상기 저장 전극 콘택플러그(38)를 노출시키는 저장전극 콘택홀(도시안됨)을 형성한다.
다음, 전체표면 상부에 장벽금속층(도시안됨)을 형성하고, CMP공정 또는 전면식각공정으로 상기 장벽금속층을 식각하여 상기 저장전극 콘택플러그(38)과 접속되는 장벽금속층 패턴(41)을 형성한다. 이때, 상기 장벽금속층패턴(41)은 내산화성이 강한 티타늄(Ti)의 화합물을 이용하여 형성한다.
그 다음, 전체표면 상부에 저장전극용 금속층(42a)을 형성하고, 상기 저장전극용 금속층(42a) 상부에 저장전극으로 예정되는 부분을 보호하는 제1감광막 패턴(43)을 형성한 후, 상기 제1감광막 패턴(43)을 식각마스크로 상기 저장전극용 금속층(42a)의 소정 두께를 식각한다. (도 2b 참조)
다음, 상기 제1감광막 패턴(43)을 제거하고, 전체표면 상부에 희생절연막(도시안됨)을 형성한다.
그 다음, 상기 희생절연막 상부에 저장전극으로 예정되는 부분을 보호하는 제2감광막 패턴(45)을 형성하고, 상기 제2감광막 패턴(45)을 식각마스크로 상기 희생절연막을 식각하여 저장전극으로 예정되는 부분을 보호하는 희생절연막 패턴(44)을 형성한다. (도 2c 참조)
그 후, 상기 제2감광막 패턴(45) 및 희생절연막 패턴(44)을 식각마스크로 상기 저장전극용 금속층(42a)을 식각하여 저장전극을 형성한다.
그 다음, 상기 식각방지막(40)을 식각장벽으로 상기 제2감광막 패턴(45) 및 희생절연막패턴(44)을 제거한다. (도 2d 참조)
그 후, 도시되어 있지는 않지만 고유전체 및 플레이트전극을 형성하여 캐패 시터를 완성한다.
도 3 은 본 발명의 제2실시예에 따른 반도체소자의 저장전극 형성방법에 의해 형성된 저장전극의 장축 및 단축을 도시한 단면도로서, 제1감광막 패턴(43)을 식각마스크로 상기 저장전극용 금속층(42a)을 식각하는 경우 ⓒ부분과 같이 언더컷이 형성될 수 있도록, 도 2b 의 금속층(42a) 식각시 최초 식각되는 두께와 도 2c 의 희생절연막패턴(44)을 식각마스크로 사용하여 식각시에 남아 있는 두께비를 조절한다.
도 4 는 본 발명의 제3실시예에 따른 반도체소자의 저장전극 형성방법에 의해 형성된 저장전극의 장축 및 단축을 도시한 단면도로서, 제1실시예에서 장벽금속층패턴(41)을 형성하되 상기 식각방지막(40)없이 제1층간절연막(39)만을 사용하여 형성한 다음, 제1저장전극용 금속층(도시안됨)을 형성하고, 저장전극마스크를 식각마스크로 상기 제1저장전극용 금속층을 식각하여 제1저장전극용 금속층 패턴으로 형성한 후, 전체표면 상부에 제2저장전극용 금속층을 형성하고 저장전극마스크로 상기 제2저장전극용 금속층을 식각하여 상기 제1저장전극용 금속층 패턴의 상부에 제2저장전극용 금속층 패턴을 적층시켜 저장전극을 형성하는 방법이다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 저장전극 형성방법은, 고집적 반도체소자에서 금속층을 이용하여 저장전극을 형성하는 경우 저장전극용 금속층을 형성하고, 상기 저장전극용 금속층을 저장전극마스크를 식각마스크로 소정 두께 식각한 다음, 상기 저장전극용 금속층의 상부에 희생절연막을 형성하고, 상기 희생절연막 상부에 저장전극으로 예정되는 부분을 보호하는 감광막 패턴을 형성한 다음, 상기 감광막 패턴을 식각마스크로 상기 희생절연막을 패터닝한 후, 상기 감광막 패턴과 희생절연막을 식각마스크로 상기 저장전극용 금속층을 식각하여 저장전극을 형성함으로써 저장전극의 식각 프로파일이 두 개의 경사각을 갖도록 하여 수직 특성을 향상시키고 그에 따른 저장전극의 유효면적을 증가시키며 정전용량을 증대시키고 반도체소자의 고집적화를 가능하게 하는 이점이 있다.

Claims (6)

  1. 반도체기판 상부에 저장전극 콘택플러그가 구비된 제1층간절연막을 형성하는 공정과,
    전체표면 상부에 상기 저장전극 콘택플러그와 접속되는 장벽금속층패턴이 구비되는 제2층간절연막을 형성하고 그 상부에 식각방지막을 형성하는 공정과,
    전체표면 상부에 저장전극용 금속층을 형성하는 공정과,
    저장전극 마스크를 이용한 사진식각공정으로 상기 저장전극용 금속층을 소정 두께만 식각하는 공정과,
    전체표면 상부에 희생절연막을 형성하고, 저장전극 마스크를 이용한 사진식각공정으로 희생절연막 및 남은 저장전극용 금속층을 식각하는 공정과,
    상기 희생절연막 패턴을 제거하여 2중으로 경사진 저장전극을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  2. 제 1 항에 있어서,
    상기 식각방지막은 질화막을 사용하여 형성하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  3. 제 1 항에 있어서,
    상기 장벽금속층패턴은 내산화성을 갖는 티타늄(Ti)계 혼합물을 이용하여 형성되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  4. 제 1 항에 있어서,
    상기 저장전극용 금속층은 백금으로 형성되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  5. 제 1 항에 있어서,
    상기 저장전극 마스크를 이용한 사진식각공정은 상기 저장전극용 금속층의 특성으로 인하여 상기 저장전극용 금속층의 측벽이 경사지게 구비되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  6. 반도체기판 상부에 저장전극 콘택플러그가 구비된 제1층간절연막을 형성하는 공정과,
    전체표면 상부에 상기 저장전극 콘택플러그와 접속되는 장벽금속층패턴이 구비되는 제2층간절연막을 형성하는 공정과,
    전체표면 상부에 제1저장전극용 금속층을 형성하는 공정과,
    저장전극 마스크를 이용한 사진식각공정으로 상기 제1저장전극용 금속층을 패터닝하는 공정과,
    전체표면 상부에 제2저장전극용 금속층을 형성하고, 저장전극 마스크를 이용한 사진식각공정으로 상기 제2저장전극용 금속층을 패터닝하여 상기 제1저장전극용 금속층과 제2저장전극용 금속층의 적층구조로 구성되는 저장전극을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
KR1019990067971A 1999-12-31 1999-12-31 반도체소자의 저장전극 형성방법 KR100557646B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990067971A KR100557646B1 (ko) 1999-12-31 1999-12-31 반도체소자의 저장전극 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990067971A KR100557646B1 (ko) 1999-12-31 1999-12-31 반도체소자의 저장전극 형성방법

Publications (2)

Publication Number Publication Date
KR20010059975A KR20010059975A (ko) 2001-07-06
KR100557646B1 true KR100557646B1 (ko) 2006-03-10

Family

ID=19635059

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990067971A KR100557646B1 (ko) 1999-12-31 1999-12-31 반도체소자의 저장전극 형성방법

Country Status (1)

Country Link
KR (1) KR100557646B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878397A (ja) * 1994-09-08 1996-03-22 Mitsubishi Electric Corp 高融点金属含有膜のエッチング方法及び薄膜キャパシタの製造方法
KR19980067518A (ko) * 1997-02-05 1998-10-15 김광호 커패시터의 스토리지 전극 형성 방법
KR19990003915A (ko) * 1997-06-26 1999-01-15 김영환 반도체 장치의 실린더형 전하저장 전극 형성방법
KR19990086483A (ko) * 1998-05-28 1999-12-15 윤종용 백금족 금속막 식각 방법 및 이를 이용한커패시터의 하부 전극형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878397A (ja) * 1994-09-08 1996-03-22 Mitsubishi Electric Corp 高融点金属含有膜のエッチング方法及び薄膜キャパシタの製造方法
KR19980067518A (ko) * 1997-02-05 1998-10-15 김광호 커패시터의 스토리지 전극 형성 방법
KR19990003915A (ko) * 1997-06-26 1999-01-15 김영환 반도체 장치의 실린더형 전하저장 전극 형성방법
KR19990086483A (ko) * 1998-05-28 1999-12-15 윤종용 백금족 금속막 식각 방법 및 이를 이용한커패시터의 하부 전극형성 방법

Also Published As

Publication number Publication date
KR20010059975A (ko) 2001-07-06

Similar Documents

Publication Publication Date Title
KR100442104B1 (ko) 커패시터를 갖는 반도체 소자의 제조방법
CN115835626B (zh) 3d堆叠的半导体器件、3d存储器及其制备方法、电子设备
JPH11345944A (ja) Ｄｒａｍセルキャパシタ及びその製造方法
US6403431B1 (en) Method of forming in an insulating layer a trench that exceeds the photolithographic resolution limits
KR20030069751A (ko) 기저부보다 더 작은 단면크기를 갖는 도전성 플러그들의돌출부들 상에 위치하는 강유전체 커패시터들 및 그형성방법들
JP3841591B2 (ja) キャパシタ製造方法
KR100557646B1 (ko) 반도체소자의 저장전극 형성방법
KR100282431B1 (ko) 반도체 소자의 커패시터 및 그 형성방법
KR100400327B1 (ko) 반도체소자의 캐패시터 형성방법
KR100546112B1 (ko) 반도체소자의 제조방법
JPH1050950A (ja) 半導体集積回路装置の製造方法
KR20010061085A (ko) 반도체소자의 캐패시터 형성방법
KR100278918B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100353807B1 (ko) 고유전체 캐패시터의 하부전극 형성방법
KR0132747B1 (ko) 반도체 소자 및 그 제조방법
KR0130544B1 (ko) 반도체 소자의 캐패시터 제조방법
KR20020002172A (ko) 반도체 소자의 캐패시터 제조방법
KR970010681B1 (ko) 2중 실린더 형태의 구조를 갖는 전하보존전극 제조방법
KR100576467B1 (ko) 반도체소자의 캐패시터 형성방법
KR20040002277A (ko) 반도체소자의 저장전극 형성방법
KR100252542B1 (ko) 디램셀저장전극제조방법
KR970000976B1 (ko) 스택 캐패시터 제조방법
KR20040002287A (ko) 반도체소자의 저장전극 형성방법
KR20020002633A (ko) 반도체소자의 캐패시터 형성방법
JP2000101046A (ja) 半導体装置内で担体上に配置されたキャパシタ、およびこのキャパシタの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee