KR970004022A - Rom을 이용하는 소자의 캐패시터 제조 방법 - Google Patents

Rom을 이용하는 소자의 캐패시터 제조 방법 Download PDF

Info

Publication number
KR970004022A
KR970004022A KR1019950014697A KR19950014697A KR970004022A KR 970004022 A KR970004022 A KR 970004022A KR 1019950014697 A KR1019950014697 A KR 1019950014697A KR 19950014697 A KR19950014697 A KR 19950014697A KR 970004022 A KR970004022 A KR 970004022A
Authority
KR
South Korea
Prior art keywords
capacitor
polysilicon
manufacturing
oxide film
film
Prior art date
Application number
KR1019950014697A
Other languages
English (en)
Inventor
신용욱
차성권
최종운
이신국
백동원
김세정
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950014697A priority Critical patent/KR970004022A/ko
Publication of KR970004022A publication Critical patent/KR970004022A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

1. 청구 범위에 기재된 발명이 속한 기술분야
고집적 반도체 소자 제조 방법.
2. 발명이 해결하려고 하는 기술적 과제
ROM 셀을 형성하는 제조 과정을 이용하여 캐패시터를 제조하는데 있어서, 종래에는 절연막으로 산화막을 사용하고 전극 단자로 반도체 기판과 폴리실리콘을 이용하기 때문에 캐패시터의 크기에 비해 용량이 작아 고집화하기 힘들다는 문제점이 있었다.
3. 발명의 해결 방법의 요지
절연막으로 산화막-질화막-산화막 구조의 ONO막을 이용하고 전극 단자로 2개의 폴리실리콘층을 사용하므로써, 작은 크기에 비해 용량이 크고 제조 공정도 산화막을 형성하는 한 단계를 줄일 수 있는 캐패시터를제조하고자 함.
4. 발명의 중요한 용도
ROM을 이용하는 소자의 캐패시터 제조에 이용됨.

Description

ROM을 이용하는 소자의 캐패시터 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2B도는 본 발명의 캐패시터 제조 방법에 따른 공정도.

Claims (1)

  1. ROM 셀을 제조하는 공정을 이용하여 동시에 캐패시터를 제조하는 방법에 있어서, 반도체 기판 상의 셀역과 주변회로 영역에 산화막을 형성한 후, 제1폴리실리콘을 증착하고 도핑을 실시하는 단계와, 제1게이트전극 및 캐패시터 제1전극 형성을 위한 제1포토레지스트 패턴을 상기 셀 영역과 주변회로 영역에 각각 형성하고, 상기 제1포토레지스트 패턴을 식각 배리어로 이용하여 상기 제1폴리실리콘과 상기 산화막을 식각하는 단계와, 잔류 포토레지스트를 제거하고 산화막-질화막-산화막 구조의 절연막과 제2폴리실리콘을 차례로 증착하고 도핑을 실시하는 단계와, 제2게이트 전극 및 캐패시터 제2전극 형성을 위한 제2포토레지스트 패턴을 상기 셀 영역과 주변회로 영역에 각각 형성하는 단계 및, 상기 제2포토레지스트 패턴을 식각 배리어로 이용하여 상기 제2폴리실리콘과 산화막-질화막-산화막 구조의 절연막을 식각한 후, 잔류 포토레지스트를 제거하는 단계를 포함해서 이루어진 캐패시터 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950014697A 1995-06-01 1995-06-01 Rom을 이용하는 소자의 캐패시터 제조 방법 KR970004022A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950014697A KR970004022A (ko) 1995-06-01 1995-06-01 Rom을 이용하는 소자의 캐패시터 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950014697A KR970004022A (ko) 1995-06-01 1995-06-01 Rom을 이용하는 소자의 캐패시터 제조 방법

Publications (1)

Publication Number Publication Date
KR970004022A true KR970004022A (ko) 1997-01-29

Family

ID=66525428

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950014697A KR970004022A (ko) 1995-06-01 1995-06-01 Rom을 이용하는 소자의 캐패시터 제조 방법

Country Status (1)

Country Link
KR (1) KR970004022A (ko)

Similar Documents

Publication Publication Date Title
KR100205388B1 (ko) 액정표시장치 및 그 제조방법
KR970063730A (ko) 강유전체 메로리 장치 및 그 제조 방법
KR970004022A (ko) Rom을 이용하는 소자의 캐패시터 제조 방법
KR950026042A (ko) 적층 캐패시터 제조방법
KR0164152B1 (ko) 반도체소자의 캐패시터의 제조방법
KR100227632B1 (ko) 캐패시터 구조 및 그 제조방법
KR930008884B1 (ko) 스택커패시터 셀 제조방법
KR0132747B1 (ko) 반도체 소자 및 그 제조방법
KR940010333A (ko) 반도체 메모리장치 및 그 제조방법
KR0156169B1 (ko) 반도체 메모리장치 제조방법
KR100223739B1 (ko) 반도체 소자의 전하저장전극 형성 방법
KR0146256B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100190188B1 (ko) 반도체소자의 캐패시터 제조방법
KR0130544B1 (ko) 반도체 소자의 캐패시터 제조방법
KR960032747A (ko) 반도체 소자의 캐패시터 형성방법
KR970054549A (ko) 반도체 장치의 커패시터 제조방법
KR960012479A (ko) 반도체 소자용 캐패시터 및 그 제조 방법
KR960039375A (ko) 반도체장치의 커패시터 및 그 제조방법
KR970013348A (ko) 반도체장치의 커패시터 제조방법
KR970053946A (ko) 반도체 메모리장치 및 그 제조방법
KR960026740A (ko) 반도체소자의 캐패시터 제조방법
KR970018557A (ko) 반도체 메모리 소자의 커패시터 제조방법
KR970030485A (ko) 반도체 장치의 커패시터 제조방법
KR950028169A (ko) 반도체 소자의 캐패시터 제조방법
KR970003959A (ko) 캐패시터의 전하저장전극 형성방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid