KR970018557A - 반도체 메모리 소자의 커패시터 제조방법 - Google Patents

반도체 메모리 소자의 커패시터 제조방법 Download PDF

Info

Publication number
KR970018557A
KR970018557A KR1019950029675A KR19950029675A KR970018557A KR 970018557 A KR970018557 A KR 970018557A KR 1019950029675 A KR1019950029675 A KR 1019950029675A KR 19950029675 A KR19950029675 A KR 19950029675A KR 970018557 A KR970018557 A KR 970018557A
Authority
KR
South Korea
Prior art keywords
conductive layer
insulating film
layer
capacitor
hemispherical
Prior art date
Application number
KR1019950029675A
Other languages
English (en)
Other versions
KR0151263B1 (ko
Inventor
김명규
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR1019950029675A priority Critical patent/KR0151263B1/ko
Publication of KR970018557A publication Critical patent/KR970018557A/ko
Application granted granted Critical
Publication of KR0151263B1 publication Critical patent/KR0151263B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히, 고(高) 커패시터 용량을 갖는 반도체 메모리 소자의 커패시터 제조방법에 관한 것이다.
본 발명의 반도체 메모리 소자의 커패시터 제조방법은 소오스 및 드레인영역과 게이트전극이 형성된 기판상에 제1절연막과 제1도전층 및 제2절연막을 형성하는 제1공정과, 상기 소오스영역상에 제1, 제2절연막 및 제2도전층을 선택으로 제거하여 노드콘택을 형성하는 제2공정과, 전면에 제2도전층과 제3절연막을 차례로 증착하여 반구형 제2도전층의 골부분만 잔류하도록 제3절연막을 에치백하는 제3공정과, 상기 잔류된 제3절연막을 마스크로 이용하여 상기 노드콘택주위의 커패시터의 핀이 형성될 영역의 반구형 제2도전층 및 제3절연막, 제2절연막을 선택적으로 제거하는 제4공정과, 상기 제1도전층과 반구형 제2도전층이 연결되도록 전면에 제3도전층을 형성한 후 커패시터 형성영역을 정의하여 불필요한 부분의 제1, 제2, 제3도전층을 제거하고, 상기 남아있는 제2절연막을 모두 제거하여 커패시터의 저장전극을 형성하는 제5공정과, 상기 저장전극 표면에 유전체막과 플레이트전극을 형성하는 제6공정으로 이루어짐을 특징으로 한다.

Description

반도체 메모리 소자의 커패시터 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 반도체 메모리 소자의 커패시터 제조공정단면도.

Claims (4)

  1. 소오스 및 드레인영역과 게이트전극이 형성된 기판상에 제1절연막과 제1도전층 및 제2절연막을 형성하는 제1공정과, 상기 소오스영역상에 제1, 제2절연막 및 제2도전층을 선택으로 제거하여 노드콘택을 형성하는 제2공정과, 전면에 반구형 제2도전층과 제3절연막을 차례로 증착하여 반구형 제2도전층의 골부분만 잔류하도록 제3절연막을 에치백하는 제3공정과, 상기 잔류된 제3절연막을 마스크로 이용하여 상기 노드콘택주위의 커패시터의 핀이 형성될 영역의 반구형 제2도전층 및 제3절연막, 제2절연막을 선택적으로 제거하는 제4공정과, 상기 제1도전층과 반구형 제2도전층이 연결되도록 전면에 제3도전층을 형성한 후 커패시터 형성영역을 정의하여 불필요한 부분의 제1, 제2, 제3도전층을 제거하고, 상기 남아있는 제2절연막을 모두 제거하여 커패시터의 저장전극을 형성하는 제5공정과, 상기 저장전극 표면에 유전체막과 플레이트전극을 형성하는 제6공정을 포함하여 이루어짐을 특징으로 하는 반도체 메모리 소자의 커패시터 제조방법.
  2. 제1항에 있어서, 제4공정은 잔류된 제3절연막을 마스크로 이용하여 반구형 제2도전층을 선택적으로 제거하고, 상기 반구형 제2도전층을 이용하여 제3절연막과 제2절연막을 선택적으로 제거함을 특징으로 하는 반도체 메모리 소자의 커패시터 제조방법.
  3. 제2항에 있어서, 반구형 제2도전층은 불순물인(P)이 도핑된 헤미폴리실리콘층(HSG)으로 형성함을 특징으로 하는 반도체 메모리 소자의 커패시터 제조방법.
  4. 제3항에 있어서, 불순물인(P)이 도핑된 헤미실리콘층은 불순물인(P)이 도핑된 비경질실리콘을 650℃에서 열처리함을 특징으로 하는 반도체 메모리 소자의 커패시터 제조방법.
KR1019950029675A 1995-09-12 1995-09-12 반도체 메모리 소자의 커패시터 제조방법 KR0151263B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950029675A KR0151263B1 (ko) 1995-09-12 1995-09-12 반도체 메모리 소자의 커패시터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950029675A KR0151263B1 (ko) 1995-09-12 1995-09-12 반도체 메모리 소자의 커패시터 제조방법

Publications (2)

Publication Number Publication Date
KR970018557A true KR970018557A (ko) 1997-04-30
KR0151263B1 KR0151263B1 (ko) 1998-10-01

Family

ID=19426514

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950029675A KR0151263B1 (ko) 1995-09-12 1995-09-12 반도체 메모리 소자의 커패시터 제조방법

Country Status (1)

Country Link
KR (1) KR0151263B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100798624B1 (ko) * 2006-11-17 2008-01-28 호남석유화학 주식회사 저밀도 폴리에틸렌 및 이를 포함하는 수지 조성물

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100798624B1 (ko) * 2006-11-17 2008-01-28 호남석유화학 주식회사 저밀도 폴리에틸렌 및 이를 포함하는 수지 조성물

Also Published As

Publication number Publication date
KR0151263B1 (ko) 1998-10-01

Similar Documents

Publication Publication Date Title
KR0154161B1 (ko) 반도체소자의 캐패시터 제조방법
KR940020557A (ko) 반도체 장치의 캐패시터 노드 제조방법
KR940001358A (ko) 반도체장치 제조방법
KR970018557A (ko) 반도체 메모리 소자의 커패시터 제조방법
KR0151257B1 (ko) 반도체 메모리장치 제조방법
KR100368974B1 (ko) 디램 커패시터 제조방법
KR100223739B1 (ko) 반도체 소자의 전하저장전극 형성 방법
KR100221631B1 (ko) 반도체 캐패시터 제조방법
KR930011121B1 (ko) 반도체 메모리 소자의 제조방법
KR940009618B1 (ko) 이중 캐패시터 제조방법
KR960005846A (ko) 반도체장치의 제조방법
KR950003912B1 (ko) 고축적 용량을 갖는 캐패시터 콘택홀 제조방법
KR970000220B1 (ko) 디램(dram)셀 커패시터 제조방법
KR100388476B1 (ko) 반도체소자의전하저장전극형성방법
KR0152651B1 (ko) 캐패시터의 제조방법
KR100239450B1 (ko) 반도체 메모리소자의 제조방법
KR100232161B1 (ko) 반도체 메모리장치 제조방법
KR940009617B1 (ko) 반도체 메모리 소자의 캐패시터 제조방법
KR0156099B1 (ko) 다이나믹 램 셀 및 그의 제조방법
KR960013644B1 (ko) 캐패시터 제조방법
KR0156169B1 (ko) 반도체 메모리장치 제조방법
KR100232205B1 (ko) 반도체 메모리 소자 및 그 제조방법
KR19990003042A (ko) 반도체 소자의 캐패시터 형성방법
KR960002791A (ko) 반도체 메모리 소자의 구조 및 제조방법
KR970013361A (ko) 반도체 장치의 캐피시터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090526

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee