KR960005846A - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR960005846A
KR960005846A KR1019940016480A KR19940016480A KR960005846A KR 960005846 A KR960005846 A KR 960005846A KR 1019940016480 A KR1019940016480 A KR 1019940016480A KR 19940016480 A KR19940016480 A KR 19940016480A KR 960005846 A KR960005846 A KR 960005846A
Authority
KR
South Korea
Prior art keywords
forming
layer
substrate
storage node
conductive layer
Prior art date
Application number
KR1019940016480A
Other languages
English (en)
Other versions
KR100304946B1 (ko
Inventor
박승현
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019940016480A priority Critical patent/KR100304946B1/ko
Publication of KR960005846A publication Critical patent/KR960005846A/ko
Application granted granted Critical
Publication of KR100304946B1 publication Critical patent/KR100304946B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체장치의 제조방법에 관한 것으로, 단순한 공정에 의해 3차원 구조의 대용량 커패시터를 갖춘 반도체 메모리장치를 제조함과 아울러 셀어레이 영역과 주변회로 영역간의 광범위한 평탄화를 이룰 수 있도록 하기 위한 것이다.
본 발명은 셀어레이영역과 주변회로 영역으로 이루어진 반도체 기판상에 트랜지스터를 형성하는 공정과, 상기 기판상에 평탄화층을 형성하여 기판 표면을 평탄화시키는 공정, 상기 평탄화 된 기판상에 습식식각액에 대해 표면부위의 식각 속도가 다른 부분에 비해 느린 산화막을 형성하는 공정, 상기 평탄화층 및 산화막을 선택적으로 식각하여 스토리지노드 콘택을 형성하는 공정, 기판 전면에 제1도전층을 형성하는 공정, 상기 제1도전층을 커패시터 스토리지노드 패턴으로 패터닝하는 공정, 기판 전면에 더미층을 형성하는 공정, 상기 더미층을 선택적으로 식각하여 상기 제1도전층으로 된 스토리지노드 패턴이 형성되어 있지 않은 부분상에만 더미층 패턴을 형성하는 공정, 상기 더미층패턴의 측면에 제2도전층 측벽을 형성하여 상기 제1도전층으로 된 스토리지노드 패턴과 제2도전층 측벽으로 이루어진 스토리지노드를 형성하는 공정, 주변회로 영역상에만 선택적으로 마스킹층을 형성하는 공정, 습식식각을 행하여 셀어레이 영역의 상기 더미층패턴 및 상기 산화막의 표면부위를 제거하는 상기 주변회로 영역상의 마스킹층을 제거하는 공정, 상기 스토리지노드의 전표면에 유전체막을 형성하는 공정, 상기 유전체막 전면에 커패시터 플레이트 전극을 형성하는 공정으로 이루어진 반도체장치의 제조방법을 제공한다.

Description

반도체장치의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 반도체장치 제조방법을 도시한 공정순서도이다.

Claims (3)

  1. 셀어레이영역과 주변회로 영역으로 이루어진 반도체 기판상에 트랜지스터를 형성하는 공정과, 상기 기판상에 평탄화층을 형성하여 기판 표면을 평탄화시키는 공정, 상기 평탄화 된 기판상에 습식식각액에 대해 표면부위의 식각 속도가 다른 부분에 비해 느린 산화막을 형성하는 공정, 상기 평탄화층 및 산화막을 선택적으로 식각하여 스토리지노드 콘택을 형성하는 공정, 기판 전면에 제1도전층을 형성하는 공정, 상기 제1도전층을 커패시터 스토리지노드 패턴으로 패터닝하는 공정, 기판 전면에 더미층을 형성하는 공정, 상기 더미층을 선택적으로 식각하여 상기 제1도전층으로 된 스토리지노드 패턴이 형성되어 있지 않은 부분상에만 더미층 패턴을 형성하는 공정, 상기 더미층패턴의 측면에 제2도전층 측벽을 형성하여 상기 제1도전층으로 된 스토리지노드 패턴과 제2도전층 측벽으로 이루어진 스토리지노드를 형성하는 공정, 주변회로 영역상에만 선택적으로 마스킹층을 형성하는 공정, 습식식각을 행하여 셀어레이 영역의 상기 더미층패턴 및 상기 산화막의 표면부위를 제거하는 상기 주변회로 영역상의 마스킹층을 제거하는 공정, 상기 스토리지노드의 전표면에 유전체막을 형성하는 공정, 상기 유전체막 전면에 커패시터 플레이트 전극을 형성하는 공정으로 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제1항에 있어서, 상기 습식식각액에 대해 표면부위의 식각속도가 다른 부분에 비해 느린 산화막은 산화막 표면부위의 불순물의 농도를 조절하여 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  3. 제1항에 있어서, 상기 제1도전층은 도오프드 플리실리콘을 증착하여 형성하거나 HSG 폴리실리콘을 증착하고 이위에 도우프드 폴리실리콘을 증착하여 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940016480A 1994-07-08 1994-07-08 반도체장치의제조방법 KR100304946B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940016480A KR100304946B1 (ko) 1994-07-08 1994-07-08 반도체장치의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940016480A KR100304946B1 (ko) 1994-07-08 1994-07-08 반도체장치의제조방법

Publications (2)

Publication Number Publication Date
KR960005846A true KR960005846A (ko) 1996-02-23
KR100304946B1 KR100304946B1 (ko) 2001-11-30

Family

ID=37529992

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940016480A KR100304946B1 (ko) 1994-07-08 1994-07-08 반도체장치의제조방법

Country Status (1)

Country Link
KR (1) KR100304946B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109166964A (zh) * 2013-09-26 2019-01-08 美光科技公司 形成具有经改善的平坦化均匀性的半导体装置与结构的方法及所得的结构与半导体装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100543201B1 (ko) * 1998-10-13 2007-04-25 주식회사 하이닉스반도체 반도체 메모리소자의 커패시터 제조방법
KR100517152B1 (ko) * 2003-02-04 2005-09-26 동부아남반도체 주식회사 Ｐｉｐ 커패시터 및 로직 트랜지스터를 갖는 엠베디드 반도체 소자의 제조 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02260453A (ja) * 1989-03-31 1990-10-23 Toshiba Corp 半導体記憶装置およびその製造方法
JP2519569B2 (ja) * 1990-04-27 1996-07-31 三菱電機株式会社 半導体記憶装置およびその製造方法
JPH0482263A (ja) * 1990-07-25 1992-03-16 Sharp Corp 半導体記憶装置
JPH05243518A (ja) * 1992-02-27 1993-09-21 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH05304269A (ja) * 1992-04-24 1993-11-16 Nec Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109166964A (zh) * 2013-09-26 2019-01-08 美光科技公司 形成具有经改善的平坦化均匀性的半导体装置与结构的方法及所得的结构与半导体装置

Also Published As

Publication number Publication date
KR100304946B1 (ko) 2001-11-30

Similar Documents

Publication Publication Date Title
KR0154161B1 (ko) 반도체소자의 캐패시터 제조방법
KR940010398A (ko) 반도체 메모리장치의 제조방법
KR960006030A (ko) 반도체소자의 캐패시터 제조방법
KR960005846A (ko) 반도체장치의 제조방법
KR950007098A (ko) 디램셀 제조방법
KR950007106A (ko) 디램(dram)셀 커패시터 제조방법
KR970052821A (ko) 반도체소자의 커패시터 제조방법
KR960009152A (ko) 반도체기억장치 제조방법
KR950025993A (ko) 반도체 소자의 전하저장전극 형성 방법
KR970052917A (ko) 반도체소자의 커패시터 제조방법
KR970053995A (ko) 반도체 소자의 캐패시터 제조방법
KR960012504A (ko) 반도체 기억장치 제조방법
KR970018557A (ko) 반도체 메모리 소자의 커패시터 제조방법
KR960002789A (ko) 반도체소자의 캐패시터 제조방법
KR970018747A (ko) 반도체소자의 캐패시터 제조방법
KR19980021005A (ko) 커패시터의 제조방법
KR960002839A (ko) 반도체 기억장치 제조방법
KR960012499A (ko) 캐패시터의 전하저장전극 제조방법
KR930015009A (ko) 디램 셀 제조방법
KR970054055A (ko) 커패시터 제조방법
KR960006001A (ko) 반도체소자의 캐패시터 제조방법
KR20030056846A (ko) 반도체 소자의 캐패시터 형성방법
KR950010068A (ko) 반도체 장치의 캐패시터 제조 방법
KR950015775A (ko) 캐패시터 제조방법
KR960043190A (ko) 반도체장치의 커패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090624

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee