JPH04179127A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH04179127A
JPH04179127A JP30532990A JP30532990A JPH04179127A JP H04179127 A JPH04179127 A JP H04179127A JP 30532990 A JP30532990 A JP 30532990A JP 30532990 A JP30532990 A JP 30532990A JP H04179127 A JPH04179127 A JP H04179127A
Authority
JP
Japan
Prior art keywords
gate electrode
wiring
conductive sidewall
conductive
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30532990A
Other languages
English (en)
Inventor
Katsukichi Mitsui
克吉 光井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP30532990A priority Critical patent/JPH04179127A/ja
Publication of JPH04179127A publication Critical patent/JPH04179127A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体装置、特に導電性サイドウオールを有
するMIS型半導体装置に関するものである。
〔従来の技術〕
第8図は導電性サイドウオールを有する従来のMIS型
トランジスタの断面図である。図において、1はゲート
電極、2は導電性サイドウオール、3は絶縁膜、7はゲ
ート絶縁膜、9は半導体基板、10は低濃度拡散層、1
1は高濃度拡散層である。
第7図は第8図の周辺部を含めて示したものて、6は配
線、5は拡散層と配線とのコンタクト、8は分離絶縁膜
、12は層間絶縁膜である。
第5図は第7図の半導体装置を」二から見た図であり、
第5図のY−Y′断面図が第7図である。
第5図において4はゲート電極1と配線6との間のコン
タクトである。
第6図は第5図のx−x ’断面図である。
次に動作について説明する。
第5図、第6図、第7図、第8図に見られるように、導
電性サイドウオール2はゲート絶縁膜7によって低濃度
拡散層10と高濃度拡散層11から絶縁され、分離絶縁
膜8によって半導体基板9から絶縁され、絶縁膜3によ
ってチーl−電極1から絶縁され、層間絶縁膜12によ
って配線6から絶縁されていて、フローティング状態に
ある。
また、導電性サイドウオール2とゲート電極1との間の
絶縁膜3を除去することによって、ゲート電極1の側壁
て導電性サイドウオールとの電気的接続をはかる手法か
あるか、絶縁膜3は自然酸化膜であり、完全に除去した
状態で導電性サイドウオール2を形成することはプロセ
ス上極めて困難である。
〔発明が解決しようとする課題〕
従来の半導体装置は以上のように構成されているので、
導電性サイドウオールとゲート電極とは電気的に接続さ
れておらず、導電性サイドウオールはフローティングで
あって、導電性サイドウオール電極を有するMIS型半
導体装置の動作は不安定であった。
この発明は上記のような問題点を解消するためになされ
たもので、導電性サイドウオールにゲート電極とは同じ
電圧を安定して印加することによって、動作の安定した
高性能MIS型電界効果)・ランジスタを得ることを目
的とする。
〔課題を解決するだめの手段) この発明に係る導電性サイドウオールを有するMIS型
半導体装置は、導電性サイドウオールとデー1−電極と
をコンタクトホールに埋め込まれた配線によって電気的
に接続したものである。
〔作用〕
この発明における導電性サイドウオールを有するMIS
型半導体装置は、導電性サイドウオールとデーl−電極
をデーl−電極と配線とのコンタクト部分で電気的に接
続したから、導電性サイドウオールにゲート電極と同じ
電圧か印加され、安定した動作を行なうことかできる。
〔実施例〕
以下、この発明の一実施例を図について説明する。
第1図においてlはゲート電極、2は導電性サイドウオ
ール、3は絶縁膜、4はゲート電極と配線層とのコンタ
クト、6は配線である。
第2図は第1図のx−x ’断面図である。第2図にお
いて7はゲート絶縁膜、8は分離絶縁膜、9は半導体基
板である。
第3図は第1図のY−Y ’断面図である。
第4図は第3図のMIS型トランジスタ部分の拡大図で
ある。第4図において10は低濃度拡散層、11は高濃
度拡散層である。
本実施例においては、ゲート電極lと配線6とのコンタ
クト4を、第1図に示すように該コンタクト部分にゲー
ト電極1と導電性サイドウオール2か露出するような位
置に故意にずらせることによって、導電性サイドウオー
ル2とゲート電極lとをコンタクト4に埋め込まれた配
線6によって電気的に接続したものであり、導電性サイ
ドウオール2にはゲート電極1と同じ電圧か印加される
これによりMIS型トランジスタの動作は安定したもの
となる。
なお、上記実施例ては、コンタクトをずらして導電性サ
イドウオールとケート電極とをコンタクトホールに埋め
込まれた配線によって電気的に接続したものについて述
べたか、第9図に示す本発明の他の実施例のように、ゲ
ート電極層のコンタクト部分の形状をくし型とすること
によって、コンタクト部分にゲート電極1と導電性サイ
ドウオール2か露出するようにして、導電性サイドウオ
ールとゲート電極とをコンタクトホールに埋め込まれた
配線によって電気的に接続してもよい。
また、第10図に示す本発明のさらに他の実施例のよう
に、コンタクトをずらすとともにゲート電極層のコンタ
クト部分の形状をくし型としてもよく、この場合、コン
タク)・部に露出する導電性サイドウオールの面積が広
がるため、より確実に電気的接続を得ることかできる。
〔発明の効果〕
以上のように、この発明によれば導電性サイドウオール
とゲート電極をゲート電極と配線とのコンタクト部分て
電気的に接続したので、動作の安定した高性能MIS型
トランジスタを得ることができる効果かある。
【図面の簡単な説明】
第1図はこの発明の一実施例によるMrS型半導体装置
を上から見た図、第2図は第1図のX−X′断面図、第
3図は第1図のy−y’断面図、第4図は第3図の部分
拡大図、第5図は従来の導電性サイドウオールを有する
MrS型半導体装置を上から見た図、第6図は第5図の
X−X ’断面図、第7図は第5図のY−Y ’断面図
、第8図は第7図の部分拡大図、第9図は本発明の他の
実施例を示す図、第10図は本発明のさらに他の実施例
を示す図である。 図において、Iはゲート電極、2は導電性ザイドウォー
ル、3は絶縁膜、4はゲート配線との間のコンタクト、
5は拡散層と配線との間のコンタク)・、6は配線、7
はゲート絶縁膜、8は分離絶縁膜、9は半導体基板、1
0は低濃度拡散層、11は高濃度拡散層、12は層間絶
縁膜である。 なお図中同一符号は同−又は相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. (1)ゲート電極側壁に絶縁膜を介して設けられた導電
    性サイドウォールを有するMIS型電界効果トランジス
    タ半導体装置において、 上記導電性サイドウォールとゲート電極とはゲート電極
    と配線とのコンタクト部分で電気的に接続されているこ
    とを特徴とする半導体装置。
JP30532990A 1990-11-08 1990-11-08 半導体装置 Pending JPH04179127A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30532990A JPH04179127A (ja) 1990-11-08 1990-11-08 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30532990A JPH04179127A (ja) 1990-11-08 1990-11-08 半導体装置

Publications (1)

Publication Number Publication Date
JPH04179127A true JPH04179127A (ja) 1992-06-25

Family

ID=17943806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30532990A Pending JPH04179127A (ja) 1990-11-08 1990-11-08 半導体装置

Country Status (1)

Country Link
JP (1) JPH04179127A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6396553B1 (en) 1998-06-16 2002-05-28 Nec Corporation Twisted nematic liquid crystal display device with improved viewing angle characteristics

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6396553B1 (en) 1998-06-16 2002-05-28 Nec Corporation Twisted nematic liquid crystal display device with improved viewing angle characteristics

Similar Documents

Publication Publication Date Title
KR970077744A (ko) 박막 트랜지스터 및 그 제조 방법
KR970054334A (ko) 박막트랜지스터 및 그의 제조방법
KR970008663A (ko) 반도체 기억장치 및 그 제조방법
KR940016837A (ko) 반도체 기억장치 및 그의 제조방법
KR980005441A (ko) 반도체 소자의 제조 방법
KR960039222A (ko) 반도체장치 및 그 제조방법
JPH08213638A (ja) Soi基板上のmosfet及びその製造方法
KR910003783A (ko) 반도체장치 및 그 제조방법
JPH04179127A (ja) 半導体装置
KR950028154A (ko) 반도체 장치 및 그의 제조방법
KR0135691B1 (ko) 트랜지스터 및 그 제조방법
JP2000077678A (ja) 半導体素子とその製造方法
JPS60167471A (ja) 半導体装置およびその製造方法
JPH0653441A (ja) 薄膜トランジスタを備えたセル構造、薄膜トランジスタを備えたsramメモリーセル構造、及び薄膜トランジスタを備えたセル構造の形成方法
JPS63232458A (ja) 半導体記憶装置
KR940012572A (ko) 반도체 장치에서의 콘택트 형성방법
JPS63207180A (ja) 半導体装置
JPS6055662A (ja) 半導体装置
KR970052990A (ko) 고전압 구동용 반도체 소자의 제조 방법
JPS63188957A (ja) 半導体装置
KR960015738A (ko) 반도체소자 및 그 제조방법
KR20010036271A (ko) 게이트 전극용 콘택을 개선한 모스 트랜지스터 소자
JPH0247861A (ja) 半導体集積回路装置
KR930022475A (ko) 반도체 장치의 콘텍 형성방법 및 그 구조
KR970063740A (ko) 반도체소자 및 제조방법