JPH0247861A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH0247861A
JPH0247861A JP19911588A JP19911588A JPH0247861A JP H0247861 A JPH0247861 A JP H0247861A JP 19911588 A JP19911588 A JP 19911588A JP 19911588 A JP19911588 A JP 19911588A JP H0247861 A JPH0247861 A JP H0247861A
Authority
JP
Japan
Prior art keywords
layer
electrode
lower electrode
opening
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19911588A
Other languages
English (en)
Inventor
Toshihiko Akiba
秋葉 利彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP19911588A priority Critical patent/JPH0247861A/ja
Publication of JPH0247861A publication Critical patent/JPH0247861A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 半導体集積回路装置に関し、 上層電極と下層電極との重なった部分の面積を変化し難
くして安定にすることができ、キャパシタ容量を安定に
することができる半導体集積回路装置を提供することを
目的とし、 第1の絶縁物層上に形成された第1の導電体層からなる
下層電極と、該下層電極上に形成された第2の絶縁物層
からなる誘電体層と、該誘電体層上に形成された第2の
導電体層からなる上層電極と、前記誘電体層上の領域に
おいて、前記上層電極に形成された開口部と、該開口部
を介して、前記上層電極を覆うように形成された第3の
絶縁物層と、前記開口部内側の前記下層電極上の領域に
おいて、前記第3の絶縁物層および前記誘電体層に形成
された前記開口部の幅よりも小さい幅のコンタクトホー
ルと、該コンタクトホールを介して、前記下層電極とコ
ンタクトを採るように形成された配線層とからなるよう
に構成し、又は、基板に形成された高不純物濃度領域か
らなる下層電極と、該下層電極上に形成された第1の絶
縁物層からなる誘電体層と、該誘電体層上に形成された
導電体層からなる上層電極と、前記誘電体層上の領域に
おいて、前記上層電極に形成された開口部と、該開口部
を介して、前記上層電極を覆うように形成された第2の
絶縁物層と、前記開口部内側の前記下層電極上の領域に
おいて、前記第2の絶縁物層及び前記誘電体層に形成さ
れた前記開口部の幅よりも小さい幅のコンタクトホール
と、該コンタクトホールを介して、前記下層電極とコン
タクトを採るように形成された配線層とからなるように
構成する。
(産業上の利用分野〕 本発明は、半導体集積回路装置に係り、特にキャパシタ
容量を安定にすることができる半導体集積回路装置に関
するものである。
近年、例えばアナログ、ディジタル変換装置等のキャパ
シタパターンを内蔵した半導体集積回路装置においては
、その高集積化に伴い、キャパシタ容量が集積度向上に
とって障害となっており、特にキャパシタ容量の安定し
たパターン構造のものが要求されるようになってきてい
る。
〔従来の技術〕
第3図(a)、(b)は従来の半導体集積回路装置の構
造の詳細を示す図であり、第3図(a)は平面図、第3
図(b)は第3図(a)に示すAB力方向断面図である
これらの図において、31は例えばStからなり、例え
ばn型の基板、32は例えばSt、2からなる第1の絶
縁物層、33は第1の導電体層からなる下層電極で、例
えばポリシリコンからなり例えばB゛等の不純物がドー
プされている。34は第2の絶縁物層からなる誘電体層
で、例えばSiO□からなっている。35は第2の導電
体層からなる上層電極で、例えばポリシリコンからなり
例えばB゛等の不純物がドープされている。3Gは例え
ばPSGからなる第3の絶縁物層、37a、37bはコ
ンタクトホール、38は例えばA2系合金からなる配線
層である。
なお、キャパシタ(容量部)は第1の導電体層からなる
下層電極33、第2の絶縁物層からなる誘電体層34及
び第2の導電体層からなる上層電極35から構成されて
いる。
次に、その製造方法について簡単に説明する。
まず、基板31上全面に第1の絶縁物層32を形成し、
第1の絶縁物層32上に第1の導電体層からなる下層電
極33を選択的に形成した後、第1の導電体層からなる
下層電極33上に第2の絶縁物層からなる誘電体層34
を形成する。次いで、第2の絶縁物層からなる誘電体層
34上に第2の導電体層からなる上層電極35を選択的
に形成した後、第2の導電体層からなる上層電極35を
覆うように第3の絶縁物層36を形成する。そして、第
1の導電体層からなる下層電極33上の領域において、
第3の絶縁物層36及び第2の絶縁物層からなる誘電体
層34にコンタクトホール37aを形成するとともに、
第2の導電体層からなる上層電極35上の領域において
、第3の絶縁物層36にコンタクトホール37bを形成
した後、コンタクトホール37aを介して第1の導電体
層からなる下層電極33とコンタクトを採るように配線
層38を形成するとともに、コンタクトホール37bを
介して第2の導電体層からなる上層電極35とコンタク
トを採るように配線層38を形成することにより、第3
図(a)、(b)に示すような構造の半導体集積回路装
置が完成する。
〔発明が解決しようとする課題〕
しかしながら、従来の半導体集積回路装置にあっては、
第3図(a)、(b)に示すように、第1の導電体層か
らなる下層電極33と配線層38とをコシタクトするた
めのコンタクトホール37aが、第1の導電体層からな
る下層電極33と第2の導電体層からなる上層電極35
との2層の電極が重なった部分の外に形成されており、
第1の導電体層からなる下層電極33と第2の導電体層
からなる下層電極35との重なった部分の面積(キャバ
シ容量を決める面積)が変化し易く、これによりキャパ
シタ容量が不安定になってしまうという問題点があった
。第1の導電体層からなる下層電極33と第2の導電体
層からなる上層電極35との重なった部分の面積が変化
し易いのは、位置合わせ等の精度により第3図(a)に
示すX部分の面積が変化し易いことによるものであり、
具体的には、第2の導電体層からなる上層電極35が位
置ずれを起こしてB方向にずれた場合はX部分の面積が
小さくなり、逆にA方向にずれた場合はX部分の面積が
大きくなるのである。
そこで本発明は、上層電極と下層電極との重なった部分
の面積を変化し難(して安定にすることができ、キャパ
シタ容量を安定にすることができる半導体集積回路装置
を提供することを目的としている。
(課題を解決するための手段〕 第1の発明による半導体集積回路装置は上記目的達成の
ため、第1の絶縁物層上に形成された第1の導電体層か
らなる下層電極と、該下層電極上に形成された第2の絶
縁物層からなる誘電体層と、該誘電体層上に形成された
第2の導電体層からなる上層電極と、前記誘電体層上の
領域において、前記上層電極に形成された開口部と、該
開口部を介して、前記上層電極を覆うように形成された
第3の絶縁物層と、前記開口部内側の前記下層電極上の
領域において、前記第3の絶縁物層および前記誘電体層
に形成された前記開口部の幅よりも小さい幅のコンタク
トホールと、該コンタクトホールを介して、前記下層電
極とコンタクトを採るように形成された配線層とから構
成したものである。
第2の発明による半導体集積回路装置は上記目的達成の
ため、基板に形成された高不純物濃度領域からなる下層
電極と、該下層電極上に形成された第1の絶縁物層から
なる誘電体層と、該誘電体層上に形成された導電体層か
らなる上層電極と、前記誘電体層上の領域において、前
記上層電極に形成された開口部と、該開口部を介して、
前記上層電極を覆うように形成された第2の絶縁物層と
、前記開口部内側の前記下層電極上の領域において、前
記第2の絶縁物層及び前記誘電体層に形成された前記開
口部の幅よりも小さい幅のコンタクトホールと、該コン
タクトホールを介して、前記下層電極とコンタクトを採
るように形成された配線層とから構成したものである。
〔作用〕
第1の発明では、第1の絶縁物層上に形成された第1の
導電体層からなる下層電極と、下層電極上に形成された
第2の絶縁物層からなる誘電体層と、誘電体層上に形成
された第2の導電体層からなる上層電極と、誘電体層上
の領域において、上層電極に形成された開口部と、開口
部を介して、上層電極を覆うように形成された第3の絶
縁物層と、開口部内側の下層電極上の領域において、第
3の絶縁物層および誘電体層に形成された開口部の幅よ
りも小さい幅のコンタクトホールと、コンタクトホール
を介して下層電極とコンタクを採るように形成された配
線層とから構成される。
第2の発明では、基板に形成された高不純物濃度領域か
らなる下層電極と、下層電極上に形成された第1の絶縁
物層からなる誘電体層と、誘電体層上に形成された導電
体層からなる上層電極と、誘電体層上の領域において、
上層電極に形成された開口部と、開口部を介して、上層
電極を覆うように形成された第2の絶縁物層と、開口部
内側の下層電極上の領域において、第2の絶縁物層及び
誘電体層に形成された開口部の幅よりも小さい幅のコン
タクトホールと、コンタクトホールを介して下層電極と
コンタクトを採るように形成された配線層とから構成さ
れる。
したがって、第1、第2の発明によれば、第1図及び第
2図に示すように、第1の導電体層からなる下層電極3
(第2の発明では高不純物濃度領域からなる下層電極3
a)と配線層9とをコンタクトするためのコンタクトホ
ール8aを第2の導電体層からなる上層電極5(第2の
発明では導電体層からなる上層電極5a)をくり抜いた
開口部6の内側に形成するようにしたので、第2の導電
体層からなる下層電極5と第1の導電体層からなる下層
電極3との重なった部分の面積を第1の導電体層からな
る下層電極3の面積から第2の導電体層からなる上層電
極5のくり抜いた開口部60部分の面積で引いた値で決
めることができるようになり、位置合わせ精度に影響さ
れることなく第2の導電体層からなる上層電極5と第1
の導電体層からなる下層電極3との重なった部分の面積
を変化し難くして安定にすることができるようになり、
キャパシタ容量を安定にすることができにようになる。
〔実施例〕
以下、本発明を図面に基づいて説明する。
第1図Ca)、(b)は第1の発明に係る半導体集積回
路装置の一実施例の構造の詳細を示す図であり、第1図
(a)は平面図、第1図(b)は第1図(a)に示すA
B力方向断面図である。
これらの図において、1は例えばStからなり例えばn
型の基板、2は例えばSin、からなる第1の絶縁物層
、3は第1の導電体層からなる下層電極で、例えばポリ
シリコンからなり例えばB゛等の不純物がドープされて
いる。4は第2の絶縁物層からなる誘電体層で、例えば
Sin、からなっている。5は第2の導電体層からなる
上層電極で、例えばポリシリコンからなり例えばB゛等
の不純物がドープされている。6は開口部、7は例えば
PSGからなる第3の絶縁物層、8a、8bはコンタク
トホール、9は例えばAi系合金からなる配線層である
なお、キャパシタは第2の導電体層からなる上層電極5
、第2の絶縁物層からなる誘電体層4及び第1の導電体
層からなる下層電極3とから構成されている。
次に、その製造方法について簡単に説明する。
まず、基板1上全面に第1の絶縁物層2を形成し、第1
の絶縁物層2上に第1の導電体層からなる下層電極3を
選択的に形成した後、第1の導電体層からなる下層電極
3上に第2の絶縁物層からなる誘電体層4を形成する。
次いで、第2の絶縁物層からなる誘電体層4上に第2の
導電体層からなる上層電極5を形成し、第2の絶縁物層
からなる誘電体層4上の領域において、第2の導電体層
からなる上層電極5に開口部6を形成した後、開口部6
を介して、第2の導電体層からなる上層電極5を覆うよ
うに第3の絶縁物層7を形成する。
そして、開口部6内側の第1の導電体層からなる下層電
極3上の領域において、第3の絶縁物層7及び第2の絶
縁物層からなる誘電体層4に開口部6の幅よりも小さい
幅のコンタクトホール8aを形成するとともに、第2の
導電体層からなる上層電極5上の領域において、第3の
絶縁物層7にコンタクトホール8bを形成した後、コン
タクトホール8aを介して第1の導電体層からなる下層
電極3とコンタクトを採るように配線層9を形成すると
ともに、コンタクトホール8bを介して第2の導電体層
からなる上層電極5とコンタクトを採るように配線層9
を形成することにより、第1図(a)、(b)に示すよ
うな構造の半導体集積回路装置が完成する。
すなわち、上記実施例では、第1の導電体層からなる下
層電極3と配線層9とをコンタクトするためのコンタク
トホール8aを、第2の導電体層からなる上層電極5を
くり抜いた開口部6の内側に形成したので、位置合わせ
精度に影響されることなく第2の導電体層からなる上層
電極5と第1の導電体層からなる下層電極3との重なっ
た部分の面積を変化し難くして安定にすることができ、
キャパシタ容量を安定にすることができる。具体的には
、第2の導電体層からなる上層電極5と第1の導電体層
からなる下層電極3との重なった部分の面積を、第1の
導電体層からなる下層電極3の面積から第2の導電体層
からなる上層電極5のくり抜いた開口部6の部分の面積
で引いた値で決めることができ、位置合わせ精度により
変化させることなく適宜安定に設定することができるの
である。なお、開口部6の部分の面積は第2の導電体層
からなる上層電極5とコンタクトホール8aとの位置合
わせ精度を考慮して適宜設定すればよい。
第2図は第2の発明に係る半導体集積回路装置の一実施
例の構造の詳細を示す図である。
この図において、第1図(a)、(b)と同一符号は同
一または相当部分を示し、3aは高不純物濃度領域から
なる下層電極で、例えばp型不純物として例えばB゛が
ドープされている。4aは第1の絶縁物層からなる誘電
体層で、例えばSiO2からなっている。5aは導電体
層からなる下層電極で、例えばポリシリコンからなり例
えばB゛等の不純物がドープされている。7aは例えば
PSGからなる第2の絶縁物層、11は例えばSio2
からなる素子分離絶縁膜である。
なお、キャパシタは導電体層からなる上層電極5a、第
1の絶縁物層からなる誘電体層4a及び高不純物濃度領
域からなる下層電極3aとから構成されている。
次に、その製造方法について簡単に説明する。
まず、基板1に素子分離絶縁膜11を形成し、高不純物
濃度領域からなる下層電極3aを形成した後、高不純物
濃度領域からなる下層電極3a上に第1の絶縁物層から
なる誘電体層4aを形成する。
次いで、第1の絶縁物層からなる誘電体層4a上に導電
体層からなる上層電極5aを形成し、第1の絶縁物層か
らな、る誘電体層4a上の領域において、導電体層から
なる上層電極5aに開口部6を形成した後、開口部6を
介して導電体層からなる上層電極5aを覆うように第2
の絶縁物層7aを形成する。そして、開口部6内側の高
不純物濃度領域からなる下層電極3a上の領域において
、第2の絶縁物層7a及び第1の絶縁物層からなる誘電
体N4aに開口部60幅よりも小さい幅のコンタクトホ
ール8aを形成するとともに、導電体層からなる上層電
極5a上の領域において、第2の絶縁物層7aにコンタ
クトホール8bを形成した後、コンタクトホール8aを
介して高不純物濃度領域からなる下層電極3aとコンタ
クトを採るように配線層9を形成するとともに、コンタ
クトホール8bを介して導電体層からなる上層電極5a
とコンタクを採るように配線層9を形成することにより
、第2図に示すような構造の半導体集積回路装置が完成
する。
すなわち、上記実施例では、高不純物濃度領域からなる
下層電極3aと配線層9とをコンタクトするためのコン
タクトホール8aを、導電体層からなる上層電極5aを
くり抜いた開口部6の内側に形成したので、第1の発明
と同様、位置合わせ精度に影響されることなく、導電体
層からなる上層電極5aと高不純物濃度領域からなる下
層電極3aとの重なった部分の面積を変化し難くして安
定にすることができ、キャパシタ容量を安定にすること
ができる。
〔効果〕
第1、第2の発明によれば、上層電極と下層電極との重
なった部分の面積を変化し難くして安定にすることがで
き、キャパシタ容量を安定にすることができるという効
果がある。
【図面の簡単な説明】
第1図は第1の発明に係る半導体集積回路装置の一実施
例の構造の詳細を示す図、 第2図は第2の発明に係る半導体集積回路装置の一実施
例の構造の詳細を示す図、 第3図は従来の半導体集積回路装置の構造の詳細を示す
図である。 9・・・・・・配線層、 11・・・・・・素子分離絶縁膜。 ・・・・・・基板、 ・・・・・・第1の絶縁物層、 ・・・・・・第1の導電体層からなる下層電極、a・・
・・・・高不純物濃度領域からなる下層電極、・・・・
・・第2の絶縁物層からなる誘電体層、a・・・・・・
第1の絶縁物層からなる誘電体層、・・・・・・第2の
導電体層からなる上層電極、a・・・・・・導電体層か
らなる上層電極、・・・・・・開口部、 ・・・・・・第3の絶縁物層、 a・・・・・・第2の絶縁物層、 a、3b・・・・・・コンタクトホール、(a) 3a δ汀碑む物儂席A負域からりる下4θC湘図46
 ・つヒ1 Q画唾≧簿曙−満力翫らη誘1C二、イ2
トレ雫しくb) 第zslt:aM +1th −噴を列ジ9Ja構ii
J草1匡「g示am第2図

Claims (2)

    【特許請求の範囲】
  1. (1)第1の絶縁物層上に形成された第1の導電体層か
    らなる下層電極と、 該下層電極上に形成された第2の絶縁物層からなる誘電
    体層と、 該誘電体層上に形成された第2の導電体層からなる上層
    電極と、 前記誘電体層上の領域において、前記上層電極に形成さ
    れた開口部と、 該開口部を介して、前記上層電極を覆うように形成され
    た第3の絶縁物層と、 前記開口部内側の前記下層電極上の領域において、前記
    第3の絶縁物層および前記誘電体層に形成された前記開
    口部の幅よりも小さい幅のコンタクトホールと、 該コンタクトホールを介して、前記下層電極とコンタク
    トを採るように形成された配線層とから構成したキャパ
    シタを有することを特徴とする半導体集積回路装置。
  2. (2)基板に形成された高不純物濃度領域からなる下層
    電極と、 該下層電極上に形成された第1の絶縁物層からなる誘電
    体層と、 該誘電体層上に形成された導電体層からなる上層電極と
    、 前記誘電体層上の領域において、前記上層電極に形成さ
    れた開口部と、 該開口部を介して、前記上層電極を覆うように形成され
    た第2の絶縁物層と、 前記開口部内側の前記下層電極上の領域において、前記
    第2の絶縁物層及び前記誘電体層に形成された前記開口
    部の幅よりも小さい幅のコンタクトホールと、 該コンタクトホールを介して、前記下層電極とコンタク
    トを採るように形成された配線層とから構成したキャパ
    シタを有することを特徴とする半導体集積回路装置。
JP19911588A 1988-08-10 1988-08-10 半導体集積回路装置 Pending JPH0247861A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19911588A JPH0247861A (ja) 1988-08-10 1988-08-10 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19911588A JPH0247861A (ja) 1988-08-10 1988-08-10 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPH0247861A true JPH0247861A (ja) 1990-02-16

Family

ID=16402381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19911588A Pending JPH0247861A (ja) 1988-08-10 1988-08-10 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPH0247861A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100816533B1 (ko) * 2006-05-11 2008-03-26 박영진 적층 커패시터 소자 및 적층 배리스터 소자와, 이의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100816533B1 (ko) * 2006-05-11 2008-03-26 박영진 적층 커패시터 소자 및 적층 배리스터 소자와, 이의 제조방법

Similar Documents

Publication Publication Date Title
JP2859363B2 (ja) 半導体装置及びその製造方法
JPH0247861A (ja) 半導体集積回路装置
JP2000252422A (ja) 半導体装置及びその製造方法
JP2000077678A (ja) 半導体素子とその製造方法
JPH06103735B2 (ja) 半導体集積回路
JPS63108763A (ja) 半導体集積回路
JPH01206650A (ja) 半導体装置
JPH10209393A (ja) 半導体装置及びその製造方法
JPH0247862A (ja) 半導体集積回路装置
JP2563456B2 (ja) Mis型容量素子
JP2003023089A (ja) 半導体装置及びその製造方法
JPH02126665A (ja) 半導体装置
KR950011982B1 (ko) 전도물질 패드를 갖는 반도체 접속장치 및 그 제조방법
JPH088402A (ja) 半導体集積回路装置、及びその製造方法
JPH06291276A (ja) 半導体メモリ及びその製造方法
KR100225848B1 (ko) 커패시터 및 커패시터의 제조 방법
JPS6338253A (ja) 半導体装置
JPH01144671A (ja) 半導体メモリ装置の製造方法
JPS6278867A (ja) 半導体装置の製造方法
JPS62177957A (ja) 半導体集積回路装置
JPH03139876A (ja) 半導体装置の製造方法
JPS6159866A (ja) Mos形ダイナミツクメモリおよびその製造方法
JPS61248458A (ja) 半導体集積回路装置
JPS61226949A (ja) 半導体装置及びその製造方法
JPH04245469A (ja) 半導体装置およびその製造方法