CN103474468A - 氧化物半导体薄膜晶体管 - Google Patents
氧化物半导体薄膜晶体管 Download PDFInfo
- Publication number
- CN103474468A CN103474468A CN2013102936223A CN201310293622A CN103474468A CN 103474468 A CN103474468 A CN 103474468A CN 2013102936223 A CN2013102936223 A CN 2013102936223A CN 201310293622 A CN201310293622 A CN 201310293622A CN 103474468 A CN103474468 A CN 103474468A
- Authority
- CN
- China
- Prior art keywords
- oxide
- electrode
- oxide semiconductor
- film transistor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种氧化物半导体薄膜晶体管,包括基板、闸极电极、氧化物半导体层、闸极介电层、氧化物源极电极、氧化物汲极电极与金属连接组件。闸极介电层系至少部分设置于闸极电极与氧化物半导体层之间。氧化物源极电极与氧化物汲极电极系分别至少部分设置于氧化物半导体层与基板之间。金属连接组件设置于基板上,且金属连接组件于垂直于基板之垂直投影方向上与氧化物源极电极重迭。金属连接组件于垂直投影方向上不与氧化物半导体层重迭,且金属连接组件在与氧化物源极电极互相重迭之区域直接与氧化物源极电极接触而形成电性连接。
Description
技术领域
本发明涉及一种薄膜晶体管,尤指一种具有以氧化物形成之源极电极与汲极电极的氧化物半导体薄膜晶体管。
背景技术
近年来,各种平面显示器之应用发展迅速,各类生活用品例如电视、移动电话、汽机车、甚至是冰箱,都可见与平面显示器互相结合之应用。而薄膜晶体管(thin film transistor, TFT)是一种广泛应用于平面显示器技术之半导体组件,例如应用在液晶显示器(liquid crystal display, LCD)、有机发光二极管 (organic light emitting diode, OLED)显示器及电子纸(electronic paper, E-paper)等显示器中。薄膜晶体管是利用来提供电压或电流的切换,以使得各种显示器中的显示画素可呈现出亮、暗以及灰阶的显示效果。
目前显示器业界使用的薄膜晶体管可根据使用的半导体层材料来做区分,包括非晶硅薄膜晶体管(amorphous silicon TFT, a-Si TFT)、多晶硅薄膜晶体管(poly silicon TFT)以及氧化物半导体薄膜晶体管(oxide semiconductor TFT)。氧化物半导体薄膜晶体管具有电子迁移率较非晶硅薄膜晶体管高以及制程较多晶硅薄膜晶体管简化等优点,故被视为有机会可取代目前主流之非晶硅薄膜晶体管。由于氧化物半导体层的材料特性容易受到环境或其他制程时的状况影响其电性,因此于一般传统的背通道蚀刻(back channel etch, BCE)结构下,先形成的氧化物半导体层容易于后续制程例如金属源极与汲极电极的制程中遭到破坏而影响到其电性。因此,目前业界亦有使用共平面(coplanar)的结构,也就是先形成金属源极电极与金属汲极电极,然后再形成氧化物半导体层以避免氧化物半导体层被破坏。如第1图所示,在现有的氧化物半导体薄膜晶体管100中,闸极电极120G、闸极介电层130、金属源极电极140S以及金属汲极电极140D依序形成于基板110上,而氧化物半导体层150于金属源极电极140S以及金属汲极电极140D形成之后再形成于金属源极电极140S、金属汲极电极140D以及金属源极电极140S与金属汲极电极140D之间未被覆盖之闸极介电层130之上。一画素电极170可与一保护层未覆盖之金属汲极140D接触以形成电性连接。虽然在此结构下,氧化物半导体层150可避免受到金属源极电极140S与金属汲极电极140D的制程影响,但由于一般来说金属源极电极140S与金属汲极电极140D的厚度较厚,且金属源极电极140S与金属汲极电极140D的边缘容易受到蚀刻状况变异的影响而产生不平坦的状况,故容易使得后续形成的氧化物半导体层150于金属源极电极140S与金属汲极电极140D的边缘处发生覆盖不良或甚至于断裂等问题而严重影响到氧化物半导体薄膜晶体管100的良率与电性表现。此外,氧化物半导体层150与金属源极电极140S以及金属汲极电极140D之间较高的接触阻抗亦对于氧化物半导体薄膜晶体管100的电性表现有所影响。
发明内容
本发明的主要目的之一在于提供一种氧化物半导体薄膜晶体管,以氧化物导电材料形成氧化物源极电极与氧化物汲极电极,并搭配底部接触氧化物半导体层的共平面薄膜晶体管结构,使得氧化物半导体层可避免受到源极电极与汲极电极制程的影响、避免氧化物半导体层受到金属源极与金属汲极之边缘状况影响且降低氧化物半导体层与源极/汲极之间的接触阻抗,故可藉此达到提升良率以及改善氧化物半导体薄膜晶体管的电性表现等目的。
为实现上述目的,本发明采用以下的技术方案:一种氧化物半导体薄膜晶体管,包括:
一基板;
一闸极电极,设置于该基板上;
一氧化物半导体层,设置于该基板上;
一闸极介电层,至少部分设置于该闸极电极与该氧化物半导体层之间;
一氧化物源极电极与一氧化物汲极电极,其中该氧化物源极电极与该氧化物汲极电极分别至少部分设置于该氧化物半导体层与该基板之间;以及
一金属连接组件,设置于该基板上,其中该金属连接组件于一垂直于该基板的垂直投影方向上与该氧化物源极电极重迭,该金属连接组件于该垂直投影方向上不与该氧化物半导体层重迭,且该金属连接组件在与该氧化物源极电极互相重迭之区域系直接与该氧化物源极电极接触而形成电性连接。
所述金属连接组件设置于该氧化物源极电极与该基板之间。
所述氧化物源极电极至少部分设置于该金属连接组件与该基板之间。
本发明所述的氧化物半导体薄膜晶体管,其还包括一画素电极与该氧化物汲极电极电性连接。
进一步,本发明所述的氧化物半导体薄膜晶体管,其还包括一保护层以及一第一接触开口,其中该保护层覆盖该闸极电极、该闸极介电层、该氧化物半导体层、该氧化物源极电极、该氧化物汲极电极以及该金属连接组件,该闸极电极设置于该基板与该闸极介电层之间,该第一接触开口设置于该保护层中且至少部分暴露该氧化物汲极电极,该画素电极设置于该保护层上,且该画素电极透过该第一接触开口与该氧化物汲极电极电性连接。
更进一步,本发明所述的氧化物半导体薄膜晶体管,其还包括一保护层以及一第二接触开口,其中该保护层覆盖该闸极电极、该闸极介电层、该氧化物半导体层、该氧化物源极电极、该氧化物汲极电极以及该金属连接组件,该闸极介电层设置于该基板与该闸极电极之间,该第二接触开口设置于该保护层以及该闸极介电层中且至少部分暴露该氧化物汲极电极,该画素电极设置于该保护层上,且该画素电极透过该第二接触开口与该氧化物汲极电极电性连接。
所述金属连接组件包括一数据线。
所述氧化物源极电极与该氧化物汲极电极包括氧化物导电材料。
所述的氧化物半导体层包括氧化铟镓锌、氧化锌、氧化锌镁、氧化锡锑、氧化硒化锌或氧化锌锆。
本发明的氧化物半导体薄膜晶体管以氧化物导电材料形成氧化物源极电极与氧化物汲极电极,并搭配底部接触氧化物半导体层之共平面薄膜晶体管结构,使得氧化物半导体层可避免受到源极电极与汲极电极制程的影响,且可避免氧化物半导体层因为金属源极与金属汲极之边缘状况不佳而影响到其电性表现。此外,氧化物源极电极与氧化物汲极电极亦可用以降低氧化物半导体层与源极/汲极之间的接触阻抗,故本发明可达到提升良率以及改善氧化物半导体薄膜晶体管的电性表现等目的。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1为现有氧化物半导体薄膜晶体管的示意图;
图2为本发明实施例1的氧化物半导体薄膜晶体管的制作方法示意图之一;
图3为本发明实施例1的氧化物半导体薄膜晶体管的制作方法示意图之一;
图4为本发明的氧化物半导体薄膜晶体管的汲极电流-闸极电压关系曲线;
图5为本发明实施例2的氧化物半导体薄膜晶体管的制作方法示意图;
图6为本发明实施例2的氧化物半导体薄膜晶体管的制作方法示意图之一;
图7为本发明实施例2的氧化物半导体薄膜晶体管的制作方法示意图之一;
图8为本发明实施例2的氧化物半导体薄膜晶体管的制作方法示意图之一;
图9为本发明实施例2的氧化物半导体薄膜晶体管的制作方法示意图之一;
图10为本发明实施例3的氧化物半导体薄膜晶体管的示意图。
具体实施方式
下面结合具体实施方式对本发明作进一步详细的说明:
请参考图2和图3。图2和图3为本发明实施例1的氧化物半导体薄膜晶体管的制作方法示意图。为了方便说明,本发明的各附图仅为示意以更容易了解本发明,其详细的比例可依照设计的需求进行调整。如图2和图3所示,本实施例提供一种氧化物半导体薄膜晶体管的制作方法,包括下列步骤。首先,如图2所示,提供一基板210。基板210可包括硬质基板例如玻璃基板与陶瓷基板或可挠式基板(flexible substrate)例如塑料基板或其他适合材料所形成之基板。然后于基板210上依序形成一闸极电极220G、一闸极介电层230以及一金属连接组件240L。其中,闸极电极220G可由对一第一金属层220进行图案化制程例如微影蚀刻制程而形成,而金属连接组件240L可由对一第二金属层240进行图案化而形成,但并不以此为限。第一金属层220与第二金属层240之材料可包括金属材料例如铝、铜、银、铬、钛、钼之其中至少一种、上述材料之复合层或上述材料之合金,但并不以此为限。此外,金属连接组件240L垂直于基板210之垂直投影方向Z上,不与闸极电极220G重迭。
然后,如图3所示,于闸极介电层230上形成一氧化物源极电极250S与一氧化物汲极电极250D。氧化物源极电极250S与一氧化物汲极电极250D可由对一氧化物导电层250进行图案化制程例如微影蚀刻制程而形成,但并不以此为限。氧化物导电层250的材料可包括氧化物导电材料例如氧化铟锡(indium tin oxide, ITO)、氧化铟锌(indium zinc oxide, IZO)与氧化铝锌(aluminum zinc oxide, AZO)或其他适合之氧化物导电材料。接着,再依序形成一氧化物半导体层260、一保护层270以及一画素电极280。氧化物半导体层260之材料可包括II-VI族化合物(例如氧化锌,ZnO)、II-VI族化合物掺杂碱土金属(例如氧化锌镁,ZnMgO)、II-VI族化合物掺杂IIIA族元素(例如氧化铟镓锌,IGZO)、II-VI族化合物掺杂VA族元素(例如氧化锡锑,SnSbO2)、II-VI族化合物掺杂VIA族元素(例如氧化硒化锌,ZnSeO)、II-VI族化合物掺杂过渡金属(例如氧化锌锆,ZnZrO),或其他之藉由以上提及之元素总类混合搭配形成之具有半导体特性之氧化物,但并不以此为限。保护层270与闸极介电层230的材料可分别包括无机材料例如氮化硅(silicon nitride)、氧化硅(silicon oxide)与氮氧化硅(silicon oxynitride)、有机材料例如丙烯酸类树脂(acrylic resin)或其它适合之材料。画素电极280的材料可包括氧化铟锡、氧化铟锌、氧化铝锌或其他适合之透明导电材料。
如图3所示,本实施例提供一种氧化物半导体薄膜晶体管200,其包括基板210、闸极电极220G、闸极介电层230、氧化物源极电极250S、氧化物汲极电极250D、氧化物半导体层260以及金属连接组件240L。闸极电极220G与氧化物半导体层260设置于基板210上。闸极介电层230至少部分设置于闸极电极220G与氧化物半导体层260之间。氧化物源极电极250S与氧化物汲极电极250D分别至少部分设置于氧化物半导体层260与基板210之间。此种先形成氧化物源极电极250S与氧化物汲极电极250D,再形成氧化物半导体层260,以使得氧化物源极电极250S与氧化物汲极电极250D可于氧化物半导体层260的底部形成接触的薄膜晶体管结构,一般称为共平面(coplanar)式薄膜晶体管结构。由于氧化物源极电极250S与氧化物汲极电极250D较氧化物半导体层260先形成,因此可避免氧化物源极电极250S与氧化物汲极电极250D之制程对于氧化物半导体层260产生不良影响。此外,氧化物源极电极250S与氧化物汲极电极250D之厚度系与氧化物半导体层260的厚度较接近(一般约在50至100纳米左右),故氧化物半导体层260于氧化物源极电极250S与氧化物汲极电极250D的边缘处较无爬坡断线等问题。氧化物源极电极250S与氧化物汲极电极250D系与氧化物半导体层260同为氧化物材料而具有较接近的能阶,故可降低氧化物源极电极250S与氧化物半导体层260之间以及氧化物汲极电极250D与氧化物半导体层260之间的接触阻抗。
然而,由于一般的氧化物导电材料的电阻率仍高于金属材料的电阻率,故本实施例之氧化物半导体薄膜晶体管200可利用设置于基板210上之金属连接组件240L与氧化物源极电极250S电性连接,用以降低传递源极讯号时所受到的阻抗影响。因此,金属连接组件240L可包括例如数组基板中的数据线或其他与数据线相电性连接之连接组件,用以将数据线之源极讯号传递至氧化物源极电极250S,但并不以此为限。值得说明的是,由于金属连接组件240L形成于氧化物半导体层260之前,且金属连接组件240L于垂直投影方向Z上不与氧化物半导体层260重迭,故金属连接组件240L的制程并不会对于氧化物半导体层260产生影响且氧化物半导体层260亦不会被金属连接组件240L的边缘地形状况所影响。此外,在本实施例中,氧化物源极电极250S于金属连接组件240L之后形成而覆盖于其上,故金属连接组件240L设置于氧化物源极电极250S与基板210之间,且金属连接组件240L于垂直投影方向Z上与氧化物源极电极250S重迭且直接接触。换句话说,金属连接组件240L在与氧化物源极电极250S互相重迭之区域均直接与氧化物源极电极250S接触而形成电性连接。
如图3所示,氧化物半导体薄膜晶体管200还包括保护层270、一第一接触开口270V以及画素电极280。保护层270覆盖闸极电极220G、闸极介电层230、氧化物半导体层260、氧化物源极电极250S、氧化物汲极电极250D以及金属连接组件240L。闸极电极220G设置于基板210与闸极介电层230之间,第一接触开口270V系设置于保护层270中且至少部分暴露氧化物汲极电极250D。画素电极280设置于保护层270上,且画素电极280透过第一接触开口270V与氧化物汲极电极250D电性连接。由于氧化物汲极电极250D可与画素电极280同为氧化物导电材料而具有接近的能阶,故亦可降低氧化物汲极电极250D与画素电极280之间的接触阻抗。在本发明中,利用氧化物源极电极250S/氧化物汲极电极250D与氧化物半导体层260进行搭配,除了有利于制程方面的良率提升,对于氧化物半导体薄膜晶体管200的电性表现亦有明显的提升。举例来说,请参考图4。图4为本发明氧化物半导体薄膜晶体管与两对照组的氧化物半导体薄膜晶体管的汲极电流-闸极电压关系曲线的比较示意图。其中图4的X轴为闸极电压,单位为伏特(volt, V),Y轴为汲极电流,单位为安培(ampere, A)。曲线L1为本发明的氧化物半导体薄膜晶体管的关系曲线,曲线L2为一以钼-钽合金(MoTa alloy)作为源极/汲极材料的氧化物半导体薄膜晶体管的关系曲线,而曲线L3为一以钼-铌合金(MoNb alloy)作为源极/汲极材料的氧化物半导体薄膜晶体管的关系曲线。如图4所示,本发明使用氧化物源极电极与氧化物汲极电极的氧化物半导体薄膜晶体管相较于使用一般金属源极/汲极电极的对照组的氧化物半导体薄膜晶体管来说,其在开电流(Ion)、关电流(Ioff)以及临界电压(threshold voltage, Vth)等一般衡量薄膜晶体管电性表现的指标上均明显优于对照组的表现。因此,本发明的氧化物半导体薄膜晶体管的电性表现因为使用氧化物导电材料形成源极/汲极电极而有明显的提升。
请参考图5至图9。图5至图9为本发明实施例2的氧化物半导体薄膜晶体管的制作方法示意图。本实施例提供一种氧化物半导体薄膜晶体管的制作方法,包括下列步骤。首先,如图5所示,于基板210上依序形成闸极电极220G、闸极介电层230、氧化物导电层250、第二金属层240以及一图案化光阻层245。图案化光阻层245可藉由一灰阶光罩(gray-tone mask or half-tone mask)形成而具有不同的厚度,但并不以此为限。更明确地说,图案化光阻层245可于一第一厚度区245A具有一较厚的厚度而于一第二厚度区245B具有一较薄的厚度。藉由具有不同厚度之图案化光阻层245可同时对氧化物导电层250与第二金属层240进行图案化制程,故可达到减少光罩数目与减少黄光制程的目的。进一步说明,如图6所示,本实施例之制作方法可先利用图案化光阻层245先将未被图案化光阻层245覆盖之氧化物导电层250与第二金属层240移除,以形成氧化物源极电极250S与氧化物汲极电极250D。接着,如图7所示,进行一光阻灰化制程(ashing process)以移除位于第二厚度区245B之图案化光阻层245但保留第一厚度区245A之图案化光阻层245。然后,如图8所示,将第二厚度区245B中未被图案化光阻层245覆盖之第二金属层240移除以形成金属连接组件240L。接着,如图9所示,移除金属连接组件240L上的光阻层(图未示)之后,再依序形成氧化物半导体层260、保护层270、第一接触开口270V以及画素电极280。
如图9所示,本实施例提供一种氧化物半导体薄膜晶体管300,与上述第一较佳实施例不同的是,在氧化物半导体薄膜晶体管300中,氧化物源极电极250S与氧化物汲极电极250D先于金属连接组件240L形成,故氧化物源极电极250S至少部分设置于金属连接组件240L与基板210之间。然而,由于金属连接组件240L、氧化物源极电极250S与氧化物汲极电极250D形成于氧化物半导体层260之前,且金属连接组件240L于垂直投影方向Z上不与氧化物半导体层260重迭,故金属连接组件240L以及氧化物源极电极250S与氧化物汲极电极250D的制程并不会对于氧化物半导体层260产生影响且氧化物半导体层260亦不会被金属连接组件240L的边缘地形状况所影响。金属连接组件240L在与氧化物源极电极250S互相重迭之区域均直接与氧化物源极电极250S接触而形成电性连接,且氧化物源极电极250S系与金属连接组件240L之底部接触而形成电性连接,故氧化物源极电极250S亦不会因为金属连接组件240L之边缘地形不佳而影响到氧化物源极电极250S与金属连接组件240L之间的电性连接状况。本实施例之氧化物半导体薄膜晶体管300除了氧化物源极电极250S与金属连接组件240L之间的设置顺序外,其余各部件的设置状况以及材料特性系与上述第一较佳实施例相似,故在此并不再赘述。
请参考图10。图10为本发明实施例3的氧化物半导体薄膜晶体管的示意图。如图3所示,本实施例提供一种氧化物半导体薄膜晶体管400,与上述第一较佳实施例不同之处在于氧化物半导体薄膜晶体管400更包括一第二接触开口470V,闸极介电层230设置于基板210与闸极电极220G之间,而氧化物半导体层260、氧化物源极电极250S、氧化物汲极电极250D以及金属连接组件240L设置于闸极介电层230与基板210之间。第二接触开口470V系设置于保护层270以与门极介电层230中且至少部分暴露氧化物汲极电极250D,画素电极280系设置于保护层270上,且画素电极280透过第二接触开口470V与氧化物汲极电极250D电性连接。换句话说,金属连接组件240L、氧化物源极电极250S/氧化物汲极电极250D以及氧化物半导体层260系先依序形成于基板210上,然后再形成闸极介电层230以覆盖金属连接组件240L、氧化物源极电极250S/氧化物汲极电极250D以及氧化物半导体层260。闸极电极220G系形成于闸极介电层230之上,并于保护层270形成之后再于保护层270与闸极介电层230中形成第二接触开口470V。本实施例的氧化物半导体薄膜晶体管400可视为一顶部闸极(top-gate)之薄膜晶体管结构,而上述实施例1的氧化物半导体薄膜晶体管200与实施例2的氧化物半导体薄膜晶体管300则可视为底部闸极(bottom-gate)之薄膜晶体管结构。另请注意,在本发明之另一较佳实施例中亦可视需要以顶部闸极的方式搭配如上述实施例2的先形成氧化物源极电极250S而后形成金属连接组件240L的方式形成氧化物半导体薄膜晶体管。
综上所述,本发明之氧化物半导体薄膜晶体管以氧化物导电材料形成氧化物源极电极与氧化物汲极电极,并搭配底部接触氧化物半导体层之共平面薄膜晶体管结构,使得氧化物半导体层可避免受到源极电极与汲极电极制程的影响,且可避免氧化物半导体层因为金属源极与金属汲极之边缘状况不佳而影响到其电性表现。此外,氧化物源极电极与氧化物汲极电极亦可用以降低氧化物半导体层与源极/汲极之间的接触阻抗,故本发明可达到提升良率以及改善氧化物半导体薄膜晶体管的电性表现等目的。
Claims (9)
1.一种氧化物半导体薄膜晶体管,其特征在于:其包括:
一基板;
一闸极电极,设置于该基板上;
一氧化物半导体层,设置于该基板上;
一闸极介电层,至少部分设置于该闸极电极与该氧化物半导体层之间;
一氧化物源极电极与一氧化物汲极电极,其中该氧化物源极电极与该氧化物汲极电极分别至少部分设置于该氧化物半导体层与该基板之间;以及
一金属连接组件,设置于该基板上,其中该金属连接组件于一垂直于该基板的垂直投影方向上与该氧化物源极电极重迭,该金属连接组件于该垂直投影方向上不与该氧化物半导体层重迭,且该金属连接组件在与该氧化物源极电极互相重迭之区域系直接与该氧化物源极电极接触而形成电性连接。
2.根据权利要求1所述的氧化物半导体薄膜晶体管,其特征在于:所述金属连接组件设置于该氧化物源极电极与该基板之间。
3.根据权利要求1所述的氧化物半导体薄膜晶体管,其特征在于:所述氧化物源极电极至少部分设置于该金属连接组件与该基板之间。
4.根据权利要求1所述的氧化物半导体薄膜晶体管,其特征在于:其还包括一画素电极与该氧化物汲极电极电性连接。
5.根据权利要求4所述的氧化物半导体薄膜晶体管,其特征在于:其还包括一保护层以及一第一接触开口,其中该保护层覆盖该闸极电极、该闸极介电层、该氧化物半导体层、该氧化物源极电极、该氧化物汲极电极以及该金属连接组件,该闸极电极设置于该基板与该闸极介电层之间,该第一接触开口设置于该保护层中且至少部分暴露该氧化物汲极电极,该画素电极设置于该保护层上,且该画素电极透过该第一接触开口与该氧化物汲极电极电性连接。
6.根据权利要求4所述的氧化物半导体薄膜晶体管,其特征在于;其还包括一保护层以及一第二接触开口,其中该保护层覆盖该闸极电极、该闸极介电层、该氧化物半导体层、该氧化物源极电极、该氧化物汲极电极以及该金属连接组件,该闸极介电层设置于该基板与该闸极电极之间,该第二接触开口设置于该保护层以及该闸极介电层中且至少部分暴露该氧化物汲极电极,该画素电极设置于该保护层上,且该画素电极透过该第二接触开口与该氧化物汲极电极电性连接。
7.根据权利要求1所述的氧化物半导体薄膜晶体管,其特征在于:所述金属连接组件包括一数据线。
8.根据权利要求1所述的氧化物半导体薄膜晶体管,其特征在于:所述氧化物源极电极与该氧化物汲极电极包括氧化物导电材料。
9.根据权利要求1所述的氧化物半导体薄膜晶体管,其特征在于:所述的氧化物半导体层包括氧化铟镓锌、氧化锌、氧化锌镁、氧化锡锑、氧化硒化锌或氧化锌锆。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2013102936223A CN103474468A (zh) | 2013-07-12 | 2013-07-12 | 氧化物半导体薄膜晶体管 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2013102936223A CN103474468A (zh) | 2013-07-12 | 2013-07-12 | 氧化物半导体薄膜晶体管 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103474468A true CN103474468A (zh) | 2013-12-25 |
Family
ID=49799256
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2013102936223A Pending CN103474468A (zh) | 2013-07-12 | 2013-07-12 | 氧化物半导体薄膜晶体管 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103474468A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104112711A (zh) * | 2014-07-22 | 2014-10-22 | 深圳市华星光电技术有限公司 | 共平面型氧化物半导体tft基板的制作方法 |
CN109698204A (zh) * | 2017-10-24 | 2019-04-30 | 元太科技工业股份有限公司 | 驱动基板及显示装置 |
US11120761B2 (en) | 2017-10-24 | 2021-09-14 | E Ink Holdings Inc. | Driving substrate and display apparatus |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5920083A (en) * | 1996-05-21 | 1999-07-06 | Samsung Electronics Co., Ltd. | Thin-film transistor display devices having coplanar gate and drain lines |
US20080277658A1 (en) * | 2007-05-11 | 2008-11-13 | Hun-Jung Lee | Thin film transistor, method of manufacturing the same, organic light emitting display apparatus comprising the thin film transistor, and method of manufacturing the same |
CN101794770A (zh) * | 2008-12-25 | 2010-08-04 | 株式会社半导体能源研究所 | 显示设备及其制造方法 |
-
2013
- 2013-07-12 CN CN2013102936223A patent/CN103474468A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5920083A (en) * | 1996-05-21 | 1999-07-06 | Samsung Electronics Co., Ltd. | Thin-film transistor display devices having coplanar gate and drain lines |
US20080277658A1 (en) * | 2007-05-11 | 2008-11-13 | Hun-Jung Lee | Thin film transistor, method of manufacturing the same, organic light emitting display apparatus comprising the thin film transistor, and method of manufacturing the same |
CN101794770A (zh) * | 2008-12-25 | 2010-08-04 | 株式会社半导体能源研究所 | 显示设备及其制造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104112711A (zh) * | 2014-07-22 | 2014-10-22 | 深圳市华星光电技术有限公司 | 共平面型氧化物半导体tft基板的制作方法 |
CN104112711B (zh) * | 2014-07-22 | 2017-05-03 | 深圳市华星光电技术有限公司 | 共平面型氧化物半导体tft基板的制作方法 |
CN109698204A (zh) * | 2017-10-24 | 2019-04-30 | 元太科技工业股份有限公司 | 驱动基板及显示装置 |
CN109698204B (zh) * | 2017-10-24 | 2021-09-07 | 元太科技工业股份有限公司 | 驱动基板及显示装置 |
US11120761B2 (en) | 2017-10-24 | 2021-09-14 | E Ink Holdings Inc. | Driving substrate and display apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9911762B2 (en) | Display device | |
CN108155195B (zh) | 显示设备 | |
US10937816B2 (en) | Switching element, manufacturing method thereof, array substrate and display device | |
US20170160841A1 (en) | Array substrate, touch screen, touch display device, and fabrication method thereof | |
US9529236B2 (en) | Pixel structure and display panel | |
CN111399292B (zh) | 阵列基板及其制备方法和触控液晶显示装置 | |
US9947691B2 (en) | Array substrate, manufacturing method thereof and display panel | |
US9653484B2 (en) | Array substrate and manufacturing method thereof, display device, thin-film transistor (TFT) and manufacturing method thereof | |
US9653482B2 (en) | Display panel and display device | |
KR101985246B1 (ko) | 금속 산화물을 포함하는 박막 트랜지스터 기판 및 그 제조방법 | |
CN104201152A (zh) | 制作显示面板的方法 | |
CN104576747A (zh) | 薄膜晶体管、具有其的显示面板及其制造方法 | |
CN111627936B (zh) | 一种阵列基板及其制备方法和远程触控液晶显示装置 | |
CN106886107A (zh) | 显示面板 | |
CN104952879A (zh) | 采用coa技术的双栅极tft基板结构 | |
US10205029B2 (en) | Thin film transistor, manufacturing method thereof, and display device | |
CN111146212B (zh) | 半导体基板 | |
US8937308B1 (en) | Oxide semiconductor thin film transistor | |
CN103474468A (zh) | 氧化物半导体薄膜晶体管 | |
US9373683B2 (en) | Thin film transistor | |
US10714514B2 (en) | Back-channel-etched TFT substrate | |
TWI581317B (zh) | 薄膜電晶體基板及具備該薄膜電晶體基板之顯示面板 | |
US20150077680A1 (en) | Method of manufacturing display substrate, display panel and display apparatus having the display panel | |
CN107393873B (zh) | 薄膜晶体管阵列基板的制作方法 | |
CN204679743U (zh) | 显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20131225 |