KR920003313A - 고부하 저항기를 갖는 sram 및 그 제조방법 - Google Patents

고부하 저항기를 갖는 sram 및 그 제조방법 Download PDF

Info

Publication number
KR920003313A
KR920003313A KR1019900010858A KR900010858A KR920003313A KR 920003313 A KR920003313 A KR 920003313A KR 1019900010858 A KR1019900010858 A KR 1019900010858A KR 900010858 A KR900010858 A KR 900010858A KR 920003313 A KR920003313 A KR 920003313A
Authority
KR
South Korea
Prior art keywords
forming
polysilicon
load resistor
sram
insulating layer
Prior art date
Application number
KR1019900010858A
Other languages
English (en)
Other versions
KR940000311B1 (ko
Inventor
윤희구
Original Assignee
정몽헌
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정몽헌, 현대전자산업 주식회사 filed Critical 정몽헌
Priority to KR1019900010858A priority Critical patent/KR940000311B1/ko
Publication of KR920003313A publication Critical patent/KR920003313A/ko
Application granted granted Critical
Publication of KR940000311B1 publication Critical patent/KR940000311B1/ko

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

내용 없음

Description

고부하 저항기를 갖는 SRAM 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 5 도는 본 발명에 의해 하부폴리실리콘층 콘택패드 및 Vcc 배선마스크, 절연층 마스크, 콘택 패드 보호용 마스크, 필라멘트 마스크를 배열한 레이 아웃트 도면,
제 6A 도 및 제 6B 도는 제5도의 a-a'의 단면도,
제 7A 도 및 제 7B 도는 제5도의 b-b'의 단면도.

Claims (4)

  1. 반도체 기판 소정부분에 각각의 소오스/드레인 및 게이트선을 가진 FETI 내지 FET4가 형성되고, 그 상부에 절연층이 형성되고, 절연층 상부에는 상기 MOSFET의 소정부분에 접속된 콘택패드들과 Vcc 배선이 형성되며, 상기 콘택패드 및 Vcc 배선에는 부하저항기가 접속되어 이루어지는 4개의 ET와 2개의 부하저항기를 갖는 SRAM에 있어서, 상기 2개의 부하저항기가 단차가 있는 절연층 측벽을 따라 형성된 폴리실리콘 스페이서로 구성된 것을 특징으로 하는 고부하저항기를 갖는 SRAM.
  2. 제1항에 있어서, 상기의 폴리실리콘 스페이서는 진성 폴리실리콘(Intrinsic polysilicon)인 것을 특징으로 하는 고부하저항기를 갖는 SRAM.
  3. 제1항 또는 제2항에 있어서, 상기 폴리실리콘 스페이서는 고저항 상태를 유지하는 농도의 불순물이 도프된 폴리실리콘인 것을 특징으로 하는 고부하저항기를 갖는 SRAM.
  4. 반도체 기판 일정부분에 게이트 전극을 형성하고, 이온주입 공정으로 소오스/드레인 전극을 형성하고, 각 소자를 연결하는 콘택 및 소자연결용 도전층을 형성하는 단계와, 상기 공정후 전체적으로 절연층을 형성하여 평탄화시키는 단계와, 부하저항기가 접속될 부분의 상기 절연층을 식각하여 콘택홀을 형성한다음 전체적으로 폴리 실리콘층을 증착하여 패턴공정으로 콘택패드 및 Vcc 배선을 형성하는 단계와, 상기 콘택패드와 Vcc 배선간에 접속되는 부하저항기를 형성하는 단계로 이루어지는 4개의 MOSFET와 2개의 부하저항기가 단위셀로 구성되는 SRAM 제조방법에 있어서, 상기 부하저항기를 형성하는 단계는, 콘택패드 및 Vcc 배선을 각각 형성하는 단계와, 상기 콘택패드 일정부분에서 Vcc 배선 일정부분까지 단차를 가진 절연층을 형성하는 단계와, 전체적으로 부하저항기용 폴리실리콘층을 증착하고, 상기 콘택패드 및 Vcc 배선상부에 콘택보호용 마스크층을 형성한다음, 비등방성 식각으로 상기 단차를 가진 절연층 측벽에 폴리실리콘 스페이서를 형성하는 단계와, 상기 공정후 불필요한 폴리실리콘 스페이서를 제거하는 단계로 이루어져 그로인하여 부하저항기의 저항치를 높이는 것을 특징으로 하는 고부하 저항기를 갖는 SRAM 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900010858A 1990-07-18 1990-07-18 고부하저항기를 갖는 sram 장치 KR940000311B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900010858A KR940000311B1 (ko) 1990-07-18 1990-07-18 고부하저항기를 갖는 sram 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900010858A KR940000311B1 (ko) 1990-07-18 1990-07-18 고부하저항기를 갖는 sram 장치

Publications (2)

Publication Number Publication Date
KR920003313A true KR920003313A (ko) 1992-02-29
KR940000311B1 KR940000311B1 (ko) 1994-01-14

Family

ID=19301372

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900010858A KR940000311B1 (ko) 1990-07-18 1990-07-18 고부하저항기를 갖는 sram 장치

Country Status (1)

Country Link
KR (1) KR940000311B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100699857B1 (ko) 2005-07-30 2007-03-27 삼성전자주식회사 무부하 에스램, 그 동작 방법 및 그 제조 방법

Also Published As

Publication number Publication date
KR940000311B1 (ko) 1994-01-14

Similar Documents

Publication Publication Date Title
KR100233557B1 (ko) 아날로그용 반도체 소자의 폴리레지스터 및 그의 제조방법
KR840006872A (ko) 반도체 집적회로장치 및 그 제조방법
KR970077744A (ko) 박막 트랜지스터 및 그 제조 방법
KR890011110A (ko) 집적회로 제조방법
KR880001179A (ko) 박막트랜지스터 배열기판의 제조방법
KR920010904A (ko) 반도체 기억회로 장치와 그 제조방법
KR910005464A (ko) 반도체장치의 제조방법
KR960012469A (ko) 커패시터, 바이폴라 트랜지스터 및 igfet를 갖는 반도체 집적 회로 장치의 제조 방법
KR950010095A (ko) 반도체기억장치 및 그 제조방법(Semiconductor Memory Device and Manufacturing Method Thereof)
KR960012318A (ko) 반도체 장치 및 그 제조방법
KR970067835A (ko) 반도체 장치 및 그 제조방법
KR950028198A (ko) 캐패시터 제조방법
KR950001901A (ko) 콘택홀 제조방법
KR910010731A (ko) 반도체장치 및 그 제조방법
KR890016620A (ko) 반도체 집적회로장치의 제조방법
KR920003313A (ko) 고부하 저항기를 갖는 sram 및 그 제조방법
KR910017656A (ko) 반도체장치
KR900015316A (ko) 반도체장치
KR970072491A (ko) 박막트랜지스터 및 그 제조방법
KR950010066A (ko) 박막배선을 갖는 반도체장치와 그의 제조방법
KR870001655A (ko) 반도체장치의 제조방법
KR100220300B1 (ko) 반도체 소자의 접속장치
KR920007167A (ko) 고부하 저항체를 갖는 sram 및 그 제조방법
JP2800206B2 (ja) 半導体記憶装置
KR950007163A (ko) Mos 트랜지스터를 가지는 반도체장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041220

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee