CN103985714B - 阵列基板及其制造方法 - Google Patents
阵列基板及其制造方法 Download PDFInfo
- Publication number
- CN103985714B CN103985714B CN201310750605.8A CN201310750605A CN103985714B CN 103985714 B CN103985714 B CN 103985714B CN 201310750605 A CN201310750605 A CN 201310750605A CN 103985714 B CN103985714 B CN 103985714B
- Authority
- CN
- China
- Prior art keywords
- conductive layer
- array base
- line segment
- insulating barrier
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 230000004888 barrier function Effects 0.000 claims abstract description 170
- 238000005530 etching Methods 0.000 claims abstract description 85
- 238000000034 method Methods 0.000 claims abstract description 47
- 239000000463 material Substances 0.000 claims description 23
- 239000004020 conductor Substances 0.000 claims description 20
- 238000009413 insulation Methods 0.000 claims description 16
- 238000000059 patterning Methods 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 8
- 239000010409 thin film Substances 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 230000005611 electricity Effects 0.000 claims description 3
- 230000003628 erosive effect Effects 0.000 claims description 2
- 239000012811 non-conductive material Substances 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 13
- 238000000926 separation method Methods 0.000 abstract description 5
- 230000000903 blocking effect Effects 0.000 abstract 2
- 239000004973 liquid crystal related substance Substances 0.000 description 15
- 230000008859 change Effects 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 201000010099 disease Diseases 0.000 description 1
- 208000037265 diseases, disorders, signs and symptoms Diseases 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002305 electric material Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Liquid Crystal (AREA)
Abstract
本发明提供了一种阵列基板及其制造方法，通过位于扫描线与数据线交叉处的过孔至少暴露出数据线段的一部分以及刻蚀阻挡图形一部分，连接线段通过所述过孔与所述数据线段电连接，由此实现了数据线和像素电极的分离，即使得数据线和像素电极不再位于同一层，从而便可同时满足公共电极和数据线之间的绝缘层较厚，而公共电极和像素电极之间的绝缘层较薄的结构需求。同时，通过刻蚀阻挡图形覆盖扫描线和数据线交叉处的扫描线，利用所述刻蚀阻挡图形作为掩膜保护所述扫描线，由此既能够保护所述扫描线，又能够简化工艺降低成本。
Description
技术领域
本发明涉及液晶显示器技术领域，特别涉及一种阵列基板及其制造方法。
背景技术
液晶显示器（Liquid Crystal Display，LCD）是一种采用液晶材料制作的显示器，具有轻薄、功耗小、显示信息量大等优点，现已广泛应用于电子计算机、电子记事本、移动电话、摄像机、高清电视机等电子设备的显示装置。由于液晶自身不发光，也无法依赖自然光采光，因此必须采用背光源以获得稳定、清晰地显示。液晶显示装置的原理是，在电场作用下，液晶分子的排列会发生偏转，从而影响通过其的光线变化，这种光线的变化通过偏光片的作用可以表现为明暗的变化。因此，人们通过对电场的控制最终控制了光线的明暗变化，从而达到显示图像的目的。
根据液晶分子转向后的排列方式分类，常见的液晶显示器可以分为：窄视角的扭曲向列（Twisted Nematic-LCD，TN-LCD）、超扭曲向列（Super Twisted Nematic-LCD，STN-LCD）、双层超扭曲向列（Double Layer STN-LCD，DSTN-LCD）；宽视角的横向电场切换方式（In-Plane Switching，IPS）、边界电场切换技术（Fringe Field Switching，FFS）和多域垂直配向技术（Multi-Domain Vertical Alignment，MVA）等。其中，目前市场上最主流的液晶显示器采用的模式是TN型，但TN型液晶显示器在视角方面有天然痼疾，即使增加一层广视角补偿膜，仍无法满足广视角的要求。为此，许多公司都研发相关的广视角技术，FFS就是其中颇具优势的一种。
现有的FFS显示模式液晶显示器包括：阵列基板、与阵列基板相对设置的彩膜基板、以及夹合于阵列基板和彩膜基板之间的液晶层；所述阵列基板包括多个像素电极（pixel ITO）、公共电极（Com ITO）。公共电极与像素电极之间形成边缘场效应，驱动液晶层内的液晶分子转向。具体的，请参考图1，其为现有技术中的阵列基板的俯视示意图。所述阵列基板包括：基板（图1中未示出）；位于所述基板上的扫描线10；位于所述扫描线10上的像素电极12和数据线11；位于所述像素电极12和数据线11上的公共电极13，其中，所述公共电极13和像素电极12、数据线11之间通过绝缘层（图1中未示出）相隔离。
现有技术中，数据线11通常通过第二层金属层形成，紧接着通过透明导电层形成像素电极12，因此，数据线11和像素电极12可以认为位于同一层。公共电极13和数据线11之间通过绝缘层隔离，为了降低数据线11的功耗，需要将公共电极13和数据线11之间的绝缘层做到5000埃以上，由此将增加工艺难度。此外，由于公共电极13和数据线11之间的绝缘层为5000埃以上，也就导致了公共电极13和像素电极12之间的绝缘层为5000埃以上，两者之间的绝缘层厚度过大，将导致液晶层的操作电压很高。
发明内容
有鉴于此，本发明提供一种阵列基板及其制造方法，其中，所述阵列基板包括：
基板；
位于所述基板上的第一导电层，所述第一导电层包括多条扫描线以及与所述多条扫描线绝缘交叉的多条数据线，每一数据线被所述多条扫描线分成多段，形成多个数据线段；
位于所述第一导电层上的第一绝缘层；
位于所述第一绝缘层上的刻蚀阻挡层，所述刻蚀阻挡层包括多个刻蚀阻挡图形，所述刻蚀阻挡图形覆盖所述扫描线和数据线交叉处的扫描线；
位于所述刻蚀阻挡层上的第二绝缘层；
位于所述第二绝缘层上的第二导电层，所述第二导电层包括一个或者多个连接线段；
其中，所述阵列基板还包括多个过孔，所述过孔位于所述扫描线与所述数据线交叉处，并至少暴露出所述数据线段的一部分以及所述刻蚀阻挡图形一部分，所述连接线段通过所述过孔与所述数据线段电连接。
本发明还提供一种阵列基板，所述阵列基板包括：
基板；
位于所述基板上的第一导电层，所述第一导电层包括多条扫描线以及与所述多条扫描线绝缘交叉的多条数据线，每一数据线被所述多条扫描线分成多段，形成多个数据线段；
位于所述第一导电层上的第一绝缘层；
位于所述第一绝缘层上的刻蚀阻挡层，所述刻蚀阻挡层包括多个刻蚀阻挡图形，所述刻蚀阻挡图形覆盖所述扫描线和数据线交叉处的扫描线；
位于所述刻蚀阻挡层上的第二绝缘层；
位于所述第二绝缘层上的第二导电层，所述第二导电层包括一个或者多个连接线段；
其中，所述阵列基板还包括多个过孔，所述过孔位于所述扫描线与所述数据线交叉处，并暴露出相邻的两个所述数据线段各自的至少一部分以及所述刻蚀阻挡图形的至少一部分，所述连接线段通过所述过孔将所述相邻的两个数据线段电连接。
本发明还提供一种阵列基板的制造方法，所述阵列基板的制造方法包括：
提供一基板；
在所述基板上形成第一导电层，图案化所述第一导电层形成多条扫描线以及与所述多条扫描线绝缘交叉的多条数据线，每一数据线被所述多条扫描线分成多段，形成多个数据线段；
在所述第一导电层上形成第一绝缘层；
在所述第一绝缘层上形成刻蚀阻挡层，图案化所述刻蚀阻挡层形成多个刻蚀阻挡图形，所述刻蚀阻挡图形覆盖所述扫描线和数据线交叉处的扫描线；
在所述刻蚀阻挡层上形成第二绝缘层；
在所述扫描线与所述数据线交叉处形成过孔，至少暴露出所述数据线段的一部分以及所述刻蚀阻挡图形一部分；
在所述第二绝缘层上形成第二导电层，图案化所述第二导电层形成一个或者多个连接线段，所述连接线段通过所述过孔与所述数据线段电连接。
本发明还提供一种阵列基板的制造方法，所述阵列基板的制造方法包括：
提供一基板；
在所述基板上形成第一导电层，图案化所述第一导电层形成多条扫描线以及与所述多条扫描线绝缘交叉的多条数据线，每一数据线被所述多条扫描线分成多段，形成多个数据线段；
在所述第一导电层上形成第一绝缘层；
在所述第一绝缘层上形成刻蚀阻挡层，图案化所述刻蚀阻挡层形成多个刻蚀阻挡图形，所述刻蚀阻挡图形覆盖所述扫描线和数据线交叉处的扫描线；
在所述刻蚀阻挡层上形成第二绝缘层；
在所述扫描线与所述数据线交叉处形成过孔，暴露出相邻的两个所述数据线段各自的至少一部分以及所述刻蚀阻挡图形的至少一部分，所述连接线段通过所述过孔将所述相邻的两个数据线段电连接；
在所述第二绝缘层上形成第二导电层，图案化所述第二导电层形成一个或者多个连接线段，所述连接线段通过所述过孔与所述数据线段电连接。
在本发明提供的阵列基板及其制造方法中，通过位于扫描线与数据线交叉处的过孔至少暴露出数据线段的一部分以及刻蚀阻挡图形一部分，连接线段通过所述过孔与所述数据线段电连接，由此实现了数据线和像素电极的分离，即使得数据线和像素电极不再位于同一层，从而便可同时满足公共电极和数据线之间的绝缘层较厚，而公共电极和像素电极之间的绝缘层较薄的结构需求。同时，通过刻蚀阻挡图形覆盖扫描线和数据线交叉处的扫描线，利用所述刻蚀阻挡图形作为掩膜保护所述扫描线，由此既能够保护所述扫描线，又能够简化工艺降低成本。
附图说明
图1是现有技术中的阵列基板的俯视示意图；
图2是本发明实施例一的阵列基板的俯视示意图；
图3是图2所示的阵列基板AA’处的剖面示意图；
图4是本发明实施例一的阵列基板的制造方法的流程示意图；
图5是本发明实施例二的阵列基板的俯视示意图；
图6是图5所示的阵列基板BB’处的剖面示意图；
图7是本发明实施例三的阵列基板的俯视示意图；
图8是图7所示的阵列基板CC’处的剖面示意图；
图9是本发明实施例四的阵列基板的俯视示意图；
图10是图9所示的阵列基板DD’处的剖面示意图；
图11是本发明实施例四的阵列基板的制造方法的流程示意图；
图12是本发明实施例五的阵列基板的俯视示意图；
图13是图12所示的阵列基板EE’处的剖面示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的阵列基板及其制造方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
【实施例一】
请参考图2和图3，其中，图2是本发明实施例一的阵列基板的俯视示意图；图3是图2所示的阵列基板AA’处的剖面示意图。在此，需说明的是，图示主要是为了清晰的说明/显示本发明实施例实现数据线和像素电极分离的方式，因此很多相关性较低的结构做了省略处理；特别的，在图2中，为了清楚地说明/显示几个重要结构之间的关系，对于像素电极及公共电极处的绝缘层做了省略处理，以使得图示较为清晰。
如图2和图3所示，在本实施例一中，所述阵列基板包括：
基板；
位于所述基板上的第一导电层，所述第一导电层包括多条扫描线20以及与所述多条扫描线20绝缘交叉的多条数据线，每一数据线被所述多条扫描线20分成多段，形成多个数据线段21；
位于所述第一导电层上的第一绝缘层22；
位于所述第一绝缘层22上的刻蚀阻挡层，所述刻蚀阻挡层包括多个刻蚀阻挡图形23，所述刻蚀阻挡图形23覆盖所述扫描线20和数据线交叉处的扫描线20；
位于所述刻蚀阻挡层上的第二绝缘层24；
位于所述第二绝缘层24上的第二导电层，所述第二导电层包括一个或者多个连接线段25；
其中，所述阵列基板还包括多个过孔，所述过孔位于所述扫描线20与所述数据线交叉处，并至少暴露出所述数据线段21的一部分以及所述刻蚀阻挡图形23一部分，所述连接线段25通过所述过孔与所述数据线段21电连接。
在本实施例中，通过位于扫描线20与数据线交叉处的过孔至少暴露出数据线段21的一部分以及刻蚀阻挡图形23一部分，连接线段25通过所述过孔与所述数据线段21电连接，由此实现了数据线和像素电极的分离，即使得数据线和像素电极不再位于同一层，从而便可同时满足公共电极和数据线之间的绝缘层较厚，而公共电极和像素电极之间的绝缘层较薄的结构需求。同时，通过刻蚀阻挡图形覆盖扫描线和数据线交叉处的扫描线，利用所述刻蚀阻挡图形作为掩膜保护所述扫描线，由此既能够保护所述扫描线，又能够简化工艺降低成本。特别的，刻蚀阻挡层到扫描线的距离可影响过孔到扫描线的距离，从而不需要精确限制过孔的距离，也就是说可以通过刻蚀阻挡层到扫描线的距离予以调整，由于对过孔的刻蚀精度大大降低了，从而也大大降低了工艺难度。
在本实施例中，所述刻蚀阻挡图形23的材料可以是导电材料也可以是非导电材料。如图2和图3所示，不管所述刻蚀阻挡图形23的材料是导电材料还是非导电材料，通过所述连接线段25的连接，每一数据线中的多个数据线段21均能由此而导通，从而形成一能够导通的数据线。
在本申请实施例中，所述第二绝缘层24的材料可以为氧化硅和/或氮化硅等。进一步的，所述第二绝缘层24的厚度为500埃～3000埃。相对于现有技术中，公共电极和像素电极之间的绝缘层厚度为5000埃以上，本实施例一提供的阵列基板极大的减薄了公共电极和像素电极之间的绝缘层厚度。进一步的，所述第一绝缘层22的厚度为2000埃～4000埃。由此，所述公共电极和数据线之间的绝缘层较厚约为5000埃以上，从而也实现了公共电极和数据线之间的绝缘层较厚。即本实施例提供的阵列基板能同时满足公共电极和数据线之间的绝缘层较厚，而公共电极和像素电极之间的绝缘层较薄。
所述第二导电层为透明导电层或者金属。在本实施例一中，所述阵列基板还包括第三导电层，所述第三导电层位于所述第二绝缘层24上，所述第三导电层形成像素电极27；同时，所述第二导电层形成公共电极26。在本申请的其他实施例中，所述公共电极和像素电极均可由第二导电层形成。对于所述像素电极与公共电极的具体形成方式为现有技术，本申请实施例对此不再赘述。
在本申请实施例中，所述阵列基板还包括薄膜晶体管（图2和图3中未示出），其中，所述薄膜晶体管的栅极可以由第一导电层形成，所述栅极与扫描线连接，当所述刻蚀阻挡层为导电材料时，所述薄膜晶体管的源极/漏极可以由所述刻蚀阻挡层形成，其中，源极或者漏极与刻蚀阻挡图形23电连接，漏极或者源极通过一接触孔与像素电极电连接；当所述刻蚀阻挡层为非导电材料时，所述薄膜晶体管的源极/漏极可以由第二导电层形成（本实施例一中对此方式做了示意性图示，具体如图2所示），其中，源极或者漏极通过一接触孔与数据线段21电连接，漏极或者源极与像素电极电连接。
相应的，本实施例一还提供一种上述阵列基板的制造方法，具体的，请参考图4，其为本发明实施例一的阵列基板的制造方法的流程示意图。如图4所示，所述阵列基板的制造方法包括：
步骤S30：提供一基板；
步骤S31：在所述基板上形成第一导电层，图案化所述第一导电层形成多条扫描线以及与所述多条扫描线绝缘交叉的多条数据线，每一数据线被所述多条扫描线分成多段，形成多个数据线段；
步骤S32：在所述第一导电层上形成第一绝缘层；
步骤S33：在所述第一绝缘层上形成刻蚀阻挡层，图案化所述刻蚀阻挡层形成多个刻蚀阻挡图形，所述刻蚀阻挡图形覆盖所述扫描线和数据线交叉处的扫描线；
步骤S34：在所述刻蚀阻挡层上形成第二绝缘层；
步骤S35：在所述扫描线与所述数据线交叉处形成过孔，至少暴露出所述数据线段的一部分以及所述刻蚀阻挡图形一部分；
步骤S36：在所述第二绝缘层上形成第二导电层，图案化所述第二导电层形成一个或者多个连接线段，所述连接线段通过所述过孔与所述数据线段电连接。
在本实施例中，在形成了第二绝缘层之后，形成过孔，通过所述过孔至少暴露出所述数据线段的一部分以及所述刻蚀阻挡图形一部分。在该工艺步骤下，通过一次过孔工艺即可暴露出所述数据线段的一部分以及所述刻蚀阻挡图形一部分，从而在工艺实现上比较简单。优选的，形成所述过孔所使用的掩膜板上设置有一个过孔图形，在此指每一“扫描线与所述数据线交叉处”设置有一个过孔图形，由此，在光刻工艺时，曝光对准更加简单、精确，从而简化工艺并且提高所形成的阵列基板的质量及可靠性。特别的，刻蚀阻挡层到扫描线的距离可影响过孔到扫描线的距离，从而不需要精确限制过空的距离，也就是说可以通过刻蚀阻挡层到扫描线的距离予以调整，由于对过孔的刻蚀精度大大降低了，从而也大大降低了工艺难度。
在本申请实施例中，所述第二导电层还形成公共电极及像素电极，由此在形成多个连接线段的同时可形成公共电极和像素电极，从而简化工艺、降低制造成本。此外，在本申请实施例中，通过第一导电层形成扫描线和数据线段的同时，可以形成栅极，其中，栅极与扫描线连接。当所述刻蚀阻挡层为导电材料时，形成刻蚀阻挡图形的同时可以形成源极和漏极；当所述刻蚀阻挡层为非导电材料时，形成连接线段、公共电极和像素电极的同时还可以形成源极和漏极。
【实施例二】
请参考图5和图6，其中，图5是本发明实施例二的阵列基板的俯视示意图；图6是图5所示的阵列基板BB’处的剖面示意图。在此，需说明的是，图示主要是为了清晰的说明/显示本发明实施例实现数据线和像素电极分离的方式，因此很多相关性较低的结构做了省略处理；特别的，在图5中，为了清楚地说明/显示几个重要结构之间的关系，将基板、薄膜晶体管等不是那么重要的结构做了省略处理。
如图5和图6所示，在本实施例二中，所述阵列基板包括：
基板；
位于所述基板上的第一导电层，所述第一导电层包括多条扫描线30以及与所述多条扫描线30绝缘交叉的多条数据线，每一数据线被所述多条扫描线30分成多段，形成多个数据线段31；
位于所述第一导电层上的第一绝缘层32；
位于所述第一绝缘层32上的刻蚀阻挡层，所述刻蚀阻挡层的材料为导电材料，所述刻蚀阻挡层包括多个刻蚀阻挡图形33，所述刻蚀阻挡图形33覆盖所述扫描线30和数据线交叉处的扫描线30；
位于所述刻蚀阻挡层上的第二绝缘层34；
位于所述第二绝缘层34上的第二导电层，所述第二导电层包括一个或者多个连接线段35；
其中，所述阵列基板还包括多个过孔，所述过孔位于所述扫描线30与所述数据线交叉处，所述扫描线30与所述数据线交叉处具有两个所述过孔，其中一个过孔暴露出一数据线段31的一部分以及所述刻蚀阻挡图形33的一部分；另一个过孔暴露出另一数据线段31的一部分以及所述刻蚀阻挡图形33的一部分，所述连接线段35通过所述过孔与所述数据线段31电连接。
本实施例二与实施例一的差别在于，在实施例一中，在每一“扫描线与所述数据线交叉处”设置有一个过孔，而在本实施例二中，在每一“扫描线与所述数据线交叉处”设置有两个过孔。此外，在本实施例二中，所述刻蚀阻挡层的材料为导电材料，由此，通过每一个过孔中的连接线段35与所述刻蚀阻挡图形33电连接即可形成能够导通的数据线。
在本实施例二中，在制造所述阵列基板的过程中，形成所述过孔所使用的掩膜板上设置有两个过孔图形，在此指每一“扫描线与所述数据线交叉处”设置有两个过孔图形。
其他在本实施例二中未提及的内容可相应参考实施例一，本实施例二不再赘述。
【实施例三】
请参考图7和图8，其中，图7是本发明实施例三的阵列基板的俯视示意图；图8是图7所示的阵列基板CC’处的剖面示意图。在此，需说明的是，图示主要是为了清晰的说明/显示本发明实施例实现数据线和像素电极分离的方式，因此很多相关性较低的结构做了省略处理；特别的，在图7中，为了清楚地说明/显示几个重要结构之间的关系，将基板、薄膜晶体管等不是那么重要的结构做了省略处理。
如图7和图8所示，在本实施例三中，所述阵列基板包括：
基板；
位于所述基板上的第一导电层，所述第一导电层包括多条扫描线40以及与所述多条扫描线40绝缘交叉的多条数据线，每一数据线被所述多条扫描线40分成多段，形成多个数据线段41；
位于所述第一导电层上的第一绝缘层42；
位于所述第一绝缘层42上的刻蚀阻挡层，所述刻蚀阻挡层的材料为非导电材料，所述刻蚀阻挡层包括多个刻蚀阻挡图形43，所述刻蚀阻挡图形43覆盖所述扫描线40和数据线交叉处的扫描线40；
位于所述刻蚀阻挡层上的第二绝缘层44；
位于所述第二绝缘层44上的第二导电层，所述第二导电层包括一个或者多个连接线段45；
其中，所述阵列基板还包括多个过孔，所述过孔位于所述扫描线40与所述数据线交叉处，所述扫描线40与所述数据线交叉处具有两个所述过孔，其中一个过孔暴露出一数据线段41的一部分以及所述刻蚀阻挡图形43的一部分；另一个过孔暴露出另一数据线段41的一部分以及所述刻蚀阻挡图形43的一部分，所述连接线段45通过所述过孔与所述数据线段41电连接。
本实施例三与实施例二的差别在于，在实施例二中，所述刻蚀阻挡层的材料为导电材料；而在本实施例三中，所述刻蚀阻挡层的材料为非导电材料。因此，在本实施例三中，两个过孔中的两个连接线段45电连接，由此即可形成能够导通的数据线。
其他在本实施例三中未提及的内容可相应参考实施例一和实施例二，本实施例三不再赘述。
【实施例四】
请参考图9和图10，其中，图9是本发明实施例四的阵列基板的俯视示意图；图10是图9所示的阵列基板DD’处的剖面示意图。在此，需说明的是，图示主要是为了清晰的说明/显示本发明实施例实现数据线和像素电极分离的方式，因此很多相关性较低的结构做了省略处理；特别的，在图9中，为了清楚地说明/显示几个重要结构之间的关系，将基板、薄膜晶体管等不是那么重要的结构做了省略处理。
如图9和图10所示，在本实施例四中，所述阵列基板包括：
基板；
位于所述基板上的第一导电层，所述第一导电层包括多条扫描线50以及与所述多条扫描线50绝缘交叉的多条数据线，每一数据线被所述多条扫描线50分成多段，形成多个数据线段51；
位于所述第一导电层上的第一绝缘层52；
位于所述第一绝缘层52上的刻蚀阻挡层，所述刻蚀阻挡层包括多个刻蚀阻挡图形53，所述刻蚀阻挡图形53覆盖所述扫描线和数据线交叉处的扫描线50；
位于所述刻蚀阻挡层上的第二绝缘层54；
位于所述第二绝缘层54上的第二导电层，所述第二导电层包括一个或者多个连接线段55；
其中，所述阵列基板还包括多个过孔，所述过孔位于所述扫描线50与所述数据线交叉处，并暴露出相邻的两个所述数据线段51各自的至少一部分以及所述刻蚀阻挡图形53的至少一部分，所述连接线段55通过所述过孔将所述相邻的两个数据线段51电连接。
本实施例四与实施例一的差别在于，实施例一中，过孔位于所述扫描线与所述数据线交叉处，并至少暴露出所述数据线段的一部分以及所述刻蚀阻挡图形一部分，所述连接线段通过所述过孔与所述数据线段电连接；而在本实施例四中，所述过孔位于所述扫描线与所述数据线交叉处，并暴露出相邻的两个所述数据线段各自的至少一部分以及所述刻蚀阻挡图形的至少一部分，所述连接线段通过所述过孔将所述相邻的两个数据线段电连接。其中，在本实施例四中，所述刻蚀阻挡层即可以是导电材料，也可以是非导电材料。
在此，可以认为本实施例四中的过孔与实施例一中的过孔的大小不同，由此，实施例一中仅暴露出所述数据线段的一部分以及所述刻蚀阻挡图形一部分；而本实施例四中暴露出相邻的两个所述数据线段各自的至少一部分以及所述刻蚀阻挡图形的至少一部分。
由此，在本实施例四中，在阵列基板的制作工艺中，同样的，形成所述过孔所使用的掩膜板上设置有一个过孔图形，在此指每一“扫描线与所述数据线交叉处”设置有一个过孔图形，由此，在光刻工艺时，曝光对准更加简单、精确，从而简化工艺并且提高所形成的阵列基板的质量及可靠性。特别的，刻蚀阻挡层到扫描线的距离可影响过孔到扫描线的距离，从而不需要精确限制过空的距离，也就是说可以通过刻蚀阻挡层到扫描线的距离予以调整，由于对过孔的刻蚀精度大大降低了，从而也大大降低了工艺难度。
因此，本实施例四的阵列基板可通过如下方法予以实现，相应的，可参考图11，上述阵列基板的制造方法包括：
步骤S60：提供一基板；
步骤S61：在所述基板上形成第一导电层，图案化所述第一导电层形成多条扫描线以及与所述多条扫描线绝缘交叉的多条数据线，每一数据线被所述多条扫描线分成多段，形成多个数据线段；
步骤S62：在所述第一导电层上形成第一绝缘层；
步骤S63：在所述第一绝缘层上形成刻蚀阻挡层，图案化所述刻蚀阻挡层形成多个刻蚀阻挡图形，所述刻蚀阻挡图形覆盖所述扫描线和数据线交叉处的扫描线；
步骤S64：在所述刻蚀阻挡层上形成第二绝缘层；
步骤S65：在所述扫描线与所述数据线交叉处形成过孔，暴露出相邻的两个所述数据线段各自的至少一部分以及所述刻蚀阻挡图形的至少一部分，所述连接线段通过所述过孔将所述相邻的两个数据线段电连接；
步骤S66：在所述第二绝缘层上形成第二导电层，图案化所述第二导电层形成一个或者多个连接线段，所述连接线段通过所述过孔与所述数据线段电连接。
此外，在本实施例四中，所述刻蚀阻挡层为导电材料，由此通过每一个过孔中的连接线段55与所述刻蚀阻挡图形53电连接即可形成能够导通的数据线。
其他在本实施例四中未提及的内容可相应参考实施例一、实施例二和实施例三，本实施例四不再赘述。
【实施例五】
请参考图13和图12，其中，图12是本发明实施例五的阵列基板的俯视示意图；图13是图12所示的阵列基板EE’处的剖面示意图。在此，需说明的是，图示主要是为了清晰的说明/显示本发明实施例实现数据线和像素电极分离的方式，因此很多相关性较低的结构做了省略处理；特别的，在图12中，为了清楚地说明/显示几个重要结构之间的关系，将基板、薄膜晶体管等不是那么重要的结构做了省略处理。
如图12和图13所示，在本实施例五中，所述阵列基板包括：
基板；
位于所述基板上的第一导电层，所述第一导电层包括多条扫描线70以及与所述多条扫描线70绝缘交叉的多条数据线，每一数据线被所述多条扫描线70分成多段，形成多个数据线段71；
位于所述第一导电层上的第一绝缘层72；
位于所述第一绝缘层72上的刻蚀阻挡层，所述刻蚀阻挡层包括多个刻蚀阻挡图形73，所述刻蚀阻挡图形73覆盖所述扫描线和数据线交叉处的扫描线70；
位于所述刻蚀阻挡层上的第二绝缘层74；
位于所述第二绝缘层74上的第二导电层，所述第二导电层包括一个或者多个连接线段75；
其中，所述阵列基板还包括多个过孔，所述过孔位于所述扫描线70与所述数据线交叉处，并暴露出相邻的两个所述数据线段71各自的至少一部分以及所述刻蚀阻挡图形73的至少一部分，所述连接线段75通过所述过孔将所述相邻的两个数据线段71电连接。
本实施例五与实施例四的差别在于，在实施例四中，刻蚀阻挡层为导电材料，由此通过每一个过孔中的连接线段与所述刻蚀阻挡图形电连接即可形成能够导通的数据线；而在本实施例五中，刻蚀阻挡层为非导电材料，因此过孔中（也即刻蚀阻挡层上）的连接线段75电连接，从而形成能够导通的数据线。
其他在本实施例五中未提及的内容可相应参考实施例一、实施例二、实施例三和实施例四，本实施例五不再赘述。
根据实施例一至实施例五可见，本申请实现了数据线和像素电极的分离，即使得数据线和像素电极不再位于同一层，从而便可同时满足公共电极和数据线之间的绝缘层较厚，而公共电极和像素电极之间的绝缘层较薄的结构需求。同时，通过刻蚀阻挡图形覆盖扫描线和数据线交叉处的扫描线，利用所述刻蚀阻挡图形作为掩膜保护所述扫描线，由此既能够保护所述扫描线，又能够简化工艺降低成本。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (31)
1.一种阵列基板，包括：
基板；
位于所述基板上的第一导电层，所述第一导电层包括多条扫描线以及与所述多条扫描线绝缘交叉的多条数据线，每一数据线被所述多条扫描线分成多段，形成多个数据线段；
位于所述第一导电层上的第一绝缘层；
位于所述第一绝缘层上的刻蚀阻挡层，所述刻蚀阻挡层包括多个刻蚀阻挡图形，所述刻蚀阻挡图形覆盖所述扫描线和数据线交叉处的扫描线；
位于所述刻蚀阻挡层上的第二绝缘层；
位于所述第二绝缘层上的第二导电层，所述第二导电层包括一个或者多个连接线段；
其中，所述阵列基板还包括多个过孔，所述过孔位于所述扫描线与所述数据线交叉处，并至少暴露出所述数据线段的一部分以及所述刻蚀阻挡图形一部分，所述连接线段通过所述过孔与所述数据线段电连接；
其中，所述扫描线与所述数据线交叉处具有两个所述过孔，其中一个过孔暴露出一数据线段的一部分以及所述刻蚀阻挡图形的一部分；另一个过孔暴露出另一数据线段的一部分以及所述刻蚀阻挡图形的一部分。
2.如权利要求1所述的阵列基板，其特征在于，所述刻蚀阻挡层的材料为导电材料，每一个过孔中的连接线段与所述刻蚀阻挡图形电连接。
3.如权利要求1所述的阵列基板，其特征在于，所述刻蚀阻挡层的材料为非导电材料，所述两个过孔中的两个连接线段电连接。
4.如权利要求1所述的阵列基板，其特征在于，所述第二绝缘层的材料为氮化硅和/或氧化硅。
5.如权利要求1所述的阵列基板，其特征在于，所述第二导电层为透明导电层或金属。
6.如权利要求1所述的阵列基板，其特征在于，所述第二导电层还包括公共电极。
7.如权利要求6所述的阵列基板，其特征在于，还包括第三导电层，所述第三导电层位于所述第二绝缘层上，所述第三导电层包括像素电极；或者，所述第二导电层还包括与所述公共电极位于同一层的像素电极。
8.一种阵列基板，包括：
基板；
位于所述基板上的第一导电层，所述第一导电层包括多条扫描线以及与所述多条扫描线绝缘交叉的多条数据线，每一数据线被所述多条扫描线分成多段，形成多个数据线段；
位于所述第一导电层上的第一绝缘层；
位于所述第一绝缘层上的刻蚀阻挡层，所述刻蚀阻挡层包括多个刻蚀阻挡图形，所述刻蚀阻挡图形覆盖所述扫描线和数据线交叉处的扫描线；
位于所述刻蚀阻挡层上的第二绝缘层；
位于所述第二绝缘层上的第二导电层，所述第二导电层包括一个或者多个连接线段；
其中，所述阵列基板还包括多个过孔，所述过孔位于所述扫描线与所述数据线交叉处，并暴露出相邻的两个所述数据线段各自的至少一部分以及所述刻蚀阻挡图形的至少一部分，所述连接线段通过所述过孔将所述相邻的两个数据线段电连接。
9.如权利要求8所述的阵列基板，其特征在于，所述刻蚀阻挡层的材料为非导电材料，所述刻蚀阻挡层上的所述连接线段电连接。
10.如权利要求8所述的阵列基板，其特征在于，所述刻蚀阻挡层的材料为金属，所述刻蚀阻挡层还包括薄膜晶体管的源漏电极。
11.如权利要求10所述的阵列基板，其特征在于，所述刻蚀阻挡层上的所述连接线段断开或者连接。
12.如权利要求10所述的阵列基板，其特征在于，所述刻蚀阻挡层与所述连接线段之间具有第二绝缘层。
13.如权利要求8所述的阵列基板，其特征在于，所述第二绝缘层的材料为氮化硅和/或氧化硅。
14.如权利要求8所述的阵列基板，其特征在于，所述第二导电层为透明导电层或金属。
15.如权利要求8所述的阵列基板，其特征在于，所述第二导电层还包括公共电极。
16.如权利要求15所述的阵列基板，其特征在于，还包括第三导电层，所述第三导电层位于所述第二绝缘层上，所述第二导电层形成了像素电极，所述像素电极与所述公共电极位于同一层或者不同层。
17.一种阵列基板的制造方法，包括：
提供一基板；
在所述基板上形成第一导电层，图案化所述第一导电层形成多条扫描线以及与所述多条扫描线绝缘交叉的多条数据线，每一数据线被所述多条扫描线分成多段，形成多个数据线段；
在所述第一导电层上形成第一绝缘层；
在所述第一绝缘层上形成刻蚀阻挡层，图案化所述刻蚀阻挡层形成多个刻蚀阻挡图形，所述刻蚀阻挡图形覆盖所述扫描线和数据线交叉处的扫描线；
在所述刻蚀阻挡层上形成第二绝缘层；
在所述扫描线与所述数据线交叉处形成过孔，至少暴露出所述数据线段的一部分以及所述刻蚀阻挡图形一部分；其中，所述扫描线与所述数据线交叉处具有两个所述过孔，其中一个过孔暴露出一数据线段的一部分以及所述刻蚀阻挡图形的一部分；另一个过孔暴露出另一数据线段的一部分以及所述刻蚀阻挡图形的一部分；
在所述第二绝缘层上形成第二导电层，图案化所述第二导电层形成一个或者多个连接线段，所述连接线段通过所述过孔与所述数据线段电连接。
18.如权利要求17所述的阵列基板的制造方法，其特征在于，所述刻蚀阻挡层的材料为导电材料，每一个过孔中的连接线段与所述刻蚀阻挡图形电连接。
19.如权利要求17所述的阵列基板的制造方法，其特征在于，所述第二绝缘层的材料为氮化硅和/或氧化硅。
20.如权利要求17所述的阵列基板的制造方法，其特征在于，所述第二导电层为透明导电层或金属。
21.如权利要求17所述的阵列基板的制造方法，其特征在于，图案化所述第二导电层形成多个连接线段的同时，还形成公共电极。
22.如权利要求21所述的阵列基板的制造方法，其特征在于，在所述第二绝缘层上还形成第三导电层，图案化所述第三导电层形成像素电极，所述像素电极与所述公共电极位于同一层或者不同层。
23.一种阵列基板的制造方法，包括：
提供一基板；
在所述基板上形成第一导电层，图案化所述第一导电层形成多条扫描线以及与所述多条扫描线绝缘交叉的多条数据线，每一数据线被所述多条扫描线分成多段，形成多个数据线段；
在所述第一导电层上形成第一绝缘层；
在所述第一绝缘层上形成刻蚀阻挡层，图案化所述刻蚀阻挡层形成多个刻蚀阻挡图形，所述刻蚀阻挡图形覆盖所述扫描线和数据线交叉处的扫描线；
在所述刻蚀阻挡层上形成第二绝缘层；
在所述扫描线与所述数据线交叉处形成过孔，暴露出相邻的两个所述数据线段各自的至少一部分以及所述刻蚀阻挡图形的至少一部分；
在所述第二绝缘层上形成第二导电层，图案化所述第二导电层形成一个或者多个连接线段，所述连接线段通过所述过孔将所述相邻的两个数据线段电连接。
24.如权利要求23所述的阵列基板，其特征在于，所述刻蚀阻挡层的材料为非导电材料，所述刻蚀阻挡层上的所述连接线段电连接。
25.如权利要求23所述的阵列基板的制造方法，其特征在于，所述刻蚀阻挡层的材料为金属，图案化所述刻蚀阻挡层形成多个刻蚀阻挡图形的同时，还形成薄膜晶体管的源漏电极。
26.如权利要求25所述的阵列基板的制造方法，其特征在于，所述刻蚀阻挡层上的所述连接线段断开或者连接。
27.如权利要求25所述的阵列基板的制造方法，其特征在于，所述刻蚀阻挡层与所述连接线段之间具有第二绝缘层。
28.如权利要求23所述的阵列基板的制造方法，其特征在于，所述第二绝缘层的材料为氮化硅和/或氧化硅。
29.如权利要求23所述的阵列基板的制造方法，其特征在于，所述第二导电层为透明导电层或金属。
30.如权利要求23所述的阵列基板的制造方法，其特征在于，图案化所述第二导电层形成多个连接线段的同时，还形成公共电极。
31.如权利要求30所述的阵列基板的制造方法，其特征在于，在所述第二绝缘层上还形成第三导电层，图案化所述第三导电层形成像素电极，所述像素电极与所述公共电极位于同一层或者不同层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310750605.8A CN103985714B (zh) | 2013-12-31 | 2013-12-31 | 阵列基板及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310750605.8A CN103985714B (zh) | 2013-12-31 | 2013-12-31 | 阵列基板及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103985714A CN103985714A (zh) | 2014-08-13 |
| CN103985714B true CN103985714B (zh) | 2017-02-01 |
Family
ID=51277621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310750605.8A Active CN103985714B (zh) | 2013-12-31 | 2013-12-31 | 阵列基板及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103985714B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104460163B (zh) * | 2014-12-25 | 2017-07-28 | 上海天马微电子有限公司 | 一种阵列基板及其制作方法及显示装置 |
| CN105070725A (zh) * | 2015-07-21 | 2015-11-18 | 深圳市华星光电技术有限公司 | 一种平板显示器中的面板结构及制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5920083A (en) * | 1996-05-21 | 1999-07-06 | Samsung Electronics Co., Ltd. | Thin-film transistor display devices having coplanar gate and drain lines |
| CN101950731A (zh) * | 2010-07-15 | 2011-01-19 | 友达光电股份有限公司 | 共通线结构与显示面板及其制作方法 |
| CN103367248A (zh) * | 2013-07-01 | 2013-10-23 | 京东方科技集团股份有限公司 | 阵列基板、制备方法以及显示装置 |
-
2013
- 2013-12-31 CN CN201310750605.8A patent/CN103985714B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5920083A (en) * | 1996-05-21 | 1999-07-06 | Samsung Electronics Co., Ltd. | Thin-film transistor display devices having coplanar gate and drain lines |
| CN101950731A (zh) * | 2010-07-15 | 2011-01-19 | 友达光电股份有限公司 | 共通线结构与显示面板及其制作方法 |
| CN103367248A (zh) * | 2013-07-01 | 2013-10-23 | 京东方科技集团股份有限公司 | 阵列基板、制备方法以及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103985714A (zh) | 2014-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105405851B (zh) | 薄膜晶体管基板及其制造方法 | |
| US8379177B2 (en) | Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same | |
| CN106537298B (zh) | 黑色电极基板、黑色电极基板的制造方法及显示装置 | |
| CN101093329B (zh) | 用于共平面开关模式液晶显示器的阵列基板及其制造方法 | |
| CN104423107B (zh) | 液晶显示装置及其制造方法 | |
| CN102466926B (zh) | 液晶显示器及其制造方法 | |
| EP3179350A1 (en) | Touch screen panel and method of manufacturing it | |
| CN104914634B (zh) | 液晶显示面板及其像素 | |
| CN103809340B (zh) | 边缘场切换模式液晶显示装置的阵列基板及其制造方法 | |
| KR101270705B1 (ko) | 박막 트랜지스터 기판과 이의 제조 방법 및 이를 구비한액정표시패널 | |
| CN104749842B (zh) | 液晶显示设备及其制造方法 | |
| CN103698950B (zh) | 液晶显示面板及其制造方法 | |
| CN104813386B (zh) | Tft基板 | |
| TW201213942A (en) | Liquid crystal display device with a built-in touch screen and method for manufacturing the same | |
| CN103033999A (zh) | 薄膜晶体管基板和制造薄膜晶体管基板的方法 | |
| CN104102057B (zh) | 薄膜晶体管阵列面板及其制造方法 | |
| CN104035250B (zh) | 主动元件阵列基板 | |
| US9804468B2 (en) | Liquid crystal display | |
| US20090091672A1 (en) | Liquid crystal display device | |
| CN101950111B (zh) | 液晶显示器及其制造方法 | |
| CN107561804A (zh) | 阵列基板及其制作方法与液晶显示装置 | |
| CN106154653A (zh) | 液晶显示装置 | |
| CN103869524B (zh) | 液晶显示器及其制造方法 | |
| CN107112367A (zh) | 薄膜晶体管基板、薄膜晶体管基板的制造方法、液晶显示装置 | |
| CN105785672A (zh) | 液晶显示器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |