JPH04307957A - 半導体装置の配線接続構造およびその製造方法 - Google Patents
半導体装置の配線接続構造およびその製造方法Info
- Publication number
- JPH04307957A JPH04307957A JP3073206A JP7320691A JPH04307957A JP H04307957 A JPH04307957 A JP H04307957A JP 3073206 A JP3073206 A JP 3073206A JP 7320691 A JP7320691 A JP 7320691A JP H04307957 A JPH04307957 A JP H04307957A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- aluminum
- film
- aluminum wiring
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 36
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 127
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 127
- 229910052751 metal Inorganic materials 0.000 claims abstract description 115
- 239000002184 metal Substances 0.000 claims abstract description 115
- 238000002844 melting Methods 0.000 claims abstract description 34
- 230000008018 melting Effects 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims description 43
- 239000000758 substrate Substances 0.000 claims description 21
- 239000003870 refractory metal Substances 0.000 claims description 12
- 229910000838 Al alloy Inorganic materials 0.000 abstract description 68
- 239000004411 aluminium Substances 0.000 abstract 3
- 239000010410 layer Substances 0.000 description 300
- 229920002120 photoresistant polymer Polymers 0.000 description 47
- 239000012535 impurity Substances 0.000 description 30
- 239000011229 interlayer Substances 0.000 description 29
- 230000008569 process Effects 0.000 description 19
- 238000005530 etching Methods 0.000 description 18
- 230000004888 barrier function Effects 0.000 description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 229910052814 silicon oxide Inorganic materials 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 238000007796 conventional method Methods 0.000 description 12
- 239000007789 gas Substances 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 10
- 238000010438 heat treatment Methods 0.000 description 9
- 229910052721 tungsten Inorganic materials 0.000 description 9
- 239000010937 tungsten Substances 0.000 description 9
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 8
- 239000000126 substance Substances 0.000 description 7
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 238000002955 isolation Methods 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 239000002253 acid Substances 0.000 description 4
- 239000003513 alkali Substances 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 4
- 229910003910 SiCl4 Inorganic materials 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000002265 prevention Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 3
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000005546 reactive sputtering Methods 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910021364 Al-Si alloy Inorganic materials 0.000 description 1
- 229910018182 Al—Cu Inorganic materials 0.000 description 1
- 229910018523 Al—S Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910017758 Cu-Si Inorganic materials 0.000 description 1
- 229910017931 Cu—Si Inorganic materials 0.000 description 1
- 244000228957 Ferula foetida Species 0.000 description 1
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 238000012993 chemical processing Methods 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 150000003657 tungsten Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、半導体集積回路装置
の配線接続構造およびその製造方法に関し、特に、多層
アルミニウム配線層の各層が接続孔を通じて接続された
半導体集積回路装置の配線接続構造およびその製造方法
に関するものである。
の配線接続構造およびその製造方法に関し、特に、多層
アルミニウム配線層の各層が接続孔を通じて接続された
半導体集積回路装置の配線接続構造およびその製造方法
に関するものである。
【０００２】
【従来の技術】半導体装置においては、通常、半導体基
板上にトランジスタ等の素子（エレメント）が形成され
る。これらの素子間や、素子と外部回路との間を電気的
に接続するために、各種の配線が半導体基板上に形成さ
れる。従来、これらの配線としては、多結晶シリコン膜
、高融点金属膜、高融点金属シリサイド膜、アルミニウ
ム膜やアルミニウム合金膜等が用いられてきた。最近、
高速性が要求され、高集積化が図られた半導体集積回路
装置においては、配線抵抗を小さくする必要がある。そ
のため、比抵抗の小さいアルミニウム膜やアルミニウム
合金膜によって形成されたアルミニウム多層配線構造が
半導体集積回路装置において必須の配線構造となってい
る。
板上にトランジスタ等の素子（エレメント）が形成され
る。これらの素子間や、素子と外部回路との間を電気的
に接続するために、各種の配線が半導体基板上に形成さ
れる。従来、これらの配線としては、多結晶シリコン膜
、高融点金属膜、高融点金属シリサイド膜、アルミニウ
ム膜やアルミニウム合金膜等が用いられてきた。最近、
高速性が要求され、高集積化が図られた半導体集積回路
装置においては、配線抵抗を小さくする必要がある。そ
のため、比抵抗の小さいアルミニウム膜やアルミニウム
合金膜によって形成されたアルミニウム多層配線構造が
半導体集積回路装置において必須の配線構造となってい
る。
【０００３】図２０は、従来の半導体集積回路装置にお
けるアルミニウム多層配線構造の一例を示す部分平面図
である。図２１は、図２０のＸＸＩ−ＸＸＩ線における
断面を示す部分断面図である。
けるアルミニウム多層配線構造の一例を示す部分平面図
である。図２１は、図２０のＸＸＩ−ＸＸＩ線における
断面を示す部分断面図である。
【０００４】これらの図を参照して、ｐ型シリコン基板
１には、ｐ型ウェル２とｎ型ウェル３とが形成されてい
る。ｐ型ウェル２にはｎ型ＭＯＳトランジスタ８が形成
されている。ｎ型ウェル３にはｐ型ＭＯＳトランジスタ
９が形成されている。ｎ型ＭＯＳトランジスタ８は１対
のソースおよびドレイン領域としてｎ型不純物領域８１
，８２と、それらの間に形成されたゲート電極７とを含
む。ｐ型ＭＯＳトランジスタ９は１対のソースおよびド
レイン領域としてｐ型不純物領域９１，９２と、それら
の間に形成されたゲート電極７とを含む。ｎ型ＭＯＳト
ランジスタ８、ｐ型ＭＯＳトランジスタ９のそれぞれを
電気的に分離するためにそれらの間に分離酸化膜５が形
成されている。この分離酸化膜５の下にはｐ型不純物領
域からなる反転防止領域４が形成されている。
１には、ｐ型ウェル２とｎ型ウェル３とが形成されてい
る。ｐ型ウェル２にはｎ型ＭＯＳトランジスタ８が形成
されている。ｎ型ウェル３にはｐ型ＭＯＳトランジスタ
９が形成されている。ｎ型ＭＯＳトランジスタ８は１対
のソースおよびドレイン領域としてｎ型不純物領域８１
，８２と、それらの間に形成されたゲート電極７とを含
む。ｐ型ＭＯＳトランジスタ９は１対のソースおよびド
レイン領域としてｐ型不純物領域９１，９２と、それら
の間に形成されたゲート電極７とを含む。ｎ型ＭＯＳト
ランジスタ８、ｐ型ＭＯＳトランジスタ９のそれぞれを
電気的に分離するためにそれらの間に分離酸化膜５が形
成されている。この分離酸化膜５の下にはｐ型不純物領
域からなる反転防止領域４が形成されている。
【０００５】シリコン酸化膜１０に形成されたコンタク
ト孔を通じてｎ型不純物領域８１，８２、ｐ型不純物領
域９１，９２のそれぞれに接続するように第１アルミニ
ウム配線層１Ａが形成されている。図２０を参照して、
第１アルミニウム配線層１Ａはコンタクト孔Ｃ２を通じ
てｎ型不純物領域８１に接続する。第１アルミニウム配
線層１Ａはコンタクト孔Ｃ５を通じてｐ型不純物領域９
１に接続する。また、第１アルミニウム配線層１Ａはコ
ンタクト孔Ｃ３を通じてｎ型不純物領域８２に接続し、
コンタクト孔Ｃ４を通じてｐ型不純物領域９２に接続す
る。さらに、第１アルミニウム配線層１Ａはコンタクト
孔Ｃ１を通じてゲート電極７にも接続する。
ト孔を通じてｎ型不純物領域８１，８２、ｐ型不純物領
域９１，９２のそれぞれに接続するように第１アルミニ
ウム配線層１Ａが形成されている。図２０を参照して、
第１アルミニウム配線層１Ａはコンタクト孔Ｃ２を通じ
てｎ型不純物領域８１に接続する。第１アルミニウム配
線層１Ａはコンタクト孔Ｃ５を通じてｐ型不純物領域９
１に接続する。また、第１アルミニウム配線層１Ａはコ
ンタクト孔Ｃ３を通じてｎ型不純物領域８２に接続し、
コンタクト孔Ｃ４を通じてｐ型不純物領域９２に接続す
る。さらに、第１アルミニウム配線層１Ａはコンタクト
孔Ｃ１を通じてゲート電極７にも接続する。
【０００６】この第１アルミニウム配線層１Ａはバリア
メタル層１１とアルミニウム合金層１２と上層金属層１
３０とを含む。この第１アルミニウム配線層１Ａの構成
の従来例が特開昭６４−８００６５号公報に示されてい
る。その公報によれば、バリアメタル層１１は１００〜
２００Å程度の膜厚を有するＭｏＳｉｘ から形成され
る。アルミニウム合金層１２は４０００〜６０００Å程
度の膜厚を有するＡｌ−Ｃｕ−Ｓｉ合金から形成される
。上層金属層１３０は１００〜１０００Å程度の膜厚を
有するＭｏＳｉｘ から形成される。
メタル層１１とアルミニウム合金層１２と上層金属層１
３０とを含む。この第１アルミニウム配線層１Ａの構成
の従来例が特開昭６４−８００６５号公報に示されてい
る。その公報によれば、バリアメタル層１１は１００〜
２００Å程度の膜厚を有するＭｏＳｉｘ から形成され
る。アルミニウム合金層１２は４０００〜６０００Å程
度の膜厚を有するＡｌ−Ｃｕ−Ｓｉ合金から形成される
。上層金属層１３０は１００〜１０００Å程度の膜厚を
有するＭｏＳｉｘ から形成される。
【０００７】第２アルミニウム配線層２Ａ（１５）はス
ルーホールＴ（１９）を通じて第１アルミニウム配線層
１Ａに接続する。第１アルミニウム配線層１Ａと第２ア
ルミニウム配線層２Ａとの間には層間絶縁膜１４が形成
されている。第２アルミニウム配線層２Ａの上にはパッ
シベーション膜１６が形成されている。
ルーホールＴ（１９）を通じて第１アルミニウム配線層
１Ａに接続する。第１アルミニウム配線層１Ａと第２ア
ルミニウム配線層２Ａとの間には層間絶縁膜１４が形成
されている。第２アルミニウム配線層２Ａの上にはパッ
シベーション膜１６が形成されている。
【０００８】次に、図２１に示された配線接続構造の形
成方法について説明する。図２２〜図３２は従来の配線
接続構造の製造方法の各工程における断面構造を示す部
分断面図である。
成方法について説明する。図２２〜図３２は従来の配線
接続構造の製造方法の各工程における断面構造を示す部
分断面図である。
【０００９】図２２を参照して、ｐ型シリコン基板１に
ｐ型ウェル２とｎ型ウェル３とが形成される。素子形成
領域を電気的に分離するために厚いシリコン酸化膜から
なる分離酸化膜５と、その下にｐ型不純物領域からなる
反転防止領域４が形成される。ｐ型ウェル２の素子形成
領域には、１対のソースおよびドレイン領域としてのｎ
型不純物領域８１，８２を含むｎ型ＭＯＳトランジスタ
８が形成される。また、ｎ型ウェル３の素子形成領域に
は、１対のソースおよびドレイン領域としてのｐ型不純
物領域９１，９２を含むｐ型ＭＯＳトランジスタ９が形
成される。ｎ型不純物領域８１，８２、ｐ型不純物領域
９１，９２のそれぞれの表面を露出させるコンタクト孔
を有するシリコン酸化膜１０が形成される。
ｐ型ウェル２とｎ型ウェル３とが形成される。素子形成
領域を電気的に分離するために厚いシリコン酸化膜から
なる分離酸化膜５と、その下にｐ型不純物領域からなる
反転防止領域４が形成される。ｐ型ウェル２の素子形成
領域には、１対のソースおよびドレイン領域としてのｎ
型不純物領域８１，８２を含むｎ型ＭＯＳトランジスタ
８が形成される。また、ｎ型ウェル３の素子形成領域に
は、１対のソースおよびドレイン領域としてのｐ型不純
物領域９１，９２を含むｐ型ＭＯＳトランジスタ９が形
成される。ｎ型不純物領域８１，８２、ｐ型不純物領域
９１，９２のそれぞれの表面を露出させるコンタクト孔
を有するシリコン酸化膜１０が形成される。
【００１０】次に図２３に示すように、ｎ型不純物領域
８１，８２、ｐ型不純物領域９１，９２のそれぞれに接
続するように高融点金属を含むバリアメタル層１１が反
応性スパッタリング法を用いて形成される。このバリア
メタル層１１の上にはアルミニウム合金層１２がスパッ
タリング法を用いて形成される。さらに、アルミニウム
合金層１２の上には高融点金属を含む上層金属層１３０
がスパッタリング法を用いて形成される。
８１，８２、ｐ型不純物領域９１，９２のそれぞれに接
続するように高融点金属を含むバリアメタル層１１が反
応性スパッタリング法を用いて形成される。このバリア
メタル層１１の上にはアルミニウム合金層１２がスパッ
タリング法を用いて形成される。さらに、アルミニウム
合金層１２の上には高融点金属を含む上層金属層１３０
がスパッタリング法を用いて形成される。
【００１１】図２４を参照して、上層金属層１３０の上
にはフォトレジスト膜１７が形成される。このフォトレ
ジスト膜１７をパターニングするために、矢印で示され
るように所定の領域１７ａのみに露光処理が施される。
にはフォトレジスト膜１７が形成される。このフォトレ
ジスト膜１７をパターニングするために、矢印で示され
るように所定の領域１７ａのみに露光処理が施される。
【００１２】図２５に示すように、フォトレジスト膜１
７の現像処理により、露光部分１７ａのみが選択的に除
去される。
７の現像処理により、露光部分１７ａのみが選択的に除
去される。
【００１３】図２６を参照して、フォトレジスト膜１７
をマスクとして用いて反応性イオンエッチングにより、
上層金属層１３０、アルミニウム合金層１２、バリアメ
タル層１１が選択的に除去される。
をマスクとして用いて反応性イオンエッチングにより、
上層金属層１３０、アルミニウム合金層１２、バリアメ
タル層１１が選択的に除去される。
【００１４】図２７に示すように、全面上に層間絶縁膜
１４が形成される。
１４が形成される。
【００１５】図２８に示すように、層間絶縁膜１４の上
にフォトレジスト膜１８が形成される。フォトレジスト
膜１８をパターニングするために、矢印で示されるよう
に所定の領域１８ａのみに露光処理が施される。
にフォトレジスト膜１８が形成される。フォトレジスト
膜１８をパターニングするために、矢印で示されるよう
に所定の領域１８ａのみに露光処理が施される。
【００１６】図２９に示すように、フォトレジスト膜１
８の現像処理により、露光部分１８ａが選択的に除去さ
れる。
８の現像処理により、露光部分１８ａが選択的に除去さ
れる。
【００１７】図３０に示すように、フォトレジスト膜１
８をマスクとして用いて層間絶縁膜１４が選択的に除去
されることにより、スルーホール１９が形成される。
８をマスクとして用いて層間絶縁膜１４が選択的に除去
されることにより、スルーホール１９が形成される。
【００１８】図３１に示すように、スルーホール１９を
通じて上層金属層１３０の表面に接触するように第２ア
ルミニウム配線層１５が形成される。
通じて上層金属層１３０の表面に接触するように第２ア
ルミニウム配線層１５が形成される。
【００１９】最後に図３２を参照して、第２アルミニウ
ム配線層１５の表面を覆うようにパッシベーション膜１
６が形成される。
ム配線層１５の表面を覆うようにパッシベーション膜１
６が形成される。
【００２０】
【発明が解決しようとする課題】上述のような配線接続
構造においては、第１アルミニウム配線層１Ａとして、
高融点金属を含むバリアメタル層１１と、アルミニウム
合金層１２と、高融点金属を含む上層金属層１３０とが
組合わせられた構造の配線層が用いられる。このような
構造のアルミニウム配線層においてバリアメタル層１１
は以下の理由により用いられる。
構造においては、第１アルミニウム配線層１Ａとして、
高融点金属を含むバリアメタル層１１と、アルミニウム
合金層１２と、高融点金属を含む上層金属層１３０とが
組合わせられた構造の配線層が用いられる。このような
構造のアルミニウム配線層においてバリアメタル層１１
は以下の理由により用いられる。
【００２１】（ｉ） コンタクト部においてアルミニ
ウムとシリコン基板（不純物拡散領域）とが直接接触す
ると、局部的に異常反応（アロイスパイク）が起こる。 これにより、その反応層が不純物拡散領域を突破って、
シリコン基板の下方に延びる。その結果、不純物拡散領
域の接合リークが発生する。これを防止するためにバリ
アメタル層がシリコン基板（不純物拡散領域）と直接接
触するように形成される。
ウムとシリコン基板（不純物拡散領域）とが直接接触す
ると、局部的に異常反応（アロイスパイク）が起こる。 これにより、その反応層が不純物拡散領域を突破って、
シリコン基板の下方に延びる。その結果、不純物拡散領
域の接合リークが発生する。これを防止するためにバリ
アメタル層がシリコン基板（不純物拡散領域）と直接接
触するように形成される。
【００２２】（ｉｉ） アルミニウム合金層中のシリ
コンが固相エピタキシャル成長によりコンタクト部に析
出する。これにより、接触不良が発生する。これを防止
するために、バリアメタル層がアルミニウム合金層の下
に形成される。
コンが固相エピタキシャル成長によりコンタクト部に析
出する。これにより、接触不良が発生する。これを防止
するために、バリアメタル層がアルミニウム合金層の下
に形成される。
【００２３】一方、アルミニウム合金層１２の上に高融
点金属を含む上層金属層１３０が形成される理由は以下
のとおりである。
点金属を含む上層金属層１３０が形成される理由は以下
のとおりである。
【００２４】（ａ） 第１アルミニウム配線層を選択
的に除去するために、あるいは第１アルミニウム層の表
面に達するスルーホールを形成するために、フォトレジ
スト膜が第１アルミニウム配線層の上に形成される。こ
のとき、フォトレジスト膜に選択的に露光処理が施され
る。フォトレジスト膜に入射された光は第１アルミニウ
ム配線層の表面に達する。第１アルミニウム配線層の最
上層部がアルミニウム合金層から構成されると、フォト
レジスト膜を通過した光はアルミニウム合金層の表面で
反射する。この反射光がフォトレジスト膜の露光領域を
拡大する。これにより、フォトレジスト膜のパターン寸
法に誤差が生じる。
的に除去するために、あるいは第１アルミニウム層の表
面に達するスルーホールを形成するために、フォトレジ
スト膜が第１アルミニウム配線層の上に形成される。こ
のとき、フォトレジスト膜に選択的に露光処理が施され
る。フォトレジスト膜に入射された光は第１アルミニウ
ム配線層の表面に達する。第１アルミニウム配線層の最
上層部がアルミニウム合金層から構成されると、フォト
レジスト膜を通過した光はアルミニウム合金層の表面で
反射する。この反射光がフォトレジスト膜の露光領域を
拡大する。これにより、フォトレジスト膜のパターン寸
法に誤差が生じる。
【００２５】図３３は、第１アルミニウム配線層を選択
的に除去するためにその上に形成されたフォトレジスト
膜の露光処理時における問題点を示す断面図である。第
１アルミニウム配線層はバリアメタル層１１とアルミニ
ウム合金層１２とから構成されいる。アルミニウム合金
層１２の上にフォトレジスト膜１７が形成される。フォ
トレジスト膜１７のパターニングにおいて、光が矢印で
示されるように所定の露光領域１７ａ（点線で示されて
いる）に入射される。このとき、入射光は矢印で示され
るようにアルミニウム合金層１２の表面上で反射し、所
定の露光領域１７ａ以外の領域１７ｂ（二点鎖線で示さ
れている）をも照射する。このように反射光によってフ
ォトレジスト膜１７の露光部分が拡大されるため、仕上
りのレジストパターンの寸法に誤差が生ずる。
的に除去するためにその上に形成されたフォトレジスト
膜の露光処理時における問題点を示す断面図である。第
１アルミニウム配線層はバリアメタル層１１とアルミニ
ウム合金層１２とから構成されいる。アルミニウム合金
層１２の上にフォトレジスト膜１７が形成される。フォ
トレジスト膜１７のパターニングにおいて、光が矢印で
示されるように所定の露光領域１７ａ（点線で示されて
いる）に入射される。このとき、入射光は矢印で示され
るようにアルミニウム合金層１２の表面上で反射し、所
定の露光領域１７ａ以外の領域１７ｂ（二点鎖線で示さ
れている）をも照射する。このように反射光によってフ
ォトレジスト膜１７の露光部分が拡大されるため、仕上
りのレジストパターンの寸法に誤差が生ずる。
【００２６】図３４は、第１アルミニウム配線層の表面
に達するスルーホールを形成するためにその上に形成さ
れたフォトレジスト膜の露光時における問題点を示す断
面図である。第１アルミニウム配線層の最上層部である
アルミニウム合金層１２の上には層間絶縁膜１４が形成
されている。この層間絶縁膜１４にスルーホールを形成
するために、すなわち、この層間絶縁膜１４を選択的に
除去するためにフォトレジスト膜１８が形成されている
。このフォトレジスト膜１８の所定の露光領域１８ａの
みに矢印で示されるように光が入射される。この入射光
はフォトレジスト膜１８を通過し、アルミニウム合金層
１２の表面にも達する。アルミニウム合金層１２の表面
で反射した光は、所定の露光領域１８ａ（点線で示され
ている）以外の領域１８ｂ（二点鎖線で示されている）
にも照射する。そのため、フォトレジスト膜１８の露光
部分が拡大され、仕上りのレジストパターンの寸法に誤
差が生ずる。
に達するスルーホールを形成するためにその上に形成さ
れたフォトレジスト膜の露光時における問題点を示す断
面図である。第１アルミニウム配線層の最上層部である
アルミニウム合金層１２の上には層間絶縁膜１４が形成
されている。この層間絶縁膜１４にスルーホールを形成
するために、すなわち、この層間絶縁膜１４を選択的に
除去するためにフォトレジスト膜１８が形成されている
。このフォトレジスト膜１８の所定の露光領域１８ａの
みに矢印で示されるように光が入射される。この入射光
はフォトレジスト膜１８を通過し、アルミニウム合金層
１２の表面にも達する。アルミニウム合金層１２の表面
で反射した光は、所定の露光領域１８ａ（点線で示され
ている）以外の領域１８ｂ（二点鎖線で示されている）
にも照射する。そのため、フォトレジスト膜１８の露光
部分が拡大され、仕上りのレジストパターンの寸法に誤
差が生ずる。
【００２７】上述のような問題点を解消するためにアル
ミニウム合金層１２の上に上層金属層１３０が形成され
る。すなわち、フォトレジスト膜の露光処理時において
、第１アルミニウム配線層の表面での反射光を低減する
ためにアルミニウム合金層１２の上に高融点金属を含む
上層金属層１３０が形成される。図３３、図３４のそれ
ぞれに対応する製造工程は図２４、図２８に示されてい
る。
ミニウム合金層１２の上に上層金属層１３０が形成され
る。すなわち、フォトレジスト膜の露光処理時において
、第１アルミニウム配線層の表面での反射光を低減する
ためにアルミニウム合金層１２の上に高融点金属を含む
上層金属層１３０が形成される。図３３、図３４のそれ
ぞれに対応する製造工程は図２４、図２８に示されてい
る。
【００２８】（ｂ） また、第１アルミニウム配線層
の最上層部がアルミニウム合金層から構成されると、そ
の上にシリコン酸化膜やフォトレジストを形成する後工
程の熱処理等により、アルミニウム合金層の表面からア
ルミニウムの突起物（ヒロック）が固相成長する。
の最上層部がアルミニウム合金層から構成されると、そ
の上にシリコン酸化膜やフォトレジストを形成する後工
程の熱処理等により、アルミニウム合金層の表面からア
ルミニウムの突起物（ヒロック）が固相成長する。
【００２９】図３５は、ヒロックが発生した場合の問題
点を示す部分断面図である。第１アルミニウム配線層の
最上層部にはアルミニウム合金層１２が形成されている
。このアルミニウム合金層１２の上にはシリコン酸化膜
等からなる層間絶縁膜１４が形成されている。この層間
絶縁膜１４にスルーホールを形成するためにパターニン
グされたフォトレジスト膜１８が形成されている。層間
絶縁膜１４とフォトレジスト膜１８の形成工程において
熱処理が加えられることにより、アルミニウム合金層１
２の表面にヒロック１２ａが発生している。このヒロッ
ク１２ａに起因して層間絶縁膜１４に突出部１４ａが形
成される。そのため、突出部１４ａの上に形成されるフ
ォトレジスト膜１８の膜厚は、他の領域のフォトレジス
ト膜１８の膜厚よりも薄くなっている。その結果、この
フォトレジスト膜１８をマスクとして用いてエッチング
処理が施されると、層間絶縁膜１４の所定の除去される
べき領域１４ｂだけでなく、層間絶縁膜１４の突出領域
１４ｃも除去されてしまう。これにより、第１アルミニ
ウム配線層の最上層部であるアルミニウム合金層１２の
ヒロック１２ａの部分が露出し、その上に形成される第
２アルミニウム配線層と短絡するという問題を引起こす
。
点を示す部分断面図である。第１アルミニウム配線層の
最上層部にはアルミニウム合金層１２が形成されている
。このアルミニウム合金層１２の上にはシリコン酸化膜
等からなる層間絶縁膜１４が形成されている。この層間
絶縁膜１４にスルーホールを形成するためにパターニン
グされたフォトレジスト膜１８が形成されている。層間
絶縁膜１４とフォトレジスト膜１８の形成工程において
熱処理が加えられることにより、アルミニウム合金層１
２の表面にヒロック１２ａが発生している。このヒロッ
ク１２ａに起因して層間絶縁膜１４に突出部１４ａが形
成される。そのため、突出部１４ａの上に形成されるフ
ォトレジスト膜１８の膜厚は、他の領域のフォトレジス
ト膜１８の膜厚よりも薄くなっている。その結果、この
フォトレジスト膜１８をマスクとして用いてエッチング
処理が施されると、層間絶縁膜１４の所定の除去される
べき領域１４ｂだけでなく、層間絶縁膜１４の突出領域
１４ｃも除去されてしまう。これにより、第１アルミニ
ウム配線層の最上層部であるアルミニウム合金層１２の
ヒロック１２ａの部分が露出し、その上に形成される第
２アルミニウム配線層と短絡するという問題を引起こす
。
【００３０】このような問題を解決するため、フォトレ
ジスト膜１８の膜厚を厚くするだけでなく、第１アルミ
ニウム配線層の最上層部として、アルミニウム合金層１
２の上に高融点金属を含む上層金属層１３０が形成され
る。なお、アルミニウム合金層１２の上に高融点金属を
含む上層金属層１３０が形成された場合の図３５に対応
する製造工程は図２９に示されている。
ジスト膜１８の膜厚を厚くするだけでなく、第１アルミ
ニウム配線層の最上層部として、アルミニウム合金層１
２の上に高融点金属を含む上層金属層１３０が形成され
る。なお、アルミニウム合金層１２の上に高融点金属を
含む上層金属層１３０が形成された場合の図３５に対応
する製造工程は図２９に示されている。
【００３１】（ｃ） 第１アルミニウム配線層の上に
は層間絶縁膜やパッシベーション膜が形成される。これ
らの上層の絶縁膜の膜応力により第１アルミニウム配線
層が断線する場合がある。このようなストレス・マイグ
レーション現象に対する耐性を高めるために、高融点金
属を含む上層金属層がアルミニウム合金層の上に形成さ
れる。また、第１アルミニウム配線層の主要部を構成す
るアルミニウム合金層がエレクトロ・マイグレーション
によって欠損した場合に、第１アルミニウム配線層全体
の断線を防止するために上層金属層がアルミニウム合金
層の上に形成される。なお、エレクトロ・マイグレーシ
ョンとは、高密度の電子流が配線金属原子に衝突、散乱
する際に、金属原子が移動する現象をいう。このエレク
トロ・マイグレーションの効果によって、結晶粒界に沿
ってボイドと呼ばれる配線層の欠損が発生する。このボ
イドは次第に成長し、配線層の断面積の減少に伴なって
電流密度が増大し、発熱、断線を引起こす。
は層間絶縁膜やパッシベーション膜が形成される。これ
らの上層の絶縁膜の膜応力により第１アルミニウム配線
層が断線する場合がある。このようなストレス・マイグ
レーション現象に対する耐性を高めるために、高融点金
属を含む上層金属層がアルミニウム合金層の上に形成さ
れる。また、第１アルミニウム配線層の主要部を構成す
るアルミニウム合金層がエレクトロ・マイグレーション
によって欠損した場合に、第１アルミニウム配線層全体
の断線を防止するために上層金属層がアルミニウム合金
層の上に形成される。なお、エレクトロ・マイグレーシ
ョンとは、高密度の電子流が配線金属原子に衝突、散乱
する際に、金属原子が移動する現象をいう。このエレク
トロ・マイグレーションの効果によって、結晶粒界に沿
ってボイドと呼ばれる配線層の欠損が発生する。このボ
イドは次第に成長し、配線層の断面積の減少に伴なって
電流密度が増大し、発熱、断線を引起こす。
【００３２】（ｄ） また、第１アルミニウム配線層
の最上層部がアルミニウム合金層から構成されると、ス
ルーホール形成時に生ずる残渣物や反応生成物等を除去
することが困難になるという問題を引起こす。
の最上層部がアルミニウム合金層から構成されると、ス
ルーホール形成時に生ずる残渣物や反応生成物等を除去
することが困難になるという問題を引起こす。
【００３３】図３６は、第１アルミニウム配線層の表面
を露出させるスルーホールを形成するときに発生する問
題点を示す断面図である。第１アルミニウム配線層の最
上層部としてのアルミニウム合金層１２の表面を露出す
るようにスルーホール１９が層間絶縁膜１４に形成され
ている。このスルーホール１９の形成時において、エッ
チング工程における残渣物２０ａがスルーホール１９の
側壁に残存する。この残渣物２０ａは、層間絶縁膜１４
の上に形成されたフォトレジスト膜をアッシング（Ａｓ
ｈｉｎｇ）により除去した後においても残存する。また
、スルーホール１９の底面、すなわち露出されたアルミ
ニウム合金層１２の表面には変質物２０ｂ等が形成され
ている。これらの残渣物２０ａや変質物２０ｂを除去し
、スルーホール１９における第１アルミニウム配線層と
第２アルミニウム配線層との界面を安定化させるために
、洗浄処理が施される必要がある。しかしながら、この
洗浄処理を酸やアルカリの溶液を用いた湿式化学処理に
よって行なうことは困難である。それは、スルーホール
１９によって露出されたアルミニウム合金層１２の表面
が酸やアルカリの溶液によって腐食されるからである。 スルーホール１９の洗浄処理を湿式化学処理によって充
分に行なうために、第１アルミニウム配線層の最上層部
として、アルミニウム合金層１２の上に高融点金属を含
む上層金属層１３が形成される。
を露出させるスルーホールを形成するときに発生する問
題点を示す断面図である。第１アルミニウム配線層の最
上層部としてのアルミニウム合金層１２の表面を露出す
るようにスルーホール１９が層間絶縁膜１４に形成され
ている。このスルーホール１９の形成時において、エッ
チング工程における残渣物２０ａがスルーホール１９の
側壁に残存する。この残渣物２０ａは、層間絶縁膜１４
の上に形成されたフォトレジスト膜をアッシング（Ａｓ
ｈｉｎｇ）により除去した後においても残存する。また
、スルーホール１９の底面、すなわち露出されたアルミ
ニウム合金層１２の表面には変質物２０ｂ等が形成され
ている。これらの残渣物２０ａや変質物２０ｂを除去し
、スルーホール１９における第１アルミニウム配線層と
第２アルミニウム配線層との界面を安定化させるために
、洗浄処理が施される必要がある。しかしながら、この
洗浄処理を酸やアルカリの溶液を用いた湿式化学処理に
よって行なうことは困難である。それは、スルーホール
１９によって露出されたアルミニウム合金層１２の表面
が酸やアルカリの溶液によって腐食されるからである。 スルーホール１９の洗浄処理を湿式化学処理によって充
分に行なうために、第１アルミニウム配線層の最上層部
として、アルミニウム合金層１２の上に高融点金属を含
む上層金属層１３が形成される。
【００３４】（ｅ） 以上の（ａ）〜（ｄ）の理由か
ら、第１アルミニウム配線層の最上層部には高融点金属
を含む上層金属層が形成される。しかしながら、スルー
ホールの領域においては、第１アルミニウム配線層を構
成するアルミニウム合金層１２と第２アルミニウム配線
層１５とが上層金属層１３０を介在させて接続されてい
る。そのため、このような配線接続構造では、上層金属
層１３０を介在させない構造に比べて上層金属層の分だ
け、スルーホール抵抗値が大きくなっている。たとえば
、比抵抗が１００×１０−６Ω・ｃｍの高融点金属を含
む上層金属層を０．１μｍの膜厚で形成した場合、０．
８μｍ角のスルーホールの抵抗値は約０．２Ωだけ増大
し、高融点金属を含む上層金属層を介在させない場合に
比べて約２〜４倍になる。また、通常、層間絶縁膜１４
を形成するときに施される４００〜５００℃の熱処理に
よって、高融点金属を含む上層金属層１３０とアルミニ
ウム合金層１２とが反応して新たな合金層を形成する場
合がある。たとえば、Ｔｉを含む上層金属層１３０が形
成される場合には、アルミニウムとチタンの反応が進行
し、スルーホールの抵抗値は著しく増大する。
ら、第１アルミニウム配線層の最上層部には高融点金属
を含む上層金属層が形成される。しかしながら、スルー
ホールの領域においては、第１アルミニウム配線層を構
成するアルミニウム合金層１２と第２アルミニウム配線
層１５とが上層金属層１３０を介在させて接続されてい
る。そのため、このような配線接続構造では、上層金属
層１３０を介在させない構造に比べて上層金属層の分だ
け、スルーホール抵抗値が大きくなっている。たとえば
、比抵抗が１００×１０−６Ω・ｃｍの高融点金属を含
む上層金属層を０．１μｍの膜厚で形成した場合、０．
８μｍ角のスルーホールの抵抗値は約０．２Ωだけ増大
し、高融点金属を含む上層金属層を介在させない場合に
比べて約２〜４倍になる。また、通常、層間絶縁膜１４
を形成するときに施される４００〜５００℃の熱処理に
よって、高融点金属を含む上層金属層１３０とアルミニ
ウム合金層１２とが反応して新たな合金層を形成する場
合がある。たとえば、Ｔｉを含む上層金属層１３０が形
成される場合には、アルミニウムとチタンの反応が進行
し、スルーホールの抵抗値は著しく増大する。
【００３５】以上のように、第１アルミニウム配線層の
最上層部として高融点金属を含む上層金属層を用いる上
で上記（ａ）〜（ｄ）で示された役割を果したとしても
、スルーホールの抵抗値を上昇させるという問題点があ
った。特開昭６４−８００６５号公報には第１アルミニ
ウム配線層の最上層部としてＭｏＳｉｘ からなる上層
金属層が形成された構造が示されているが、上記（ａ）
〜（ｄ）で示された役割を果し、かつスルーホール抵抗
値の上昇を抑制した配線接続構造は示されていない。
最上層部として高融点金属を含む上層金属層を用いる上
で上記（ａ）〜（ｄ）で示された役割を果したとしても
、スルーホールの抵抗値を上昇させるという問題点があ
った。特開昭６４−８００６５号公報には第１アルミニ
ウム配線層の最上層部としてＭｏＳｉｘ からなる上層
金属層が形成された構造が示されているが、上記（ａ）
〜（ｄ）で示された役割を果し、かつスルーホール抵抗
値の上昇を抑制した配線接続構造は示されていない。
【００３６】この発明の目的は上述のような問題点を解
決することであり、第１アルミニウム配線層の最上層部
における反射率を低減し、ヒロックの発生を防止し、信
頼性を向上させるとともに、スルーホールの領域におい
て、残渣物を低減させ、界面を安定化させ、かつスルー
ホール抵抗値の上昇を抑制することが可能な配線接続構
造およびその製造方法を提供することである。
決することであり、第１アルミニウム配線層の最上層部
における反射率を低減し、ヒロックの発生を防止し、信
頼性を向上させるとともに、スルーホールの領域におい
て、残渣物を低減させ、界面を安定化させ、かつスルー
ホール抵抗値の上昇を抑制することが可能な配線接続構
造およびその製造方法を提供することである。
【００３７】
【課題を解決するための手段】この発明の１つの局面に
従った半導体集積回路装置の配線接続構造は、少なくと
も２層のアルミニウム配線が接続孔を通じて電気的に接
続されるものであり、主表面を有する半導体基板と、第
１のアルミニウム配線層と、絶縁層と、第２のアルミニ
ウム配線層とを備える。第１のアルミニウム配線層は、
アルミニウム含有層と、そのアルミニウム含有層の上に
形成された高融点金属含有層とを含み、半導体基板の主
表面上に形成されている。絶縁層は、高融点金属含有層
の表面に達する貫通孔を有し、第１のアルミニウム配線
層の上に形成されている。第２のアルミニウム配線層は
、貫通孔を通じて高融点金属含有層の表面に接触するこ
とにより、第１のアルミニウム配線層に電気的に接続さ
れている。高融点金属含有層は、第２のアルミニウム配
線層に接触する接触部と、第２のアルミニウム配線層に
接触しない非接触部とを含む。接触部は非接触部よりも
小さい膜厚を有する。
従った半導体集積回路装置の配線接続構造は、少なくと
も２層のアルミニウム配線が接続孔を通じて電気的に接
続されるものであり、主表面を有する半導体基板と、第
１のアルミニウム配線層と、絶縁層と、第２のアルミニ
ウム配線層とを備える。第１のアルミニウム配線層は、
アルミニウム含有層と、そのアルミニウム含有層の上に
形成された高融点金属含有層とを含み、半導体基板の主
表面上に形成されている。絶縁層は、高融点金属含有層
の表面に達する貫通孔を有し、第１のアルミニウム配線
層の上に形成されている。第２のアルミニウム配線層は
、貫通孔を通じて高融点金属含有層の表面に接触するこ
とにより、第１のアルミニウム配線層に電気的に接続さ
れている。高融点金属含有層は、第２のアルミニウム配
線層に接触する接触部と、第２のアルミニウム配線層に
接触しない非接触部とを含む。接触部は非接触部よりも
小さい膜厚を有する。
【００３８】この発明のもう１つの局面に従った半導体
集積回路装置の配線接続構造の製造方法によれば、まず
、アルミニウム含有層と、そのアルミニウム含有層の上
に形成された高融点金属含有層とを含む第１のアルミニ
ウム配線層が半導体基板の主表面上に形成される。第１
のアルミニウム配線層の上には絶縁層が形成される。 この絶縁層を選択的に除去することにより、少なくとも
高融点金属含有層の表面を露出させる貫通孔が形成され
る。貫通孔を通じてその表面が露出する高融点金属含有
層の部分の膜厚が減少するように、高融点金属含有層が
選択的に除去される。貫通孔を通じて高融点金属含有層
の表面に接触するように絶縁層の上に第２のアルミニウ
ム配線層が形成される。
集積回路装置の配線接続構造の製造方法によれば、まず
、アルミニウム含有層と、そのアルミニウム含有層の上
に形成された高融点金属含有層とを含む第１のアルミニ
ウム配線層が半導体基板の主表面上に形成される。第１
のアルミニウム配線層の上には絶縁層が形成される。 この絶縁層を選択的に除去することにより、少なくとも
高融点金属含有層の表面を露出させる貫通孔が形成され
る。貫通孔を通じてその表面が露出する高融点金属含有
層の部分の膜厚が減少するように、高融点金属含有層が
選択的に除去される。貫通孔を通じて高融点金属含有層
の表面に接触するように絶縁層の上に第２のアルミニウ
ム配線層が形成される。
【００３９】
【作用】この発明においては、第２のアルミニウム配線
層に接触する接触部（貫通孔形成領域）において、第１
のアルミニウム配線層を構成する高融点金属含有層の膜
厚は非接触部に比べて小さくなっている。そのため、ス
ルーホール抵抗値の上昇を抑制することができる。また
、貫通孔により露出する表面部に高融点金属含有層が少
なくとも存在すれば、貫通孔形成時のエッチング工程に
おいて発生した残渣物や変質物が酸やアルカリを含む溶
液を用いて、湿式化学処理によってその表面部を洗浄す
ることが可能になる。言い換えれば、スルーホール抵抗
値の上昇を抑制するために、貫通孔によりその表面が露
出する高融点金属含有層の部分の膜厚をいくら薄くして
もよい。
層に接触する接触部（貫通孔形成領域）において、第１
のアルミニウム配線層を構成する高融点金属含有層の膜
厚は非接触部に比べて小さくなっている。そのため、ス
ルーホール抵抗値の上昇を抑制することができる。また
、貫通孔により露出する表面部に高融点金属含有層が少
なくとも存在すれば、貫通孔形成時のエッチング工程に
おいて発生した残渣物や変質物が酸やアルカリを含む溶
液を用いて、湿式化学処理によってその表面部を洗浄す
ることが可能になる。言い換えれば、スルーホール抵抗
値の上昇を抑制するために、貫通孔によりその表面が露
出する高融点金属含有層の部分の膜厚をいくら薄くして
もよい。
【００４０】一方、貫通孔形成領域以外の領域において
は、すなわち第２のアルミニウム配線層に接触しない高
融点金属含有層の膜厚は、接触部の膜厚よりも大きくな
るように設定される。高融点金属含有層の非接触部は、
第１のアルミニウム配線層の最上層部での反射率を低減
させることができるので、第１のアルミニウム配線層の
上に形成されるレジストパターンの誤差発生に対する余
裕を拡大することができる。また、非接触部における高
融点金属含有層は、熱処理に伴なうアルミニウム合金層
の表面でのヒロックの発生を防止する。さらに、非接触
部における高融点金属含有層は、その上に形成される絶
縁層の膜応力によってアルミニウム合金層が欠損するの
を防止し得る。
は、すなわち第２のアルミニウム配線層に接触しない高
融点金属含有層の膜厚は、接触部の膜厚よりも大きくな
るように設定される。高融点金属含有層の非接触部は、
第１のアルミニウム配線層の最上層部での反射率を低減
させることができるので、第１のアルミニウム配線層の
上に形成されるレジストパターンの誤差発生に対する余
裕を拡大することができる。また、非接触部における高
融点金属含有層は、熱処理に伴なうアルミニウム合金層
の表面でのヒロックの発生を防止する。さらに、非接触
部における高融点金属含有層は、その上に形成される絶
縁層の膜応力によってアルミニウム合金層が欠損するの
を防止し得る。
【００４１】以上のように第１のアルミニウム配線層を
構成する高融点金属含有層が本来の役割を果たし、かつ
第２のアルミニウム配線層に接触する部分においてスル
ーホール抵抗値の上昇を抑制することができる。
構成する高融点金属含有層が本来の役割を果たし、かつ
第２のアルミニウム配線層に接触する部分においてスル
ーホール抵抗値の上昇を抑制することができる。
【００４２】
【実施例】以下、この発明の一実施例を図を参照して説
明する。
明する。
【００４３】図１は、この発明に従った配線接続構造の
一実施例を示す部分断面図である。図２は図１のスルー
ホールの部分を拡大して示す部分断面図である。これら
の図を参照して、ｐ型シリコン基板１にｐ型ウェル２と
ｎ型ウェル３とが形成されている。ｐ型ウェル２とｎ型
ウェル３の素子形成領域を電気的に分離するために、厚
いシリコン酸化膜からなる分離酸化膜５とその下にｐ型
不純物領域からなる反転防止領域４とが形成されている
。ｐ型ウェル２の素子形成領域には、ｎ型ＭＯＳトラン
ジスタ８が形成されている。このｎ型ＭＯＳトランジス
タ８は、１対のソースおよびドレイン領域としてのｎ型
不純物領域８１，８２と、それらの間に形成されたゲー
ト電極７とを含む。ゲート電極７は、ポリシリコン層７
１からなる下層部分とタングステンシリサイド層７２か
らなる上層部分とを含む。ゲート電極７はゲート酸化膜
６の上に形成されている。ｎ型不純物領域８１，８２は
ＬＤＤ構造を有する。一方、ｎ型ウェル３の素子形成領
域にはｐ型ＭＯＳトランジスタ９が形成されている。 ｐ型ＭＯＳトランジスタ９は、ｎ型ＭＯＳトランジスタ
８と同様に、１対のソースおよびドレイン領域としての
ｐ型不純物領域９１，９２と、それらの間に形成された
ゲート電極７とを含む。
一実施例を示す部分断面図である。図２は図１のスルー
ホールの部分を拡大して示す部分断面図である。これら
の図を参照して、ｐ型シリコン基板１にｐ型ウェル２と
ｎ型ウェル３とが形成されている。ｐ型ウェル２とｎ型
ウェル３の素子形成領域を電気的に分離するために、厚
いシリコン酸化膜からなる分離酸化膜５とその下にｐ型
不純物領域からなる反転防止領域４とが形成されている
。ｐ型ウェル２の素子形成領域には、ｎ型ＭＯＳトラン
ジスタ８が形成されている。このｎ型ＭＯＳトランジス
タ８は、１対のソースおよびドレイン領域としてのｎ型
不純物領域８１，８２と、それらの間に形成されたゲー
ト電極７とを含む。ゲート電極７は、ポリシリコン層７
１からなる下層部分とタングステンシリサイド層７２か
らなる上層部分とを含む。ゲート電極７はゲート酸化膜
６の上に形成されている。ｎ型不純物領域８１，８２は
ＬＤＤ構造を有する。一方、ｎ型ウェル３の素子形成領
域にはｐ型ＭＯＳトランジスタ９が形成されている。 ｐ型ＭＯＳトランジスタ９は、ｎ型ＭＯＳトランジスタ
８と同様に、１対のソースおよびドレイン領域としての
ｐ型不純物領域９１，９２と、それらの間に形成された
ゲート電極７とを含む。
【００４４】ｎ型不純物領域８１，８２、ｐ型不純物領
域９１，９２のそれぞれに接続するように、第１アルミ
ニウム配線層１Ａがシリコン酸化膜１０の上に形成され
ている。第１アルミニウム配線層１Ａはバリアメタル層
１１とアルミニウム合金層１２と上層金属層１３とを含
む。バリアメタル層１１はＴｉＮ膜などから形成される
。アルミニウム合金層１２はＡｌ−Ｓｉ合金、Ａｌ−Ｓ
ｉ−Ｃｕ合金、Ａｌ−Ｃｕ合金などのアルミニウム系合
金の膜から構成される。上層金属層１３はチタン−タン
グステン（Ｔｉ−Ｗ）合金、モリブデンシリサイド（Ｍ
ｏＳｉ）、タングステンシリサイド（ＷＳｉ）、タング
ステン（Ｗ）、チタンナイトライド（ＴｉＮ）などから
構成される。
域９１，９２のそれぞれに接続するように、第１アルミ
ニウム配線層１Ａがシリコン酸化膜１０の上に形成され
ている。第１アルミニウム配線層１Ａはバリアメタル層
１１とアルミニウム合金層１２と上層金属層１３とを含
む。バリアメタル層１１はＴｉＮ膜などから形成される
。アルミニウム合金層１２はＡｌ−Ｓｉ合金、Ａｌ−Ｓ
ｉ−Ｃｕ合金、Ａｌ−Ｃｕ合金などのアルミニウム系合
金の膜から構成される。上層金属層１３はチタン−タン
グステン（Ｔｉ−Ｗ）合金、モリブデンシリサイド（Ｍ
ｏＳｉ）、タングステンシリサイド（ＷＳｉ）、タング
ステン（Ｗ）、チタンナイトライド（ＴｉＮ）などから
構成される。
【００４５】第１アルミニウム配線層１Ａを覆うように
層間絶縁膜１４が形成される。この層間絶縁膜１４には
、上層金属層１３の表面を少なくとも露出するようにス
ルーホール１９が設けられている。このスルーホール１
９を通じて上層金属層１３の表面に接触することによっ
て、第１アルミニウム配線層１Ａに電気的に接続するよ
うに第２アルミニウム配線層１５が形成されている。 この第２アルミニウム配線層１５を覆うようにパッシベ
ーション膜１６が形成されている。
層間絶縁膜１４が形成される。この層間絶縁膜１４には
、上層金属層１３の表面を少なくとも露出するようにス
ルーホール１９が設けられている。このスルーホール１
９を通じて上層金属層１３の表面に接触することによっ
て、第１アルミニウム配線層１Ａに電気的に接続するよ
うに第２アルミニウム配線層１５が形成されている。 この第２アルミニウム配線層１５を覆うようにパッシベ
ーション膜１６が形成されている。
【００４６】以上のように構成される配線接続構造にお
いて、第１アルミニウム配線層１Ａの最上層部を構成す
る上層金属層１３は２種類の膜厚ｔ１，ｔ２を有する。 すなわち、図２に示されるように、上層金属層１３のう
ち、第２アルミニウム配線層１５に接触しない、すなわ
ち層間絶縁膜１４によって覆われている領域の非コンタ
クト部分１３１は膜厚ｔ１を有する。上層金属層１３の
うち、第２アルミニウム配線層１５にスルーホール１９
を通じて接触するコンタクト部分１３２は膜厚ｔ２を有
する。コンタクト部分１３２の膜厚ｔ２は非コンタクト
部分１３１の膜厚ｔ１よりも小さい。好ましくは、膜厚
ｔ１は５００Å以上であり、膜厚ｔ２は５００Å未満で
ある。このようにして、スルーホール１９を通じて第２
アルミニウム配線層１５に接触する上層金属層のコンタ
クト部分１３２の膜厚を非コンタクト部分１３１の膜厚
よりも小さくすることにより、スルーホール抵抗値の上
昇を抑制することが可能になる。また、非コンタクト部
分１３１の膜厚ｔ１を５００Å以上に設定すれば、後で
述べるようにその表面の反射率を低い値で安定化させる
ことができる。上層金属層の非コンタクト部分１３１は
、第１アルミニウム配線層の最上層部の表面での反射率
を低くし、後工程の熱処理によるアルミニウム合金層１
２におけるヒロックの発生を回避させるとともに、層間
絶縁膜１４の膜応力等によるアルミニウム合金層１２の
欠損をも防止する。このような上層金属層１３の役割を
維持した上で、コンタクト部分１３２の膜厚をより小さ
く設定することによってスルーホール抵抗値の上昇をも
抑制することが可能になる。
いて、第１アルミニウム配線層１Ａの最上層部を構成す
る上層金属層１３は２種類の膜厚ｔ１，ｔ２を有する。 すなわち、図２に示されるように、上層金属層１３のう
ち、第２アルミニウム配線層１５に接触しない、すなわ
ち層間絶縁膜１４によって覆われている領域の非コンタ
クト部分１３１は膜厚ｔ１を有する。上層金属層１３の
うち、第２アルミニウム配線層１５にスルーホール１９
を通じて接触するコンタクト部分１３２は膜厚ｔ２を有
する。コンタクト部分１３２の膜厚ｔ２は非コンタクト
部分１３１の膜厚ｔ１よりも小さい。好ましくは、膜厚
ｔ１は５００Å以上であり、膜厚ｔ２は５００Å未満で
ある。このようにして、スルーホール１９を通じて第２
アルミニウム配線層１５に接触する上層金属層のコンタ
クト部分１３２の膜厚を非コンタクト部分１３１の膜厚
よりも小さくすることにより、スルーホール抵抗値の上
昇を抑制することが可能になる。また、非コンタクト部
分１３１の膜厚ｔ１を５００Å以上に設定すれば、後で
述べるようにその表面の反射率を低い値で安定化させる
ことができる。上層金属層の非コンタクト部分１３１は
、第１アルミニウム配線層の最上層部の表面での反射率
を低くし、後工程の熱処理によるアルミニウム合金層１
２におけるヒロックの発生を回避させるとともに、層間
絶縁膜１４の膜応力等によるアルミニウム合金層１２の
欠損をも防止する。このような上層金属層１３の役割を
維持した上で、コンタクト部分１３２の膜厚をより小さ
く設定することによってスルーホール抵抗値の上昇をも
抑制することが可能になる。
【００４７】次にこの発明の配線接続構造の形成方法の
一実施例について説明する。図３〜図１５はこの発明の
配線接続構造の製造方法の各工程における断面構造を順
に示す部分断面図である。
一実施例について説明する。図３〜図１５はこの発明の
配線接続構造の製造方法の各工程における断面構造を順
に示す部分断面図である。
【００４８】図３を参照して、ｐ型シリコン基板１にｐ
型ウェル２とｎ型ウェル３とが形成される。ｐ型ウェル
２、ｎ型ウェル３のそれぞれの素子形成領域を電気的に
分離するために厚いシリコン酸化膜からなる分離酸化膜
５とその下にｐ型不純物領域からなる反転防止領域４と
が形成される。ｐ型ウェル２の素子形成領域にはｎ型Ｍ
ＯＳトランジスタ８が形成され、ｎ型ウェルの素子形成
領域にはｐ型ＭＯＳトランジスタ９が形成される。ｎ型
ＭＯＳトランジスタ８のソースおよびドレイン領域とし
てのｎ型不純物領域８１，８２、ｐ型ＭＯＳトランジス
タ９のソースおよびドレイン領域９１，９２のそれぞれ
の表面を露出するようにシリコン酸化膜１０にコンタク
トホールが設けられる。
型ウェル２とｎ型ウェル３とが形成される。ｐ型ウェル
２、ｎ型ウェル３のそれぞれの素子形成領域を電気的に
分離するために厚いシリコン酸化膜からなる分離酸化膜
５とその下にｐ型不純物領域からなる反転防止領域４と
が形成される。ｐ型ウェル２の素子形成領域にはｎ型Ｍ
ＯＳトランジスタ８が形成され、ｎ型ウェルの素子形成
領域にはｐ型ＭＯＳトランジスタ９が形成される。ｎ型
ＭＯＳトランジスタ８のソースおよびドレイン領域とし
てのｎ型不純物領域８１，８２、ｐ型ＭＯＳトランジス
タ９のソースおよびドレイン領域９１，９２のそれぞれ
の表面を露出するようにシリコン酸化膜１０にコンタク
トホールが設けられる。
【００４９】図４を参照して、コンタクトホールを通じ
て、ｎ型不純物領域８１，８２、ｐ型不純物領域９１，
９２のそれぞれの表面に接触するようにバリアメタル層
１１が反応性スパッタリング法によって約１０００Åの
膜厚で形成される。このバリアメタル層１１の上にはア
ルミニウム合金層１２がスパッタリング法を用いて２０
００〜１００００Å程度の膜厚で形成される。さらに、
このアルミニウム合金層１２の上には高融点金属を含む
上層金属層１３１が５００Å以上の膜厚を有するように
スパッタリング法を用いて形成される。
て、ｎ型不純物領域８１，８２、ｐ型不純物領域９１，
９２のそれぞれの表面に接触するようにバリアメタル層
１１が反応性スパッタリング法によって約１０００Åの
膜厚で形成される。このバリアメタル層１１の上にはア
ルミニウム合金層１２がスパッタリング法を用いて２０
００〜１００００Å程度の膜厚で形成される。さらに、
このアルミニウム合金層１２の上には高融点金属を含む
上層金属層１３１が５００Å以上の膜厚を有するように
スパッタリング法を用いて形成される。
【００５０】図５に示すように、全面上にフォトレジス
ト膜１７が形成される。このフォトレジスト１７の所定
の露光領域１７ａのみに光が矢印で示されるように照射
される。このとき、アルミニウム合金層１２の上には上
層金属層１３１が形成されているので、フォトレジスト
膜１７に照射された光が上層金属層１３１の表面で反射
する度合は低減される。そのため、反射光によってフォ
トレジスト膜１７の露光領域が拡大する度合が低減され
る。
ト膜１７が形成される。このフォトレジスト１７の所定
の露光領域１７ａのみに光が矢印で示されるように照射
される。このとき、アルミニウム合金層１２の上には上
層金属層１３１が形成されているので、フォトレジスト
膜１７に照射された光が上層金属層１３１の表面で反射
する度合は低減される。そのため、反射光によってフォ
トレジスト膜１７の露光領域が拡大する度合が低減され
る。
【００５１】図６を参照して、フォトレジスト膜１７に
現像処理が施されることにより、レジストのパターニン
グが行なわれる。
現像処理が施されることにより、レジストのパターニン
グが行なわれる。
【００５２】図７に示すように、パターニングされたフ
ォトレジスト膜をマスクとして用いて上層金属層１３１
、アルミニウム合金層１２、バリアメタル層１１がマグ
ネトロン反応性イオンエッチング（ＲＩＥ）技術を用い
て選択的に除去される。上層金属層１３１、アルミニウ
ム合金層１２、バリアメタル層１１のエッチング工程は
同一のマグネトロン反応性イオンエッチング装置内で行
なわれる。このエッチング工程で用いられるガス種はＳ
ｉＣｌ４ 、Ｃｌ２ 、ＣＦ４ 、ＳＦ６ 等である。 また、このエッチング工程においてはシリコン基板１は
約１４０℃程度に加熱されている。
ォトレジスト膜をマスクとして用いて上層金属層１３１
、アルミニウム合金層１２、バリアメタル層１１がマグ
ネトロン反応性イオンエッチング（ＲＩＥ）技術を用い
て選択的に除去される。上層金属層１３１、アルミニウ
ム合金層１２、バリアメタル層１１のエッチング工程は
同一のマグネトロン反応性イオンエッチング装置内で行
なわれる。このエッチング工程で用いられるガス種はＳ
ｉＣｌ４ 、Ｃｌ２ 、ＣＦ４ 、ＳＦ６ 等である。 また、このエッチング工程においてはシリコン基板１は
約１４０℃程度に加熱されている。
【００５３】図８を参照して、全面上に層間絶縁膜１４
が形成される。一例として、この層間絶縁膜は、シリコ
ン酸化膜からなる下層部分と、ＳＯＧ膜からなる中央層
部分と、シリコン酸化膜からなる上層部分とから構成さ
れる。上層部分と下層部分を構成するシリコン酸化膜は
、プラズマＣＶＤ法によって約３００℃の加熱温度で原
料ガスとしてＳｉＨ４ 、Ｎ２ Ｏ系のガスを用いて形
成される。上層のシリコン酸化膜は約６０００Åの膜厚
で形成され、下層のシリコン酸化膜は約２０００Åの膜
厚で形成される。中央層部分を構成するＳＯＧ膜は、シ
リコン濃度１〜５％のＳＯＧ溶液を回転塗布することに
より形成される。また、このＳＯＧ膜は、１５０〜４５
０℃の温度でホットプレート上でベーク処理が施された
後、４００℃程度の温度で１５〜３０分間焼成すること
により形成される。
が形成される。一例として、この層間絶縁膜は、シリコ
ン酸化膜からなる下層部分と、ＳＯＧ膜からなる中央層
部分と、シリコン酸化膜からなる上層部分とから構成さ
れる。上層部分と下層部分を構成するシリコン酸化膜は
、プラズマＣＶＤ法によって約３００℃の加熱温度で原
料ガスとしてＳｉＨ４ 、Ｎ２ Ｏ系のガスを用いて形
成される。上層のシリコン酸化膜は約６０００Åの膜厚
で形成され、下層のシリコン酸化膜は約２０００Åの膜
厚で形成される。中央層部分を構成するＳＯＧ膜は、シ
リコン濃度１〜５％のＳＯＧ溶液を回転塗布することに
より形成される。また、このＳＯＧ膜は、１５０〜４５
０℃の温度でホットプレート上でベーク処理が施された
後、４００℃程度の温度で１５〜３０分間焼成すること
により形成される。
【００５４】図９を参照して、フォトレジスト１８が全
面上に形成される。所定の領域１８ａのみに光を照射す
ることにより、フォトレジスト膜１８の露光処理が施さ
れる。このとき、アルミニウム合金層１２の上には上層
金属層１３１が形成されているので、入射された光が層
間絶縁膜１４を通過して上層金属層１３１の表面で反射
する度合は低減される。そのため、その反射光によって
フォトレジスト膜１８の露光領域が拡大する度合は低減
される。
面上に形成される。所定の領域１８ａのみに光を照射す
ることにより、フォトレジスト膜１８の露光処理が施さ
れる。このとき、アルミニウム合金層１２の上には上層
金属層１３１が形成されているので、入射された光が層
間絶縁膜１４を通過して上層金属層１３１の表面で反射
する度合は低減される。そのため、その反射光によって
フォトレジスト膜１８の露光領域が拡大する度合は低減
される。
【００５５】図１０を参照して、現像処理が施されるこ
とにより、フォトレジスト膜１８がパターニングされる
。
とにより、フォトレジスト膜１８がパターニングされる
。
【００５６】図１１に示すように、パターニングされた
フォトレジスト膜１８をマスクとして用いて層間絶縁膜
１４が希フッ酸溶液によってウェットエッチングされる
ことにより、約４０００Å程度の深さまで除去される。 このようにして、スルーホールのテーパ部分１９１が形
成される。次に、層間絶縁膜１４が反応性イオンエッチ
ング等の異方性エッチング技術によって選択的に除去さ
れることにより、上層金属層１３１の表面を露出するよ
うにスルーホールの垂直部１９２が形成される。この異
方性エッチングにおいて用いられるガス種は、ＣＨＦ３
（またはＣＦ４ ）とＯ２ （またはＣＯ２ 、Ａｒ、
Ｈｅ）等の種々のガスの組合わせを挙げることができる
。
フォトレジスト膜１８をマスクとして用いて層間絶縁膜
１４が希フッ酸溶液によってウェットエッチングされる
ことにより、約４０００Å程度の深さまで除去される。 このようにして、スルーホールのテーパ部分１９１が形
成される。次に、層間絶縁膜１４が反応性イオンエッチ
ング等の異方性エッチング技術によって選択的に除去さ
れることにより、上層金属層１３１の表面を露出するよ
うにスルーホールの垂直部１９２が形成される。この異
方性エッチングにおいて用いられるガス種は、ＣＨＦ３
（またはＣＦ４ ）とＯ２ （またはＣＯ２ 、Ａｒ、
Ｈｅ）等の種々のガスの組合わせを挙げることができる
。
【００５７】図１２を参照して、フォトレジスト膜１８
をマスクとして用いて、上層金属層の表面が露出してい
る部分１３２のみが膜厚を減少するように選択的に除去
される。このとき用いられるエッチング装置は、上記の
異方性エッチング工程で用いられた装置と同一でもよい
。また、この異方性エッチング工程で用いられるガス種
は上述の層間絶縁膜１４のエッチングで用いられたガス
種と同一でもよい。しかしながら、その場合、数十Å／
分程度のエッチング速度で高融点金属を含む上層金属層
１３１が除去されるので、エッチング速度を向上させる
ために、ＳＦ６ とＳｉＣｌ４ とＣｌ２ の混合ガス
、あるいはＣＦ４ とＳｉＣｌ４ とＣｌ２ の混合ガ
スを用いてもよい。なお、この上層金属層のエッチング
工程は、コンタクト部分１３２の膜厚が５００Å未満の
所定の膜厚になるようにエッチング時間が制御されて行
なわれる。
をマスクとして用いて、上層金属層の表面が露出してい
る部分１３２のみが膜厚を減少するように選択的に除去
される。このとき用いられるエッチング装置は、上記の
異方性エッチング工程で用いられた装置と同一でもよい
。また、この異方性エッチング工程で用いられるガス種
は上述の層間絶縁膜１４のエッチングで用いられたガス
種と同一でもよい。しかしながら、その場合、数十Å／
分程度のエッチング速度で高融点金属を含む上層金属層
１３１が除去されるので、エッチング速度を向上させる
ために、ＳＦ６ とＳｉＣｌ４ とＣｌ２ の混合ガス
、あるいはＣＦ４ とＳｉＣｌ４ とＣｌ２ の混合ガ
スを用いてもよい。なお、この上層金属層のエッチング
工程は、コンタクト部分１３２の膜厚が５００Å未満の
所定の膜厚になるようにエッチング時間が制御されて行
なわれる。
【００５８】図１３を参照して、フォトレジスト膜１８
が酸素プラズマを用いてアッシングされることにより除
去される。このようにして上層金属層のコンタクト部分
１３２の表面が少なくとも露出するようにスルーホール
１９が形成される。このとき、スルーホール１９の側壁
部やコンタクト部分１３２の表面に存在する残渣物や変
質物を除去するために酸やアルカリを用いた湿式化学処
理によってその表面が洗浄されても、アルミニウム合金
層１２の上には上層金属層のコンタクト部分１３２が形
成されているのでアルミニウム合金層１２が腐食される
等の問題は生じない。
が酸素プラズマを用いてアッシングされることにより除
去される。このようにして上層金属層のコンタクト部分
１３２の表面が少なくとも露出するようにスルーホール
１９が形成される。このとき、スルーホール１９の側壁
部やコンタクト部分１３２の表面に存在する残渣物や変
質物を除去するために酸やアルカリを用いた湿式化学処
理によってその表面が洗浄されても、アルミニウム合金
層１２の上には上層金属層のコンタクト部分１３２が形
成されているのでアルミニウム合金層１２が腐食される
等の問題は生じない。
【００５９】図１４を参照して、スルーホール１９を通
じてコンタクト部分１３２に接触するようにアルミニウ
ム系合金からなる第２アルミニウム配線層１５が７００
０〜１５０００Å程度の膜厚でスパッタリング法を用い
て形成される。この第２アルミニウム配線層１５のパタ
ーニングはフォトリソグラフィ技術を用いて行なわれ、
そのエッチング工程は、たとえばＳｉＣｌ４ とＣｌ２
とＣＦ４ の混合ガスを用いて１４０℃程度の加熱温
度下で行なわれる。
じてコンタクト部分１３２に接触するようにアルミニウ
ム系合金からなる第２アルミニウム配線層１５が７００
０〜１５０００Å程度の膜厚でスパッタリング法を用い
て形成される。この第２アルミニウム配線層１５のパタ
ーニングはフォトリソグラフィ技術を用いて行なわれ、
そのエッチング工程は、たとえばＳｉＣｌ４ とＣｌ２
とＣＦ４ の混合ガスを用いて１４０℃程度の加熱温
度下で行なわれる。
【００６０】最後に、図１５に示すように、第２アルミ
ニウム配線層１５を覆うようにシリコン窒化膜からなる
パッシベーション膜１６がプラズマＣＶＤ法を用いて７
０００〜１００００Å程度の膜厚で形成される。この膜
形成はＳｉＨ４ とＮＨ３ の混合ガスを用いて３００
℃程度の加熱温度下で行なわれる。
ニウム配線層１５を覆うようにシリコン窒化膜からなる
パッシベーション膜１６がプラズマＣＶＤ法を用いて７
０００〜１００００Å程度の膜厚で形成される。この膜
形成はＳｉＨ４ とＮＨ３ の混合ガスを用いて３００
℃程度の加熱温度下で行なわれる。
【００６１】次にレジスト膜のパターニング工程におい
て照射される光の反射率と上層金属層の膜厚との関係に
ついて述べる。
て照射される光の反射率と上層金属層の膜厚との関係に
ついて述べる。
【００６２】図１６は、アルミニウム膜の表面での反射
率を１００％とした場合の全反射率（％）とチタンナイ
トライド（ＴｉＮ）の膜厚（Å）との関係を示すグラフ
である。図に示されるように、シリコン基板の上に１０
００Åの膜厚を有するタングステン膜が形成されている
。このタングステン膜の上にＴｉＮ膜が形成された状態
で、ＴｉＮ膜の表面での光の全反射率が測定されている
。照射される光としてはｉ−線（３６５ｎｍ）、ｇ−線
（４３６ｎｍ）が用いられている。図から明らかなよう
に、上層金属層を構成する膜がＴｉＮ膜の場合、少なく
ともその膜厚が５００Å以上であれば、低い反射率を有
するＴｉＮ膜が得られる。しかしながら、この膜厚の範
囲は、膜厚のわずかな変動に対して反射率が敏感に変化
する膜厚の領域を含むため、安定した反射率を得るため
には膜厚を制御することが重要である。そのため、上層
金属層を構成する膜としてＴｉＮ膜を用いる場合には、
１０００Å以上の膜厚のものが実用的には好ましい。
率を１００％とした場合の全反射率（％）とチタンナイ
トライド（ＴｉＮ）の膜厚（Å）との関係を示すグラフ
である。図に示されるように、シリコン基板の上に１０
００Åの膜厚を有するタングステン膜が形成されている
。このタングステン膜の上にＴｉＮ膜が形成された状態
で、ＴｉＮ膜の表面での光の全反射率が測定されている
。照射される光としてはｉ−線（３６５ｎｍ）、ｇ−線
（４３６ｎｍ）が用いられている。図から明らかなよう
に、上層金属層を構成する膜がＴｉＮ膜の場合、少なく
ともその膜厚が５００Å以上であれば、低い反射率を有
するＴｉＮ膜が得られる。しかしながら、この膜厚の範
囲は、膜厚のわずかな変動に対して反射率が敏感に変化
する膜厚の領域を含むため、安定した反射率を得るため
には膜厚を制御することが重要である。そのため、上層
金属層を構成する膜としてＴｉＮ膜を用いる場合には、
１０００Å以上の膜厚のものが実用的には好ましい。
【００６３】図１７は、全反射率（％）とタングステン
（Ｗ）の膜厚（Å）との関係を示すグラフである。図か
ら明らかなように、上層金属層を構成する膜としてタン
グステン膜を用いる場合、少なくともその膜厚が５００
Å以上であれば、膜厚に対して安定した反射率を有する
ものが得られる。５００Å未満の膜厚では、タングステ
ン膜の反射率が膜厚に対して敏感に変動するため、その
範囲の膜厚を有するタングステン膜は実用的ではない。
（Ｗ）の膜厚（Å）との関係を示すグラフである。図か
ら明らかなように、上層金属層を構成する膜としてタン
グステン膜を用いる場合、少なくともその膜厚が５００
Å以上であれば、膜厚に対して安定した反射率を有する
ものが得られる。５００Å未満の膜厚では、タングステ
ン膜の反射率が膜厚に対して敏感に変動するため、その
範囲の膜厚を有するタングステン膜は実用的ではない。
【００６４】図１８は、全反射率（％）とタングステン
シリサイド（ＷＳｉ）の膜厚（Å）との関係を示すグラ
フである。図から明らかなように、図１７と同様に、５
００Å以上の膜厚に対しては反射率の安定したタングス
テンシリサイド膜が得られる。
シリサイド（ＷＳｉ）の膜厚（Å）との関係を示すグラ
フである。図から明らかなように、図１７と同様に、５
００Å以上の膜厚に対しては反射率の安定したタングス
テンシリサイド膜が得られる。
【００６５】なお、チタン−タングステン（Ｔｉ−Ｗ）
膜、モリブデン（Ｍｏ）膜、チタン（Ｔｉ）膜等につい
ても図１７、図１８に示されたものと同様の関係が得ら
れる。
膜、モリブデン（Ｍｏ）膜、チタン（Ｔｉ）膜等につい
ても図１７、図１８に示されたものと同様の関係が得ら
れる。
【００６６】以上のことから、図２に示される上層金属
層の非コンタクト部分１３１の膜厚ｔ１は、反射率を考
慮すれば５００Å以上であるのが好ましい。非コンタク
ト部分１３１が５００Å以上の膜厚を有する場合には、
下層のアルミニウム合金層１２におけるヒロックの発生
を防止し得る。さらに、非コンタクト部分１３１が５０
０Å以上の膜厚を有する場合には、下層のアルミニウム
合金層１２がストレス・マイグレーションやエレクトロ
・マイグレーションによって欠損した場合においても、
上層金属層の非コンタクト部分１３１は第１アルミニウ
ム配線層全体としての断線を防止するように働く。
層の非コンタクト部分１３１の膜厚ｔ１は、反射率を考
慮すれば５００Å以上であるのが好ましい。非コンタク
ト部分１３１が５００Å以上の膜厚を有する場合には、
下層のアルミニウム合金層１２におけるヒロックの発生
を防止し得る。さらに、非コンタクト部分１３１が５０
０Å以上の膜厚を有する場合には、下層のアルミニウム
合金層１２がストレス・マイグレーションやエレクトロ
・マイグレーションによって欠損した場合においても、
上層金属層の非コンタクト部分１３１は第１アルミニウ
ム配線層全体としての断線を防止するように働く。
【００６７】非コンタクト部分１３１の膜厚ｔ１の上限
値は特に規定されるものではない。しかしながら、膜厚
ｔ１を大きくすると、実質的に第１アルミニウム配線層
全体の膜厚が大きくなるので、その上に形成される層間
絶縁膜１４による埋め込み・平坦化が困難になる。その
ため、非コンタクト部分１３１の膜厚ｔ１は数千Å以下
であるのが好ましい。
値は特に規定されるものではない。しかしながら、膜厚
ｔ１を大きくすると、実質的に第１アルミニウム配線層
全体の膜厚が大きくなるので、その上に形成される層間
絶縁膜１４による埋め込み・平坦化が困難になる。その
ため、非コンタクト部分１３１の膜厚ｔ１は数千Å以下
であるのが好ましい。
【００６８】図１９は、スルーホール抵抗値（ｋΩ）と
上層金属層のコンタクト部分の膜厚ｔ２（Å）との関係
を示すグラフである。スルーホール抵抗値は、０．８μ
ｍ角のスルーホールが１０６ 個、連鎖的に接続された
状態で測定される。図から明らかなように、比抵抗値が
大きい場合、たとえばタングステンシリサイド（ＷＳｉ
）膜の場合には、膜厚ｔ２が少し変化するだけでスルー
ホール抵抗値は大きく変化する。また、タングステン（
Ｗ）膜のように比抵抗値が〜１２μΩｃｍ（比較のため
、アルミニウム膜は〜３μΩｃｍ）と小さい場合でも、
熱処理によって高融点金属とアルミニウムやシリコンと
が反応して比抵抗値の大きな合金層が形成されるので、
スルーホール抵抗値が予想以上に上昇する。
上層金属層のコンタクト部分の膜厚ｔ２（Å）との関係
を示すグラフである。スルーホール抵抗値は、０．８μ
ｍ角のスルーホールが１０６ 個、連鎖的に接続された
状態で測定される。図から明らかなように、比抵抗値が
大きい場合、たとえばタングステンシリサイド（ＷＳｉ
）膜の場合には、膜厚ｔ２が少し変化するだけでスルー
ホール抵抗値は大きく変化する。また、タングステン（
Ｗ）膜のように比抵抗値が〜１２μΩｃｍ（比較のため
、アルミニウム膜は〜３μΩｃｍ）と小さい場合でも、
熱処理によって高融点金属とアルミニウムやシリコンと
が反応して比抵抗値の大きな合金層が形成されるので、
スルーホール抵抗値が予想以上に上昇する。
【００６９】以上の理由から、スルーホール抵抗値の上
昇はデバイス性能の劣化を招くものであり、できるだけ
小さくするのが好ましい。しかしながら、コンタクト部
分の膜厚ｔ２＝０とすると、スルーホール形成のための
エッチング工程においてアルミニウム合金層の表面が露
出するので、スルーホールの側壁面や界面に存在する残
渣物や変質物を除去することが極めて困難になる。この
残渣物はスルーホールの内部に残ってスルーホール・コ
ンタクト不良を引起こすなど、歩留まり低下の原因とも
なる。したがって、コンタクト部分の膜厚ｔ２＞０で膜
厚ｔ２は０に近いのが好ましい。それにより、スルーホ
ール抵抗値の上昇をできるだけ抑制するのが望ましい。 非コンタクト部分の膜厚ｔ１が５００Å以上であるのが
好ましいという点を考慮すれば、コンタクト部分の膜厚
ｔ２は５００Å未満でできるだけ小さいのが好ましい。
昇はデバイス性能の劣化を招くものであり、できるだけ
小さくするのが好ましい。しかしながら、コンタクト部
分の膜厚ｔ２＝０とすると、スルーホール形成のための
エッチング工程においてアルミニウム合金層の表面が露
出するので、スルーホールの側壁面や界面に存在する残
渣物や変質物を除去することが極めて困難になる。この
残渣物はスルーホールの内部に残ってスルーホール・コ
ンタクト不良を引起こすなど、歩留まり低下の原因とも
なる。したがって、コンタクト部分の膜厚ｔ２＞０で膜
厚ｔ２は０に近いのが好ましい。それにより、スルーホ
ール抵抗値の上昇をできるだけ抑制するのが望ましい。 非コンタクト部分の膜厚ｔ１が５００Å以上であるのが
好ましいという点を考慮すれば、コンタクト部分の膜厚
ｔ２は５００Å未満でできるだけ小さいのが好ましい。
【００７０】
【発明の効果】以上のように、この発明によれば、第１
アルミニウム配線層の最上層部において反射率の低減を
図ることができ、第１アルミニウム配線層を構成するア
ルミニウム合金層の表面でのヒロックの発生を防止する
ことができ、第１アルミニウム配線層の断線に対する信
頼性をも向上させることができる。また、上記の利点を
維持するとともに、第１アルミニウム配線層と第２アル
ミニウム配線層との接触部において界面の洗浄処理を容
易に行なうことができ、かつスルーホール抵抗値の上昇
をも抑制することが可能になる。
アルミニウム配線層の最上層部において反射率の低減を
図ることができ、第１アルミニウム配線層を構成するア
ルミニウム合金層の表面でのヒロックの発生を防止する
ことができ、第１アルミニウム配線層の断線に対する信
頼性をも向上させることができる。また、上記の利点を
維持するとともに、第１アルミニウム配線層と第２アル
ミニウム配線層との接触部において界面の洗浄処理を容
易に行なうことができ、かつスルーホール抵抗値の上昇
をも抑制することが可能になる。
【図１】この発明に従った配線接続構造の一実施例を示
す部分断面図である。
す部分断面図である。
【図２】図１に示されたスルーホール部分を拡大して示
す部分断面図である。
す部分断面図である。
【図３】この発明の配線接続構造の製造方法の第１工程
における断面構造を示す部分断面図である。
における断面構造を示す部分断面図である。
【図４】この発明の配線接続構造の製造方法の第２工程
における断面構造を示す部分断面図である。
における断面構造を示す部分断面図である。
【図５】この発明の配線接続構造の製造方法の第３工程
における断面構造を示す部分断面図である。
における断面構造を示す部分断面図である。
【図６】この発明の配線接続構造の製造方法の第４工程
における断面構造を示す部分断面図である。
における断面構造を示す部分断面図である。
【図７】この発明の配線接続構造の製造方法の第５工程
における断面構造を示す部分断面図である。
における断面構造を示す部分断面図である。
【図８】この発明の配線接続構造の製造方法の第６工程
における断面構造を示す部分断面図である。
における断面構造を示す部分断面図である。
【図９】この発明の配線接続構造の製造方法の第７工程
における断面構造を示す部分断面図である。
における断面構造を示す部分断面図である。
【図１０】この発明の配線接続構造の製造方法の第８工
程における断面構造を示す部分断面図である。
程における断面構造を示す部分断面図である。
【図１１】この発明の配線接続構造の製造方法の第９工
程における断面構造を示す部分断面図である。
程における断面構造を示す部分断面図である。
【図１２】この発明の配線接続構造の製造方法の第１０
工程における断面構造を示す部分断面図である。
工程における断面構造を示す部分断面図である。
【図１３】この発明の配線接続構造の製造方法の第１１
工程における断面構造を示す部分断面図である。
工程における断面構造を示す部分断面図である。
【図１４】この発明の配線接続構造の製造方法の第１２
工程における断面構造を示す部分断面図である。
工程における断面構造を示す部分断面図である。
【図１５】この発明の配線接続構造の製造方法の第１３
工程における断面構造を示す部分断面図である。
工程における断面構造を示す部分断面図である。
【図１６】この発明の上層金属層として用いられるＴｉ
Ｎの膜厚と全反射率との関係を示すグラフである。
Ｎの膜厚と全反射率との関係を示すグラフである。
【図１７】この発明の上層金属層として用いられるタン
グステンの膜厚と全反射率との関係を示すグラフである
。
グステンの膜厚と全反射率との関係を示すグラフである
。
【図１８】この発明の上層金属層として用いられるタン
グステンシリサイドの膜厚と全反射率との関係を示すグ
ラフである。
グステンシリサイドの膜厚と全反射率との関係を示すグ
ラフである。
【図１９】この発明の配線接続構造におけるスルーホー
ル抵抗値と上層金属層のコンタクト部の膜厚ｔ２との関
係を示すグラフである。
ル抵抗値と上層金属層のコンタクト部の膜厚ｔ２との関
係を示すグラフである。
【図２０】従来の配線接続構造を示す部分平面図である
。
。
【図２１】図２０のＸＸＩ−ＸＸＩ線における断面を示
す部分断面図である。
す部分断面図である。
【図２２】従来の配線接続構造の製造方法の第１工程に
おける断面構造を示す部分断面図である。
おける断面構造を示す部分断面図である。
【図２３】従来の配線接続構造の製造方法の第２工程に
おける断面構造を示す部分断面図である。
おける断面構造を示す部分断面図である。
【図２４】従来の配線接続構造の製造方法の第３工程に
おける断面構造を示す部分断面図である。
おける断面構造を示す部分断面図である。
【図２５】従来の配線接続構造の製造方法の第４工程に
おける断面構造を示す部分断面図である。
おける断面構造を示す部分断面図である。
【図２６】従来の配線接続構造の製造方法の第５工程に
おける断面構造を示す部分断面図である。
おける断面構造を示す部分断面図である。
【図２７】従来の配線接続構造の製造方法の第６工程に
おける断面構造を示す部分断面図である。
おける断面構造を示す部分断面図である。
【図２８】従来の配線接続構造の製造方法の第７工程に
おける断面構造を示す部分断面図である。
おける断面構造を示す部分断面図である。
【図２９】従来の配線接続構造の製造方法の第８工程に
おける断面構造を示す部分断面図である。
おける断面構造を示す部分断面図である。
【図３０】従来の配線接続構造の製造方法の第９工程に
おける断面構造を示す部分断面図である。
おける断面構造を示す部分断面図である。
【図３１】従来の配線接続構造の製造方法の第１０工程
における断面構造を示す部分断面図である。
における断面構造を示す部分断面図である。
【図３２】従来の配線接続構造の製造方法の第１１工程
における断面構造を示す部分断面図である。
における断面構造を示す部分断面図である。
【図３３】第１アルミニウム配線層の最上層部がアルミ
ニウム合金層である場合において、第１アルミニウム配
線層を選択的に除去するために形成されたフォトレジス
ト膜の露光処理時における問題点を説明するための部分
断面図である。
ニウム合金層である場合において、第１アルミニウム配
線層を選択的に除去するために形成されたフォトレジス
ト膜の露光処理時における問題点を説明するための部分
断面図である。
【図３４】第１アルミニウム配線層の最上層部がアルミ
ニウム合金層である場合において、スルーホールを形成
するためにフォトレジスト膜に露光処理が施されたとき
の問題点を説明するための部分断面図である。
ニウム合金層である場合において、スルーホールを形成
するためにフォトレジスト膜に露光処理が施されたとき
の問題点を説明するための部分断面図である。
【図３５】第１アルミニウム配線層の最上層部がアルミ
ニウム合金層である場合において、アルミニウム合金層
にヒロックが発生したときの問題点を説明するための部
分断面図である。
ニウム合金層である場合において、アルミニウム合金層
にヒロックが発生したときの問題点を説明するための部
分断面図である。
【図３６】第１アルミニウム配線層の最上層部がアルミ
ニウム合金層である場合において、スルーホールの洗浄
処理が施されるときの問題点を説明するための部分断面
図である。
ニウム合金層である場合において、スルーホールの洗浄
処理が施されるときの問題点を説明するための部分断面
図である。
１ ｐ型シリコン基板
１２ アルミニウム合金層
１３ 上層金属層
１４ 層間絶縁膜
１５（２Ａ） 第２アルミニウム配線層１９ スル
ーホール １３１ 非コンタクト部分 １３２ コンタクト部分 １Ａ 第１アルミニウム配線層
ーホール １３１ 非コンタクト部分 １３２ コンタクト部分 １Ａ 第１アルミニウム配線層
Claims (2)
- 【請求項１】 少なくとも二層のアルミニウム配線が
接続孔を通じて電気的に接続された半導体集積回路装置
の配線接続構造であって、主表面を有する半導体基板と
、アルミニウム含有層と、そのアルミニウム含有層の上
に形成された高融点金属含有層とを含み、前記半導体基
板の主表面上に形成された第１のアルミニウム配線層と
、前記高融点金属含有層の表面に達する貫通孔を有し、
前記第１のアルミニウム配線層の上に形成された絶縁層
と、前記貫通孔を通じて前記高融点金属含有層の表面に
接触することにより、前記第１のアルミニウム配線層に
電気的に接続された第２のアルミニウム配線層とを備え
、前記高融点金属含有層は、前記第２のアルミニウム配
線層に接触する接触部と前記第２のアルミニウム配線層
に接触しない非接触部とを含み、前記接触部は前記非接
触部よりも小さい膜厚を有する、半導体集積回路装置の
配線接続構造。 - 【請求項２】 少なくとも二層のアルミニウム配線が
接続孔を通じて電気的に接続された半導体集積回路装置
の配線接続構造の製造方法であって、アルミニウム含有
層と、そのアルミニウム含有層の上に形成された高融点
金属含有層とを含む第１のアルミニウム配線層を半導体
基板の主表面上に形成する工程と、前記第１のアルミニ
ウム配線層の上に絶縁層を形成する工程と、前記絶縁層
を選択的に除去することにより、少なくとも前記高融点
金属含有層の表面を露出させる貫通孔を形成する工程と
、前記貫通孔を通じてその表面が露出する前記高融点金
属含有層の部分の膜厚が減少するように、前記高融点金
属含有層を選択的に除去する工程と、前記貫通孔を通じ
て前記高融点金属含有層の表面に接触するように前記絶
縁層の上に第２のアルミニウム配線層を形成する工程と
を備えた、半導体集積回路装置の配線接続構造の製造方
法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3073206A JP2921773B2 (ja) | 1991-04-05 | 1991-04-05 | 半導体装置の配線接続構造およびその製造方法 |
| DE4210821A DE4210821C2 (de) | 1991-04-05 | 1992-04-01 | Verbindungsaufbau einer Halbleitereinrichtung und Verfahren zur Herstellung desselben |
| KR1019920005482A KR960015597B1 (ko) | 1991-04-05 | 1992-04-02 | 반도체 장치의 배선 접속 구조 |
| US08/274,379 US5442238A (en) | 1991-04-05 | 1994-07-13 | Interconnection structure of a semiconductor device |
| US08/462,992 US5561084A (en) | 1991-04-05 | 1995-06-02 | Method of making an interconnection structure of a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3073206A JP2921773B2 (ja) | 1991-04-05 | 1991-04-05 | 半導体装置の配線接続構造およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04307957A true JPH04307957A (ja) | 1992-10-30 |
| JP2921773B2 JP2921773B2 (ja) | 1999-07-19 |
Family
ID=13511448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3073206A Expired - Lifetime JP2921773B2 (ja) | 1991-04-05 | 1991-04-05 | 半導体装置の配線接続構造およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5442238A (ja) |
| JP (1) | JP2921773B2 (ja) |
| KR (1) | KR960015597B1 (ja) |
| DE (1) | DE4210821C2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003527743A (ja) * | 1999-10-18 | 2003-09-16 | インフィニオン テクノロジーズ ノース アメリカ コーポレイション | 層間金属接続のための自己整合金属キャップ |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5627345A (en) * | 1991-10-24 | 1997-05-06 | Kawasaki Steel Corporation | Multilevel interconnect structure |
| JPH06140396A (ja) * | 1992-10-23 | 1994-05-20 | Yamaha Corp | 半導体装置とその製法 |
| US5668413A (en) * | 1994-02-18 | 1997-09-16 | Ricoh Company, Ltd. | Semiconductor device including via hole |
| JPH07240473A (ja) * | 1994-03-01 | 1995-09-12 | Fujitsu Ltd | 半導体記憶装置およびその製造方法 |
| KR970007967B1 (en) * | 1994-05-11 | 1997-05-19 | Hyundai Electronics Ind | Fabrication method and semiconductor device |
| KR0161379B1 (ko) | 1994-12-23 | 1999-02-01 | 윤종용 | 반도체 소자의 다층배선 및 그 제조방법 |
| KR0165813B1 (ko) * | 1995-04-12 | 1999-02-01 | 문정환 | 접속홀의 플러그 형성 방법 |
| US5892282A (en) * | 1995-05-31 | 1999-04-06 | Texas Instruments Incorporated | Barrier-less plug structure |
| KR100424835B1 (ko) * | 1995-05-31 | 2004-06-26 | 텍사스 인스트루먼츠 인코포레이티드 | 장벽을갖지않는반도체구조및이러한구조에서의금속간접속형성방법 |
| US5705428A (en) * | 1995-08-03 | 1998-01-06 | Chartered Semiconductor Manufacturing Pte, Ltd. | Method for preventing titanium lifting during and after metal etching |
| US5840624A (en) * | 1996-03-15 | 1998-11-24 | Taiwan Semiconductor Manufacturing Company, Ltd | Reduction of via over etching for borderless contacts |
| US6433428B1 (en) | 1998-05-29 | 2002-08-13 | Kabushiki Kaisha Toshiba | Semiconductor device with a dual damascene type via contact structure and method for the manufacture of same |
| US7687917B2 (en) * | 2002-05-08 | 2010-03-30 | Nec Electronics Corporation | Single damascene structure semiconductor device having silicon-diffused metal wiring layer |
| KR100752189B1 (ko) * | 2006-08-07 | 2007-08-27 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
| US9153453B2 (en) | 2011-02-11 | 2015-10-06 | Brookhaven Science Associates, Llc | Technique for etching monolayer and multilayer materials |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0319222A (ja) * | 1989-06-15 | 1991-01-28 | Matsushita Electron Corp | 半導体装置の製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL6706868A (ja) * | 1967-05-18 | 1968-11-19 | ||
| JPS58137231A (ja) * | 1982-02-09 | 1983-08-15 | Nec Corp | 集積回路装置 |
| US4900695A (en) * | 1986-12-17 | 1990-02-13 | Hitachi, Ltd. | Semiconductor integrated circuit device and process for producing the same |
| JP2615076B2 (ja) * | 1987-09-19 | 1997-05-28 | 株式会社日立製作所 | 半導体集積回路装置の製造方法 |
| GB2211348A (en) * | 1987-10-16 | 1989-06-28 | Philips Nv | A method of forming an interconnection between conductive levels |
| JPH02237135A (ja) * | 1989-03-10 | 1990-09-19 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5422312A (en) * | 1994-06-06 | 1995-06-06 | United Microelectronics Corp. | Method for forming metal via |
| US5470790A (en) * | 1994-10-17 | 1995-11-28 | Intel Corporation | Via hole profile and method of fabrication |
-
1991
- 1991-04-05 JP JP3073206A patent/JP2921773B2/ja not_active Expired - Lifetime
-
1992
- 1992-04-01 DE DE4210821A patent/DE4210821C2/de not_active Expired - Lifetime
- 1992-04-02 KR KR1019920005482A patent/KR960015597B1/ko not_active IP Right Cessation
-
1994
- 1994-07-13 US US08/274,379 patent/US5442238A/en not_active Expired - Lifetime
-
1995
- 1995-06-02 US US08/462,992 patent/US5561084A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0319222A (ja) * | 1989-06-15 | 1991-01-28 | Matsushita Electron Corp | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003527743A (ja) * | 1999-10-18 | 2003-09-16 | インフィニオン テクノロジーズ ノース アメリカ コーポレイション | 層間金属接続のための自己整合金属キャップ |
Also Published As
| Publication number | Publication date |
|---|---|
| US5442238A (en) | 1995-08-15 |
| DE4210821A1 (de) | 1992-10-08 |
| JP2921773B2 (ja) | 1999-07-19 |
| DE4210821C2 (de) | 1994-04-28 |
| US5561084A (en) | 1996-10-01 |
| KR960015597B1 (ko) | 1996-11-18 |
| KR920020618A (ko) | 1992-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5475267A (en) | Multilayer interconnection structure for a semiconductor device | |
| JP2921773B2 (ja) | 半導体装置の配線接続構造およびその製造方法 | |
| US5834369A (en) | Method of preventing diffusion between interconnect and plug | |
| JPH08236624A (ja) | 集積回路におけるランディングパッドの構成体の製造方法 | |
| US5834125A (en) | Non-reactive anti-reflection coating | |
| US5136361A (en) | Stratified interconnect structure for integrated circuits | |
| JPH0750694B2 (ja) | 導電層形成方法 | |
| EP0120918B1 (en) | An aluminum-metal silicide interconnect structure for integrated circuits and method of manufacture thereof | |
| US6103633A (en) | Method for cleaning metal precipitates in semiconductor processes | |
| JPH0845876A (ja) | 半導体装置の製造方法 | |
| KR100191710B1 (ko) | 반도체 소자의 금속 배선 방법 | |
| JPH05175155A (ja) | 半導体集積回路装置のグリッドライン製造方法 | |
| KR0139599B1 (ko) | 반도체 장치의 금속배선 형성방법 | |
| JPH05235174A (ja) | 半導体装置の製造方法 | |
| JP3303545B2 (ja) | 半導体装置の製法 | |
| JPH05283533A (ja) | 半導体装置の製造方法 | |
| JPH0487336A (ja) | 半導体装置の配線形成方法 | |
| JPH10154694A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0669122A (ja) | 半導体装置の製造方法 | |
| KR20010064077A (ko) | 리프트-오프법을 이용한 반도체 소자의 금속배선 형성방법 | |
| JPH06168945A (ja) | 半導体装置の製造方法 | |
| JPS60260137A (ja) | 半導体装置の製造方法 | |
| JPH0521434A (ja) | 半導体装置のパターン形成方法 | |
| JPH0851149A (ja) | 半導体装置およびその製造方法 | |
| JPH07142476A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970624 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080430 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110430 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110430 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110430 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |