JPH0487336A - 半導体装置の配線形成方法 - Google Patents
半導体装置の配線形成方法Info
- Publication number
- JPH0487336A JPH0487336A JP20142990A JP20142990A JPH0487336A JP H0487336 A JPH0487336 A JP H0487336A JP 20142990 A JP20142990 A JP 20142990A JP 20142990 A JP20142990 A JP 20142990A JP H0487336 A JPH0487336 A JP H0487336A
- Authority
- JP
- Japan
- Prior art keywords
- film
- alloy
- alloy film
- wiring
- films
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 239000004065 semiconductor Substances 0.000 title claims description 5
- 230000015572 biosynthetic process Effects 0.000 title description 7
- 150000004767 nitrides Chemical class 0.000 claims abstract description 10
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 10
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 10
- 238000010438 heat treatment Methods 0.000 claims abstract description 8
- 229910000838 Al alloy Inorganic materials 0.000 claims abstract 12
- 238000000059 patterning Methods 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 abstract description 3
- 239000002184 metal Substances 0.000 abstract description 3
- 229910045601 alloy Inorganic materials 0.000 description 41
- 239000000956 alloy Substances 0.000 description 41
- 239000010410 layer Substances 0.000 description 20
- 238000000206 photolithography Methods 0.000 description 14
- 230000005012 migration Effects 0.000 description 8
- 238000013508 migration Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- 229910018594 Si-Cu Inorganic materials 0.000 description 3
- 229910008465 Si—Cu Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- TWRSDLOICOIGRH-UHFFFAOYSA-N [Si].[Si].[Hf] Chemical compound [Si].[Si].[Hf] TWRSDLOICOIGRH-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 235000014121 butter Nutrition 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は、ＬＳＩなどの半導体装置における配線形成
方法に関するものである。
方法に関するものである。
（従来の技術）
従来、Ｌ Ｓ Ｉの配線としてはＡｆ −Ｓ ｉ配線が
用いられているが、このＡｔ−Ｓｉ−＆！線は、線幅が
１．０ｐ以下になると、エレクトロマイグレーションや
ストレスマイグレーション寿命が低下する問題と、ヒロ
ックによる配線ショートの問題があった。これに対して
、ｋｌ−３ｉへ不純物、例えばＣｕやＰｄを添加した配
線が用いられており、中でもＡｆ−５ｔ−Ｃｕ配線は第
３図に示すようにエレクトロマイグレーション寿命の向
上に効果がある。
用いられているが、このＡｔ−Ｓｉ−＆！線は、線幅が
１．０ｐ以下になると、エレクトロマイグレーションや
ストレスマイグレーション寿命が低下する問題と、ヒロ
ックによる配線ショートの問題があった。これに対して
、ｋｌ−３ｉへ不純物、例えばＣｕやＰｄを添加した配
線が用いられており、中でもＡｆ−５ｔ−Ｃｕ配線は第
３図に示すようにエレクトロマイグレーション寿命の向
上に効果がある。
このＡｌ−Ｓｉ−−Ｃｕ配線は従来、第４図に示すよう
にして形成さ九る。まず、第４図（ａ）に示すように、
素子形成を終了したＬＳＩ基板１上にＢＰＳＣ；などの
酸化膜２を形成し、これにコンタクトホール３を開ける
。次に、Ａｆ−Ｓｉ−Ｃｕ合金ターゲントを用いてスパ
ッタ法（例えばＡｒ圧； ８ｍＴｏｒｒ 、 スパッタ
パワー８に−）で、ｋｌ−３ｉ−ＣｕのＭ合金膜を全面
に成膜した後、このＭ合金膜を通常のホトリソ・エツチ
ング法でパターニングすることにより、前記第４図（ａ
）に示すようにｋｌ −Ｓｉ−−Ｃｕの第１層配線４を
形成する。その後、オーミックコンタクトを得るなどの
目的で４００°Ｃ２３０分のシンクを行う。その後、第
４図（ｂ）に示すように全面にプラズマＳｉＯ□膜など
の眉間絶縁膜５を成膜した後、これに通常のホトリソ・
エツチング法でスルーホール６を形成する。その後、再
び／ｄ −３ｉ−Ｃｕ合金ターゲットを用いてスパッタ
法でＡｌ−３ｉ−ＣｕのＭ合金膜を全面に形成し、これ
をホトリソ・エツチングでパターニングすることにより
、第４図（Ｃ）に示すようにＡｌ−Ｓｉ−−Ｃｕの第２
層配線７を形成する。その後、同図のようにパッシベー
ション膜８（例えばプラズマＳｉＮ膜）を全面に堆積さ
せ、ボンディングパット部での開口をホトリソ・エツチ
ングで行い、最後に素子特性の向上などの目的で４００
’Ｃ，６０分のアニールを行う。
にして形成さ九る。まず、第４図（ａ）に示すように、
素子形成を終了したＬＳＩ基板１上にＢＰＳＣ；などの
酸化膜２を形成し、これにコンタクトホール３を開ける
。次に、Ａｆ−Ｓｉ−Ｃｕ合金ターゲントを用いてスパ
ッタ法（例えばＡｒ圧； ８ｍＴｏｒｒ 、 スパッタ
パワー８に−）で、ｋｌ−３ｉ−ＣｕのＭ合金膜を全面
に成膜した後、このＭ合金膜を通常のホトリソ・エツチ
ング法でパターニングすることにより、前記第４図（ａ
）に示すようにｋｌ −Ｓｉ−−Ｃｕの第１層配線４を
形成する。その後、オーミックコンタクトを得るなどの
目的で４００°Ｃ２３０分のシンクを行う。その後、第
４図（ｂ）に示すように全面にプラズマＳｉＯ□膜など
の眉間絶縁膜５を成膜した後、これに通常のホトリソ・
エツチング法でスルーホール６を形成する。その後、再
び／ｄ −３ｉ−Ｃｕ合金ターゲットを用いてスパッタ
法でＡｌ−３ｉ−ＣｕのＭ合金膜を全面に形成し、これ
をホトリソ・エツチングでパターニングすることにより
、第４図（Ｃ）に示すようにＡｌ−Ｓｉ−−Ｃｕの第２
層配線７を形成する。その後、同図のようにパッシベー
ション膜８（例えばプラズマＳｉＮ膜）を全面に堆積さ
せ、ボンディングパット部での開口をホトリソ・エツチ
ングで行い、最後に素子特性の向上などの目的で４００
’Ｃ，６０分のアニールを行う。
（発明が解決しようとする課題）
しかしながら、上記のような従来の配線形成法では、Ａ
ｆ−Ｓｉ−ＣｕのＭ合金膜の反射率が高いために、該Ｍ
合金膜をバターニングする際の、あるいはスルーホール
を開口する際のホトリソ工程でのバターニング寸法およ
び形状の制御が難しく、結果として高精度に配線形成が
行えないという問題点があった。また、Ａｌ−３ｉ−Ｃ
ｕの配線であっても、第４図のように線幅１．０ ｔｒ
ｍ以下の多層配線となると、ストレスマイグレーション
やエレクトロマイグレーション寿命が低下するという問
題点があった。
ｆ−Ｓｉ−ＣｕのＭ合金膜の反射率が高いために、該Ｍ
合金膜をバターニングする際の、あるいはスルーホール
を開口する際のホトリソ工程でのバターニング寸法およ
び形状の制御が難しく、結果として高精度に配線形成が
行えないという問題点があった。また、Ａｌ−３ｉ−Ｃ
ｕの配線であっても、第４図のように線幅１．０ ｔｒ
ｍ以下の多層配線となると、ストレスマイグレーション
やエレクトロマイグレーション寿命が低下するという問
題点があった。
この発明は上記の点に鑑みなされたもので、線幅１．０
即以下の多層配線においてもストレスマイグレーション
やエレクトロマイグレーション寿命が向上し、ヒロック
の発生も少なく、信顛性の高い配線を形成でき、かつホ
トリソ工程精度を向上させて高精度の配線形成も可能と
なる半導体装置の配線形成方法を提供することを目的と
する。
即以下の多層配線においてもストレスマイグレーション
やエレクトロマイグレーション寿命が向上し、ヒロック
の発生も少なく、信顛性の高い配線を形成でき、かつホ
トリソ工程精度を向上させて高精度の配線形成も可能と
なる半導体装置の配線形成方法を提供することを目的と
する。
（課題を解決するための手段）
この発明では、Ｍ合金膜上に、反射率を低下させる金属
膜を堆積させることで、ホトリソ工程精度を改善し、か
つその膜とＭ合金膜を反応させることで、かつその膜で
Ｍ合金膜を被覆することで配線の強化を図る。具体的に
は、ｆｉＪ−Ｃｕ−ＢまたはＡｌ −Ｓｊ −Ｃｕ−Ｂ
のＭ合金膜を形成し、その上にＨｆ （ハフニウム）あ
るいはそのケイ化物または窒化物を上層膜として成膜し
、その上層膜と下層のＭ合金膜をパターニングして２層
構造の配線とし、その後あるいは前記バターニング前に
熱処理して上層膜と下層Ｍ合金膜を反応させる。
膜を堆積させることで、ホトリソ工程精度を改善し、か
つその膜とＭ合金膜を反応させることで、かつその膜で
Ｍ合金膜を被覆することで配線の強化を図る。具体的に
は、ｆｉＪ−Ｃｕ−ＢまたはＡｌ −Ｓｊ −Ｃｕ−Ｂ
のＭ合金膜を形成し、その上にＨｆ （ハフニウム）あ
るいはそのケイ化物または窒化物を上層膜として成膜し
、その上層膜と下層のＭ合金膜をパターニングして２層
構造の配線とし、その後あるいは前記バターニング前に
熱処理して上層膜と下層Ｍ合金膜を反応させる。
（作 用）
Ａｌ−Ｃｕ−ＢまたはＡｆ−Ｓｉ−−Ｃｕ−ＢのＭ合金
膜上に、Ｈｆあるいはそのケイ化物または窒化物を上層
膜として形成すると、膜表面の反射率は、波長３７５ｎ
ｍでＭ合金膜のみの場合の５０％以下となる。したがっ
て、このＭ合金膜と上層膜を配線としてパターニングす
る際の、あるいはスルーホールを開孔する際のホトリソ
工程精度は向上し、結果として高精度の配線形成が可能
となる。
膜上に、Ｈｆあるいはそのケイ化物または窒化物を上層
膜として形成すると、膜表面の反射率は、波長３７５ｎ
ｍでＭ合金膜のみの場合の５０％以下となる。したがっ
て、このＭ合金膜と上層膜を配線としてパターニングす
る際の、あるいはスルーホールを開孔する際のホトリソ
工程精度は向上し、結果として高精度の配線形成が可能
となる。
また、熱処理を行うと、Ｉｆあるいはそのケイ化物また
は窒化物からなる上層膜が下層のＭ合金膜と反応し、Ｍ
合金膜中にＨｆが添加される。そして、Ｉｆが添加され
ることによりＭ合金膜は強化され、第２図（ａ）、（ｂ
）に添加しないものと比較して示すようにヒロックの発
生が減少する。
は窒化物からなる上層膜が下層のＭ合金膜と反応し、Ｍ
合金膜中にＨｆが添加される。そして、Ｉｆが添加され
ることによりＭ合金膜は強化され、第２図（ａ）、（ｂ
）に添加しないものと比較して示すようにヒロックの発
生が減少する。
また、Ｈｆあるいはそのケイ化物または窒化物からなる
上層膜を除去せず残すことにより、Ｍ合金膜がＨｆある
いはそのケイ化物または窒化物で覆われた構造となり、
やはりＭ合金膜が強化される。
上層膜を除去せず残すことにより、Ｍ合金膜がＨｆある
いはそのケイ化物または窒化物で覆われた構造となり、
やはりＭ合金膜が強化される。
したがって、線幅１． Ｏｎ以下の多層配線においても
、ストレスマイグレーションやエレクトロマイグレーシ
ョン寿命が向上し、それらマイグレーションによる断線
を抑えられる。
、ストレスマイグレーションやエレクトロマイグレーシ
ョン寿命が向上し、それらマイグレーションによる断線
を抑えられる。
このように、この発明においては、膜表面の反射率を低
下させ、ホトリソ工程精度を改善する上層膜を利用して
、信鮪性の高い配線形成が可能となる。
下させ、ホトリソ工程精度を改善する上層膜を利用して
、信鮪性の高い配線形成が可能となる。
なお、この発明におけるＭ合金膜（／Ｖ−ＣＬＩ−Ｂま
たはＡｌ−３ｉ −Ｃｕ−Ｂ ）は、従来のＡｆ−Ｃｕ
またはＡｌ−Ｓｉ−−Ｃｕ合金膜と比較すると、Ｂ（ポ
ロン）がプラスされているが、これは、Ｍ合金膜とＨｆ
あるいはそのケイ化物または窒化物を反応さセるために
添加されている。
たはＡｌ−３ｉ −Ｃｕ−Ｂ ）は、従来のＡｆ−Ｃｕ
またはＡｌ−Ｓｉ−−Ｃｕ合金膜と比較すると、Ｂ（ポ
ロン）がプラスされているが、これは、Ｍ合金膜とＨｆ
あるいはそのケイ化物または窒化物を反応さセるために
添加されている。
（実施例）
以下この発明の一実施例を図面を参照して説明する。第
１図はこの発明の一実施例を工程順に示す断面図であり
、この一実施例は、この発明を多層配線形成法に適用し
た場合である。勿論、この発明は、単層の配線形成にも
応用できる。
１図はこの発明の一実施例を工程順に示す断面図であり
、この一実施例は、この発明を多層配線形成法に適用し
た場合である。勿論、この発明は、単層の配線形成にも
応用できる。
第１図の一実施例を詳述すると、まず第１図（ａ）に示
すように、素子形成を終了したＬＳＩ基板１１上に絶縁
膜としてＢＰＳＧ膜１２を０．６四堆積させ、これにコ
ンタクトホール１３を開ける。
すように、素子形成を終了したＬＳＩ基板１１上に絶縁
膜としてＢＰＳＧ膜１２を０．６四堆積させ、これにコ
ンタクトホール１３を開ける。
次にその上の全面に、Ａｆ−１χＳｉ −０，５χＣｕ
−０，０ＯＩＸＢのＭ合金膜１４をスパッタ法（例え
ばＡｒ圧；８ｍＴｏｒｒ、スパッタパワー８ｋＷ）で０
．６即ｆｆに成膜し、さらにその上に連続してＨｆ５ｒ
ｚ膜（ケイ化ハフニウム膜）１５をスパッタ法（例えば
Ａｒ圧； １０ ｍＴｏｒｒ。
−０，０ＯＩＸＢのＭ合金膜１４をスパッタ法（例え
ばＡｒ圧；８ｍＴｏｒｒ、スパッタパワー８ｋＷ）で０
．６即ｆｆに成膜し、さらにその上に連続してＨｆ５ｒ
ｚ膜（ケイ化ハフニウム膜）１５をスパッタ法（例えば
Ａｒ圧； １０ ｍＴｏｒｒ。
スパッタパワー１ｋｋ）で５０ｎｍ厚に成膜スるー。
その後、）ｌｆｓｆｚ膜１５とＭ合金膜１４を通常のホ
トリソ・エツチング法でバターニングすることにより、
第１図働）に示すように２層構造の第２層配線２１を形
成する。次いで同図のように全面に眉間絶縁膜１７（例
えばプラズマ５ｒＯｔ膜）を形成し、これに通常のホト
リソ・エツチング法でスルーホール１Ｂを開ける。
トリソ・エツチング法でバターニングすることにより、
第１図働）に示すように２層構造の第２層配線２１を形
成する。次いで同図のように全面に眉間絶縁膜１７（例
えばプラズマ５ｒＯｔ膜）を形成し、これに通常のホト
リソ・エツチング法でスルーホール１Ｂを開ける。
その後、眉間絶縁膜１７上の全面に第１図（Ｃ）に示す
ように、Ａｆ−１χＳｒ −０，５χＣｕ −０，００
１Ｚ ＢのＭ合金膜１９をスパッタ法で１０ｎ厚に成膜
し、さらにその上に連続してＨｆＳｉ−ｚ膜２０をスパ
ッタ法（例えばＡｒ圧； １０ｍＴｏｒｒ、スパッタパ
ワー１に−）で５０ｎｍ厚に成膜する。
ように、Ａｆ−１χＳｒ −０，５χＣｕ −０，００
１Ｚ ＢのＭ合金膜１９をスパッタ法で１０ｎ厚に成膜
し、さらにその上に連続してＨｆＳｉ−ｚ膜２０をスパ
ッタ法（例えばＡｒ圧； １０ｍＴｏｒｒ、スパッタパ
ワー１に−）で５０ｎｍ厚に成膜する。
次いで、ＨｆＳｉ２膜２０とＭ合金膜１９を通常のホト
リソ・エツチング法でバターニングすることにより、第
１図（ｄ）に示すように２層構造の第２層配線２１を形
成する。その後、オーミックコンタクトを得る目的で４
００″Ｃ１３０分の熱処理を行う。
リソ・エツチング法でバターニングすることにより、第
１図（ｄ）に示すように２層構造の第２層配線２１を形
成する。その後、オーミックコンタクトを得る目的で４
００″Ｃ１３０分の熱処理を行う。
しかる後、同第１図（ｄ）に示すように全面にパッシベ
ーション膜２２（例えばプラズマＳｉ−ＮＩＱ）を０、
８ ｔｔｍ厚に堆積させ、ボンディングパット部での開
口をホトリソエツチングで行い、最後に４００’Ｃ，６
０分の熱処理を行う。
ーション膜２２（例えばプラズマＳｉ−ＮＩＱ）を０、
８ ｔｔｍ厚に堆積させ、ボンディングパット部での開
口をホトリソエツチングで行い、最後に４００’Ｃ，６
０分の熱処理を行う。
以上の形成法においては、Ｍ合金膜１４．１９の上にＨ
ｆＳｉ ｚ膜１５．２０が形成される。したがって、メ
タル表面での反射率は、Ｍ合金膜のみの場合と比較して
波長３７５ｎｍで５０％以下となる。
ｆＳｉ ｚ膜１５．２０が形成される。したがって、メ
タル表面での反射率は、Ｍ合金膜のみの場合と比較して
波長３７５ｎｍで５０％以下となる。
したがって、Ｍ合金膜１４とＨｆＳｉ−ｚ膜１５または
Ｍ合金膜１９とＨｆＳｉ−ｚ膜２０をバターニングする
際の、あるいは層間絶縁膜１７にスルーホール１８を開
口する際のホトリソ工程での精度が改善され、良好なパ
ターン寸法および形状が得られるようになり、結果とし
て高精度の配線形成が可能となる。
Ｍ合金膜１９とＨｆＳｉ−ｚ膜２０をバターニングする
際の、あるいは層間絶縁膜１７にスルーホール１８を開
口する際のホトリソ工程での精度が改善され、良好なパ
ターン寸法および形状が得られるようになり、結果とし
て高精度の配線形成が可能となる。
また、最後に４００°Ｃ５６０分の熱処理を行うと、Ｍ
合金膜１４．１９とＨｆＳｉ、膜１５．２０が反応し、
Ｍ合金膜１４．１９中にｌｌｆが０．８３ｗｔχ添加さ
れ、Ａｆ−１χＳｉ−−０，５χＣｕ ０．８３ｗｔ
χ１ｌｆ−０，００１χＢのＭ合金膜１４．１９となり
、強化される。
合金膜１４．１９とＨｆＳｉ、膜１５．２０が反応し、
Ｍ合金膜１４．１９中にｌｌｆが０．８３ｗｔχ添加さ
れ、Ａｆ−１χＳｉ−−０，５χＣｕ ０．８３ｗｔ
χ１ｌｆ−０，００１χＢのＭ合金膜１４．１９となり
、強化される。
したがって、第２図（ａ）、（ｂ）にＨｆを添加しない
ものと比較して示すようにヒロックの発生が減少する。
ものと比較して示すようにヒロックの発生が減少する。
また、ＨｆＳｉ−ｚ膜１５．２０は配線の一部として最
後まで残っており、このＨｆ５４つ膜１５．２０でＭ合
金膜１４．１９が覆われて強化された構造となるので、
例え上記のような１．Ｏｎ以下の多層配線構造において
もストレスマイグレーションやエレクトロマイグレーシ
ョン寿命が向上し、それらマイグレーションによる断線
が抑えられる。
後まで残っており、このＨｆ５４つ膜１５．２０でＭ合
金膜１４．１９が覆われて強化された構造となるので、
例え上記のような１．Ｏｎ以下の多層配線構造において
もストレスマイグレーションやエレクトロマイグレーシ
ョン寿命が向上し、それらマイグレーションによる断線
が抑えられる。
なお、上記一実施例では、Ｍ合金膜上にｔｌｆｓｉ。
膜、つまりＩｆのケイ化物を形成したが、Ｈｆの窒化物
、あるいはｌ（ｆそのものを形成しても同様の現象、同
様の効果が得られる。また、反応させるための熱処理は
、配線にバターニングする前に行うこともできる。
、あるいはｌ（ｆそのものを形成しても同様の現象、同
様の効果が得られる。また、反応させるための熱処理は
、配線にバターニングする前に行うこともできる。
また、Ｍ合金膜は、Ｓｉの除去された、１４−ＣｕＢの
合金膜であってもよい。さらに、Ｍ合金膜中）Ｃｕは０
．１〜２ ｗｔＸ、Ｂは０．００１ 〜０．５ ｗｔＸ
含ませるのが適当である。
合金膜であってもよい。さらに、Ｍ合金膜中）Ｃｕは０
．１〜２ ｗｔＸ、Ｂは０．００１ 〜０．５ ｗｔＸ
含ませるのが適当である。
（発明の効果）
以上詳細に説明したように、この発明の配線形成方法に
よれば、Ｍ合金膜上にｌｌｆあるいはそのケイ化物また
は窒化物の上層膜を形成して、膜表面の反射率を下げた
ので、ホトリソ工程精度を改善でき、ひいては高精度に
配線を形成することができる。また、その上層膜とＭ合
金膜とを反応させて、さらにはその上層膜でＭ合金膜を
覆って配線を強化するようにしたので、ヒロックの発生
の少ない、かつ線幅１．Ｏｎ以下の多層配線においても
エレクトロマイグレーションおよびストレスマイグレー
ション寿命の向上した信頬性の高い配線を形成すること
ができる。
よれば、Ｍ合金膜上にｌｌｆあるいはそのケイ化物また
は窒化物の上層膜を形成して、膜表面の反射率を下げた
ので、ホトリソ工程精度を改善でき、ひいては高精度に
配線を形成することができる。また、その上層膜とＭ合
金膜とを反応させて、さらにはその上層膜でＭ合金膜を
覆って配線を強化するようにしたので、ヒロックの発生
の少ない、かつ線幅１．Ｏｎ以下の多層配線においても
エレクトロマイグレーションおよびストレスマイグレー
ション寿命の向上した信頬性の高い配線を形成すること
ができる。
第１図はこの発明の半導体装置の配線形成方法の一実施
例を示す工程断面図、第２図はＭ合金膜に対するＨｆの
添加の存無によるヒロックの発生状況を示す特性図、第
３図は従来の配線形成法を示す工程断面図、第４図は従
来のＡ／ −Ｓｉ −Ｃｕ配線のエレクトロマイグレー
ション寿命の向上効果を示す特性図である。 １４．１９・・・Ｍ合金膜、１５．２０・・・ＨｆＳｉ
−ｚ膜。 特許出願人 宮城沖電気株式会社 従来の形成法 第４ 図 旧口心へ姪 叫 」ロクへ姪 瞑
例を示す工程断面図、第２図はＭ合金膜に対するＨｆの
添加の存無によるヒロックの発生状況を示す特性図、第
３図は従来の配線形成法を示す工程断面図、第４図は従
来のＡ／ −Ｓｉ −Ｃｕ配線のエレクトロマイグレー
ション寿命の向上効果を示す特性図である。 １４．１９・・・Ｍ合金膜、１５．２０・・・ＨｆＳｉ
−ｚ膜。 特許出願人 宮城沖電気株式会社 従来の形成法 第４ 図 旧口心へ姪 叫 」ロクへ姪 瞑
Claims (1)
- 【特許請求の範囲】 下地上にＡｌ−Ｃｕ−ＢまたはＡｌ−Ｓｉ−Ｃｕ−Ｂの
Ａｌ合金膜を形成し、その上にＨｆあるいはそのケイ化
物または窒化物を上層膜として成膜する工程と、その上
層膜と下層のＡｌ合金膜をパターニングして、２層構造
の配線を形成する工程と、 その後、あるいは前記パターニング前に熱処理して上層
膜と下層Ａｌ合金膜を反応させる工程とを具備してなる
半導体装置の配線形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20142990A JPH0487336A (ja) | 1990-07-31 | 1990-07-31 | 半導体装置の配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20142990A JPH0487336A (ja) | 1990-07-31 | 1990-07-31 | 半導体装置の配線形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0487336A true JPH0487336A (ja) | 1992-03-19 |
Family
ID=16440941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20142990A Pending JPH0487336A (ja) | 1990-07-31 | 1990-07-31 | 半導体装置の配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0487336A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5635763A (en) * | 1993-03-22 | 1997-06-03 | Sanyo Electric Co., Ltd. | Semiconductor device having cap-metal layer |
| US9995076B1 (en) | 2001-07-13 | 2018-06-12 | Steven M. Hoffberg | Intelligent door restraint |
-
1990
- 1990-07-31 JP JP20142990A patent/JPH0487336A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5635763A (en) * | 1993-03-22 | 1997-06-03 | Sanyo Electric Co., Ltd. | Semiconductor device having cap-metal layer |
| US5895265A (en) * | 1993-03-22 | 1999-04-20 | Sanyo Electric Co., Ltd. | Semiconductor device having cap-metal layer |
| US9995076B1 (en) | 2001-07-13 | 2018-06-12 | Steven M. Hoffberg | Intelligent door restraint |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5475267A (en) | Multilayer interconnection structure for a semiconductor device | |
| JPH08191104A (ja) | 半導体集積回路装置およびその製造方法 | |
| US5656542A (en) | Method for manufacturing wiring in groove | |
| JPH0817925A (ja) | 半導体装置とその製法 | |
| KR0180287B1 (ko) | 반도체장치의 배선구조 및 그의 제조방법 | |
| US5500559A (en) | Semiconductor device and method for manufacturing the same | |
| JP2770945B2 (ja) | タングステン被覆法 | |
| US5851920A (en) | Method of fabrication of metallization system | |
| JPH0487336A (ja) | 半導体装置の配線形成方法 | |
| JPH0980740A (ja) | 露光マスクおよび半導体装置の製造方法 | |
| JPH10294314A (ja) | 半導体装置およびその製造方法 | |
| JPH05102314A (ja) | 半導体装置の多層配線形成方法 | |
| US6313535B1 (en) | Wiring layer of a semiconductor integrated circuit | |
| JPH02186634A (ja) | 集積回路装置の製造方法 | |
| KR0146206B1 (ko) | 반도체 장치용 금속 배선 및 그 제조방법 | |
| JP2000208620A (ja) | 半導体装置の製造方法 | |
| JP2637726B2 (ja) | 半導体集積回路装置の製造方法 | |
| KR100249827B1 (ko) | 반도체 소자의 다층 금속 배선 제조방법 | |
| JP3533022B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH053253A (ja) | 半導体装置の製造方法 | |
| JPH09162280A (ja) | 半導体装置の製造方法 | |
| KR100219053B1 (ko) | 반도체 장치의 금속막 형성방법 | |
| JP3104441B2 (ja) | 半導体装置とその製法 | |
| JP2723560B2 (ja) | 半導体装置の製造方法 | |
| JPH08274098A (ja) | 半導体装置及び半導体装置の製造方法 |