JPH05102314A - 半導体装置の多層配線形成方法 - Google Patents

半導体装置の多層配線形成方法

Info

Publication number
JPH05102314A
JPH05102314A JP3080499A JP8049991A JPH05102314A JP H05102314 A JPH05102314 A JP H05102314A JP 3080499 A JP3080499 A JP 3080499A JP 8049991 A JP8049991 A JP 8049991A JP H05102314 A JPH05102314 A JP H05102314A
Authority
JP
Japan
Prior art keywords
layer wiring
pillar
insulating film
metal
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3080499A
Other languages
English (en)
Inventor
博 ▲おの▼田
Hiroshi Onoda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP3080499A priority Critical patent/JPH05102314A/ja
Publication of JPH05102314A publication Critical patent/JPH05102314A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 層間接続部は勿論のこと、他の部分において
も上層配線金属の被覆性を改善する。 【構成】 下層配線の層間接続部上に導電材の柱を設け
た上で、層間絶縁膜を堆積させ、その層間絶縁膜の表面
をメカニカルケミカルポリッシングで平坦にすると同時
にその表面に前記導電材の柱の表面を露出させる。層間
接続部は導電材の柱で埋め込まれた構造となる。かつ層
間絶縁膜の表面全体が平坦となる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、半導体装置の多層配
線形成方法に係り、特に層間接続部の製造方法に関する
ものである。
【0002】
【従来の技術】従来の半導体装置の多層配線形成方法を
図3を参照して説明する。図3(a)において、1はS
i 基板の上に通常の能動素子を作り込み、その上に中間
絶縁膜を形成し、この中間絶縁膜に素子と第1層目配線
との接続用コンタクトホールを開けた下地構造体であ
る。この下地構造体1上にAl 系合金により第1層目配
線2を形成する。次に、その上に、PSGまたはBPS
GまたはNSGからなる層間絶縁膜3を形成し、層間接
続部においてスルーホール4を開ける。次にスルーホー
ル4をW,Cu などの金属で埋め込むことも可能ではあ
るが、量産性という点からこれらの埋め込み技術は確立
されておらず、ここでは通常のスパッタ技術を用いた方
法を示す。したがってこの後、図3(b)に示す如く、
第2層目配線金属(Al 系合金)をスパッタにより堆積
させ、パターニングを行い、第2層目配線5を形成す
る。この後の工程は、2層配線半導体装置の場合はパッ
シベーション膜の形成を行い、3層,4層配線では層間
絶縁膜の形成、スルーホールの開孔、配線の形成工程を
くり返す。
【0003】
【発明が解決しようとする課題】しかしながら、上記の
ような従来の形成方法では、素子が微細化すると、スル
ーホール4の径も減少し、スルーホール4の深さと径の
比であるアスペクト比が大きくなるので、図3(b)に
示すようにスルーホール4の底部周辺部(丸印6部分)
で第2層目配線金属がスパッタ堆積されにくい部分が生
じ、最悪の場合は第2層目配線5が断切れすることがお
こる。この結果、多層配線の信頼性上、または生産の歩
留りの点から、従来方法は技術的に満足できるものでは
なかった。
【0004】この発明は上記の点に鑑みなされたもの
で、層間接続部は勿論のこと、他の部分においても上層
配線金属の被覆性を改善し、多層配線を信頼性高く、か
つ生産の歩留り良く得ることができる半導体装置の多層
配線形成方法を提供することを目的とする。
【0005】
【課題を解決するための手段】この発明では、下地構造
体上に下層配線を形成し、その下層配線上に、層間接続
部において導電材の柱を形成し、この柱および前記下層
配線を覆うように前記下地構造体上の全面に層間絶縁膜
を形成し、この層間絶縁膜の表面をメカニカルケミカル
ポリッシング法で研磨することにより該表面を平坦と
し、かつその表面に前記柱の上面を露出させ、その露出
した柱の上面と接続して前記層間絶縁膜上に上層配線を
形成する。
【0006】
【作用】上記この発明においては、層間接続部が導電材
の柱で完全に埋め込まれた構造となり、上層配線は平面
上に形成すれば良く、したがって、層間接続部において
上層配線金属が被覆不足になったり断切れすることがな
く、均一の厚さに形成される。
【0007】また通常、層間絶縁膜は、下地構造体の表
面形状および下層配線の有無による影響を受けて、表面
が凹凸となるが、上記この発明においては、メカニカル
ケミカルポリッシングにより前記凹凸が除去され、表面
が平坦となる。したがって、層間接続部以外において
も、上層配線金属の被覆性が改善される。
【0008】
【実施例】以下この発明の一実施例を図1を参照して説
明する。
【0009】図1(a)において、11はSi 基板の上
に通常の能動素子を作り込み、その上に中間絶縁膜を形
成し、この中間絶縁膜に素子と第1層目配線との接続用
コンタクトホールを開けた下地構造体である。この下地
構造体11上にAl 系合金または高融点金属のシリサイ
ドあるいはナイトライドからなる第1層目配線12を形
成する。
【0010】次に、前記第1層目配線12を有する下地
構造体11上の全面に図1(b)に示すように柱形成用
金属13を所定の厚さに堆積させる。そして、この金属
13をフォトリソ・エッチング法の通常のパターニング
技術でパターニングすることにより、前記第1層目配線
12の層間接続部上に、前記金属13による層間接続用
の柱13aを形成する。ここで、前記金属13としては
Al 系合金またはWまたは高融点金属のシリサイドある
いはナイトライドなどを使用するが、この金属が第1層
目配線金属と同一の場合は、パターニング時(エッチン
グ時)、終点検出に注意を要する。しかし、異なった種
類の金属の場合は、エッチングガスを適当に選択するこ
となどにより、第1層目配線12を阻害することなく、
前記柱13aを形成することが可能である。また、図2
に示すように、第1層目配線12の形成後、その表面に
100〜3000Å厚程度の絶縁膜14を形成し、その
絶縁膜14の層間接続部部分に開口部15を形成し、し
かる後、図1(b)の工程を行えば、柱13aをパター
ニング形成する際、前記絶縁膜14をエッチングのスト
ッパとすることができる。
【0011】図1(b)の工程の後、柱13aおよび第
1層目配線12を覆うように下地構造体11上の全面に
図1(c)に示すように層間絶縁膜16を形成する。
【0012】次いで、この層間絶縁膜16の表面をメカ
ニカルケミカルポリッシング法で研磨することにより、
図1(d)に示すように該層間絶縁膜16の表面を平坦
とし、かつその表面に前記柱13aの表面を露出させ
る。ここで、メカニカルケミカルポリッシング法とは、
層間絶縁膜をゆっくりと溶かす溶液を供給しながらグラ
インダで研磨する方法で、最近のグラインダの開発によ
り数百Åの精度で研磨が可能である。
【0013】しかる後、平坦な層間絶縁膜16上に図1
(e)に示すように柱13aの上面に接続して第2層目
配線17を形成する。この後の工程は、2層配線半導体
装置の場合はパッシベーション膜の形成を行い、3層以
上の配線では柱の形成、平坦な層間絶縁膜の形成、配線
形成をくり返す。
【0014】
【発明の効果】以上詳細に説明したように、この発明に
よれば、下層配線の層間接続部上に導電材の柱を設けた
上で、層間絶縁膜を堆積させ、その層間絶縁膜の表面を
メカニカルケミカルポリッシングで平坦にすると同時に
その表面に前記導電材の柱の上面を露出させるようにし
たので、層間接続部は前記導電材の柱で完全に埋め込ま
れた構造となり、上層配線は平坦面に形成すればよく、
したがって上層配線金属が層間接続部で被覆不足となっ
たり断切れすることがなく、信頼性の高い生産歩留りの
良い多層配線形成が可能となる。また、前記メカニカル
ケミカルポリッシングで層間絶縁膜の表面全体が平坦と
なるので、層間接続部以外においても上層配線金属の被
覆性が改善され、より信頼性の高い生産歩留りの良い多
層配線を形成することが可能となる。
【図面の簡単な説明】
【図1】この発明の半導体装置の多層配線形成方法の一
実施例を示す工程断面図である。
【図2】この発明の一実施例の一部変更例を示す断面図
である。
【図3】従来の半導体装置の多層配線形成方法を示す工
程断面図である。
【符号の説明】
11 下地構造体 12 第1層目配線 13a 柱 16 層間絶縁膜 17 第2層目配線
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成4年10月5日
【手続補正1】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図2】
【図1】
【図3】

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 下地構造体上に下層配線を形成する工程
    と、 その下層配線上に、層間接続部において導電材の柱を形
    成する工程と、 その柱および前記下層配線を覆うように前記下地構造体
    上の全面に層間絶縁膜を形成する工程と、 その層間絶縁膜の表面をメカニカルケミカルポリッシン
    グ法で研磨することにより該表面を平坦とし、かつその
    表面に前記柱の上面を露出させる工程と、 その露出した柱の上面と接続して前記層間絶縁膜上に上
    層配線を形成する工程とを具備してなる半導体装置の多
    層配線形成方法。
JP3080499A 1991-03-20 1991-03-20 半導体装置の多層配線形成方法 Pending JPH05102314A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3080499A JPH05102314A (ja) 1991-03-20 1991-03-20 半導体装置の多層配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3080499A JPH05102314A (ja) 1991-03-20 1991-03-20 半導体装置の多層配線形成方法

Publications (1)

Publication Number Publication Date
JPH05102314A true JPH05102314A (ja) 1993-04-23

Family

ID=13720006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3080499A Pending JPH05102314A (ja) 1991-03-20 1991-03-20 半導体装置の多層配線形成方法

Country Status (1)

Country Link
JP (1) JPH05102314A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5593919A (en) * 1995-09-05 1997-01-14 Motorola Inc. Process for forming a semiconductor device including conductive members
JPH09283522A (ja) * 1996-04-12 1997-10-31 Lg Semicon Co Ltd 金属配線の形成方法
JPH09321138A (ja) * 1996-05-29 1997-12-12 Nec Corp 半導体装置の製造方法
KR100365936B1 (ko) * 1995-12-20 2003-03-03 주식회사 하이닉스반도체 반도체소자의비아콘택형성방법
KR100835835B1 (ko) * 2001-12-11 2008-06-05 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5593919A (en) * 1995-09-05 1997-01-14 Motorola Inc. Process for forming a semiconductor device including conductive members
KR100365936B1 (ko) * 1995-12-20 2003-03-03 주식회사 하이닉스반도체 반도체소자의비아콘택형성방법
JPH09283522A (ja) * 1996-04-12 1997-10-31 Lg Semicon Co Ltd 金属配線の形成方法
JPH09321138A (ja) * 1996-05-29 1997-12-12 Nec Corp 半導体装置の製造方法
KR100835835B1 (ko) * 2001-12-11 2008-06-05 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법

Similar Documents

Publication Publication Date Title
JPH01302842A (ja) 多層配線構造の半導体装置
JPH04155835A (ja) 集積回路装置の製造方法
JPH05102314A (ja) 半導体装置の多層配線形成方法
JP2004140093A (ja) ボンディングパッド及びその形成方法
JPH0685070A (ja) 多層配線の形成方法
JPH10294314A (ja) 半導体装置およびその製造方法
JPH11251433A (ja) 半導体装置およびその製法
JPS62155537A (ja) 半導体装置の製造方法
JPH0487336A (ja) 半導体装置の配線形成方法
JP2753098B2 (ja) 半導体装置の製造方法
JPH0697299A (ja) 半導体装置
JPH11265938A (ja) 半導体装置及びその製造方法
JPH0936231A (ja) 半導体装置の配線形成方法
JPH11214513A (ja) 集積回路の配線構造と配線形成法
JPH0697293A (ja) 半導体装置及びその製造方法
JPH0794548A (ja) 半導体装置及びその製造方法
JPS62143445A (ja) 多層配線の形成方法
JP2000091427A (ja) 半導体装置とその製造方法
JPH06163714A (ja) 多層配線構造の半導体装置及びその製造方法
JPH0955427A (ja) 半導体装置
JP2000311914A (ja) 半導体装置の製造方法
JPH02134847A (ja) 半導体装置とその製造方法
JP2000124218A (ja) 半導体装置の製造方法
JPH10294370A (ja) 半導体装置及びその製造方法
JP2004311697A (ja) 半導体装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000425