JPH09283522A - 金属配線の形成方法 - Google Patents

金属配線の形成方法

Info

Publication number
JPH09283522A
JPH09283522A JP8297949A JP29794996A JPH09283522A JP H09283522 A JPH09283522 A JP H09283522A JP 8297949 A JP8297949 A JP 8297949A JP 29794996 A JP29794996 A JP 29794996A JP H09283522 A JPH09283522 A JP H09283522A
Authority
JP
Japan
Prior art keywords
insulating film
forming
wiring
plug pattern
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8297949A
Other languages
English (en)
Other versions
JP2952574B2 (ja
Inventor
Yong Kwon Kim
ヨン・ゴン・キム
Chang Reol Kim
チャン・ヨル・キム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of JPH09283522A publication Critical patent/JPH09283522A/ja
Application granted granted Critical
Publication of JP2952574B2 publication Critical patent/JP2952574B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】 【課題】 金属配線工程の容易性と生産性の向上に適し
た金属配線の形成方法を提供すること。 【解決手段】 基板状に形成させた１次配線の上に２次
配線と接続するためのコンタクトホールとなるプラグパ
ターンを先に形成させ、層間絶縁膜でそれらを覆って、
層間絶縁膜を平坦化させるときにプラグパターンを形成
させた物質を同時に除去するようにしてコンタクトホー
ルを形成させる。

Description

【発明の詳細な説明】
【０００１】
【発明が属する技術分野】本発明は半導体デバイスの金
属配線に係り、特に金属配線工程の容易性及び生産性の
向上に適した金属配線の形成方法に関する。
【０００２】
【従来の技術】一般の半導体デバイスの金属配線の形成
方法においては、半導体デバイスの高集積化の傾向に応
じて基板に多数の層を積層して、ある限定された領域に
所望のデバイスを制作する。この場合、特に多層の絶縁
膜を形成し、かつ配線を行うことによって基板表面の高
さが高くなると同時に部分的に段差が激しくなった。こ
れにより、フォトエッチング工程時において、焦点深度
確保の難しさ、配線間の断線、ストレス移動、エレクト
ロ移動などの問題が発生した。
【０００３】かかる問題を解決するための方法として、
化学機械的研摩(Chemical Mechanical Polishing：ＣＭ
Ｐ)工程によって層間絶縁膜を平坦化させる方法を使用
した。このＣＭＰ工程はグローバル平坦化を可能にす
る。
【０００４】この点に関して、従来の技術であるＵＳ特
許第５３０２５５１号には１次配線上に２層の絶縁膜を
形成し、前記絶縁膜を化学機械的研摩（ＣＭＰ）によっ
て平坦化させる方法が開示されている。前記絶縁膜上に
再び絶縁膜を形成し、それをドライエッチング法によっ
て選択的に除去して２次配線接続用コンタクトホールを
形成する方法を使用している。
【０００５】以下、このような従来の金属配線の形成技
術を添付図面に基づいて説明する。図１（ａ）〜（ｇ）
は従来の金属配線の形成工程図である。従来の金属配線
の形成方法は、まず（ａ）に示すように、半導体基板１
上に金属物質を堆積して導電層２を形成する。次に、
（ｂ）に示すように、フォトリソグラフィ及びエッチン
グ工程によって前記導電層２を選択的に除去して１次配
線２ａを形成する。その後、（ｃ）に示すように、１次
配線２ａと半導体基板１の露出した表面とに酸化膜を堆
積して第１層間絶縁膜３を形成する。（ｄ）に示すよう
に、第１層間絶縁膜３上に酸化膜を厚く堆積して第２層
間絶縁膜４を形成する。（ｅ）に示すように、前記第１
層間絶縁膜３の上部表面が露出するまでＣＭＰ工程もし
くはエッチバック工程によって第２層間絶縁膜４を除去
して平坦化させる。次に、平坦化された第２層間絶縁膜
４ａと前記第１層間絶縁膜３の露出した表面上に第３層
間絶縁膜５を形成する。その後、（ｆ）に示すように、
フォトリソグラフィ及びドライエッチング工程によって
１次配線２ａの必要な部分が露出するように第３層間絶
縁膜５と第１層間絶縁膜３ａの一部を選択的に除去して
２次配線接続用コンタクトホール６を形成する。次に、
（ｇ）に示すように、前記コンタクトホール６を含んだ
第３層間絶縁膜５ａの露出した表面上に金属物質を堆積
し、フォトリソグラフィ及びエッチング工程、もしくは
エッチバック工程によって金属物質を選択的に除去して
２次配線７を形成することにより金属配線工程を完了す
る。
【０００６】
【発明が解決しようとする課題】上述したように、従来
の金属配線の形成方法では次の問題点があった。第１、
従来の金属配線の形成方法では、上、下部配線用コンタ
クトホールの形成時にドライエッチング法を用いるため
に、プラグパターン、即ち２次配線の深さに応じてエッ
チング厚さが異なる。従って、プラズマによって過度に
露出される部分が生じて損傷を被ることがある。第２、
従来の金属配線の形成方法では、層間絶縁膜の形成時に
別途の研摩ストップ層を追加形成しなければならないの
で、工程が複雑で難しくなる。
【０００７】本発明はかかる従来の問題点を解決するた
めのもので、その目的は金属配線工程の容易性と生産性
の向上に適した金属配線の形成方法を提供することにあ
る。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明による金属配線の形成方法は、基板状に形成
させた１次配線の上に２次配線と接続するためのコンタ
クトホールとなるプラグパターンを先に形成させ、層間
絶縁膜でそれらを覆って、層間絶縁膜を平坦化させると
きにプラグパターンを形成させた物質を同時に除去する
ようにしてコンタクトホールを形成させるようにしたこ
とを特徴とする。
【０００９】本発明の第１実施態様は、半導体基板上に
１次配線を形成し、その１次配線上にプラグパターンを
形成し、そのプラグパターンを含んだ１次配線の露出し
た表面上に絶縁膜を形成し、その絶縁膜を平坦化させる
とともにプラグパターンを除去して前記１次配線を露出
させるコンタクトホールを形成し、そのコンタクトホー
ル内に前記１次配線と接続されるように２次配線を形成
する段階とを有することを特徴とする。
【００１０】本発明の第２実施形態は、半導体基板上に
１次配線を形成し、その１次配線上にプラグパターンを
形成し、そのプラグパターンを含んだ１次配線の露出し
た表面上に第１絶縁膜を形成し、前記第１絶縁膜上に第
２絶縁膜を形成し、その第２絶縁膜を平坦化させるとと
もにプラグパターンを除去して前記１次配線を露出させ
るコンタクトホールを形成し、そのコンタクトホール内
に前記１次配線と接続されるように２次配線を形成する
段階とを有することを特徴とする。
【００１１】
【発明の実施の形態】以下、本発明の実施形態による金
属配線の形成方法を添付図面に基づいて詳細に説明す
る。図２（ａ）〜（ｆ）は本発明の第１実施形態による
金属配線の形成工程図である。まず、（ａ）に示すよう
に前記半導体基板１１上に多結晶シリコン、シリサイ
ド、金属物質のうちいずれか一つを堆積して導電層１２
を形成する。
【００１２】次に、（ｂ）に示すように、フォトリソグ
ラフィ及びエッチング工程によって前記導電層１２を選
択的に除去して１次配線１２ａを形成する。その後、前
記１次配線１２ａと半導体基板１１の露出した表面に感
光膜１３を塗布する。このとき、前記感光膜１３にポリ
マーやポリイミドなどの感光成分のある物質を使用する
こともできる。
【００１３】次に、（ｃ）に示すように、露光及び現象
工程によって前記感光膜１３を選択的に除去してプラグ
パターン１３ａを形成する。この際、前記プラグパター
ン１３ａの厚さは後続工程の平坦化工程時に残る層間絶
縁膜１４の厚さより厚くするのが好ましい。
【００１４】その後、（ｄ）に示すように、前記プラグ
パターン１３ａを含んだ１次配線１２ａと半導体基板１
１の露出した表面上に酸化膜を堆積して層間絶縁膜１４
を形成する。この際、前記酸化膜はＥＣＲプラズマＣＶ
Ｄ法もしくはプラズマ増速ＣＶＤ（ＰＥＣＶＤ）によっ
て堆積する。尚、前記酸化膜堆積は前記プラグパターン
（感光膜）１３ａが変形しない程度の約２００℃以下の
温度でＴＥＯＳ(Tetra-Ethly-Ortho-Silicate)、ＦＴＥ
Ｓ(Fluor-Tetra-Ethyl-Silicate)、 ＳｉＨ4／Ｏ2 のう
ちいずれか一つを用いて行う。そして、前記層間絶縁膜
は後続工程の平坦化工程完了後にも絶縁膜機能（即ち、
絶縁効果）を充分発揮できるように厚さ約５０００Å以
上に形成するのが好ましい。
【００１５】次に、（ｅ）に示すように、ＣＭＰ工程に
よって一定の厚さが得られるように層間絶縁膜１４ａを
除去して表面を平坦化させる。このとき、ＣＭＰ工程は
コロイドシリカ(colloidal silica)を含有した研摩剤
と、ＰＨ約７〜１２程度のＫＯＨなどを含有したスラリ
ーによって行われる。さらに、前記層間絶縁膜１４の研
摩工程時に前記プラグパターン１３ａを完全に除去す
る。
【００１６】このプラグパターン１３ａの除去方法とし
ては２つある。一つは、研摩工程時にスラリーにプラグ
パターンが溶解される物質（オゾン硫酸、ＨＦなど）を
添加して層間絶縁膜１４の平坦化とともにプラグパター
ン１３ａを完全に除去する方法である。もう一つは、研
摩工程直後の洗浄作業時に洗浄槽内にプラグパターン１
３ａが溶解される物質（例えば、感光性膜の場合にはオ
ゾン硫酸、ＳＯＧの場合にはＨＦ）を洗浄液とともに添
加することにより、研摩工程直後の洗浄とともにプラグ
パターン１３ａを除去する方法である。
【００１７】このような方法によってプラグパターン１
３ａを除去することによって、コンタクトホール１５を
形成する。したがって、研磨行程時に別途の研磨ストッ
プ層を形成する必要なく前記プラグパターン１３ａを研
磨ストップ層として使用するのが好ましい。
【００１８】その後、（ｆ）に示すように、前記コンタ
クトホール１５を含んだ層間絶縁膜１４ａの露出した表
面上にＡｌ、Ｃｕ、Ｔｉ、ＴｉＮのうちいずれか一つを
堆積して導電層１６を形成する。次に、フォトリソグラ
フィ及びエッチング工程、もしくはエッチバック工程で
前記第２導電層１６を選択的に除去して２次配線１６を
形成することにより、金属配線形成工程を完了する。
【００１９】以下、本発明の第２実施形態を添付図面に
基づいて詳細に説明する。図３（ａ）〜（ｆ）は本発明
の第２実施形態による金属配線の形成工程図である。本
発明の第２実施形態による金属配線の形成方法は、まず
（ａ）に示すように、半導体基板２１上に多結晶シリコ
ン、シリサイド、金属物質のうちいずれか一つを堆積し
て導電層２２を形成する。
【００２０】次に、（ｂ）に示すように、フォトリソグ
ラフィ及びエッチング工程によって前記導電層２２を選
択的に除去して１次配線２２ａを形成する。その後、１
次配線２２ａと半導体基板２１の露出した表面上に感光
膜２３を塗布する。この際、前記感光膜２３にポリマー
やポリイミドなどの感光成分のある物質を使用すること
もできる。
【００２１】次に、（ｃ）に示すように、露光及び現像
工程によって前記感光膜２３ａを選択的に除去してプラ
グパターン２３ａを形成する。このプラグパターン２３
ａの厚さは後続工程の平坦化工程時に残る層間絶縁膜の
厚さより厚くするのが好ましい。
【００２２】その後、（ｄ）に示すように、前記プラグ
パターン２３ａを含んだ１次配線２３ａと半導体基板２
１の露出した表面上に酸化膜を堆積して第１層間絶縁膜
２４を形成する。この酸化膜はＥＣＲプラズマＣＶＤ法
もしくはＰＥＣＶＤ法によって堆積する。なお、前記酸
化膜は前記プラグパターン（感光膜）２３ａが変形しな
い程度の約２００℃以下の温度でＴＥＯＳ、ＦＴＥＳ、
ＳｉＨ4／Ｏ2のうちいずれか一つを選択的に用いて厚さ
約５００〜２０００Åに形成する。次に、前記第１層間
絶縁膜２４上に第１実施形態の酸化膜形成方法と同一の
方法である、ＥＣＲプラズマＣＶＤ法もしくはＰＥＣＶ
Ｄ法によって酸化膜を堆積して第２層間絶縁膜２５を形
成する。このとき、酸化膜堆積は約４００℃以下の温度
でＴＥＯＳ、ＦＴＥＳ、ＳｉＨ4／Ｏ2のうちいずれか一
つを用いて行う。そして、前記第２層間絶縁膜２５は後
続工程における平坦化工程の完了後にも絶縁膜機能（即
ち、絶縁効果）を充分発揮できるように約４０００Å以
上に厚く形成するのが好ましい。
【００２３】次に、（ｅ）に示すように、ＣＭＰ工程に
よって一定の厚さが保持されるとともに前記プラグパタ
ーン２３ａの表面が露出されないように前記第２層間絶
縁膜２５と第１層間絶縁膜２４を選択的に除去して表面
を平坦化させる。このＣＭＰ工程はコロイドシリカを含
有した研磨剤と、ＰＨ約７〜１２程度のＫＯＨなどを含
有したスラリーによって行われる。しかも、前記第２層
間絶縁膜２５と第１層間絶縁膜２４の研磨工程時に前記
プラグパターン２３ａを完全に除去する。
【００２４】このプラグパターン２３ａの除去は第１実
施形態と同じ方法、即ち次の２つの方法のうちいずれか
によって行われる。一つは、研磨工程時にスラリーにプ
ラグパターンが溶解される物質（例えば、感光性膜の場
合にはオゾン硫酸）を添加することにより、第２層間絶
縁膜２５と第１層間絶縁膜２４の平坦化と同時にプラグ
パターン２３ａを完全に除去することができる。もう一
つは、研磨工程直後の洗浄作業時に洗浄槽内にプラグパ
ターン２３ａが溶解される物質を洗浄液とともに添加す
ることにより、研磨工程直後の洗浄と同時にプラグパタ
ーン２３ａを除去することができる。
【００２５】このような方法によってプラグパターン２
３ａを除去し、そのプラグパターン２３ａが除去された
前記第１層間絶縁膜２４ａ部分にコンタクトホール２６
を形成する。したがって、前記研磨工程時に別途の研磨
ストップ層を形成する必要ない。またプラグパターン２
３ａを研磨ストップ層として用いてもよい。
【００２６】その後、（ｆ）に示すように、前記コンタ
クトホール２６を含んだ第２層間絶縁膜２５ａと第１層
間絶縁膜２４の露出した表面上にＡｌ、Ｃｕ、Ｔｉ、Ｔ
ｉＮのうちいずれか一つを選択的に堆積して第２導電層
２７を形成する。次に、フォトリソグラフィ及びエッチ
ング工程、もしくはエッチバック工程で前記第２導電層
２７を選択的に除去して２次配線２７を形成することに
より、金属配線の形成工程を完了する。
【００２７】さらに、本発明の第３実施形態を図４
（ａ）〜（ｇ）に基づいて説明する。図４（ａ）〜
（ｆ）は本発明の第３実施形態による金属配線の形成工
程図である 本発明の第３実施形態による金属配線の形
成方法は、まず（ａ）に示すように、半導体基板３１上
に多結晶シリコン、シリサイド、金属物質のうちいずれ
か一つを堆積して導電層３２を形成する。
【００２８】次に、（ｂ）に示すように、フォトリソグ
ラフィ及びエッチング工程によって前記導電層３２を選
択的に除去して１次配線３２ａを形成する。その後、プ
ラグパターンを形成するために前記１次配線３２ａと半
導体基板３１の露出した表面上にＳＯＧ膜３３を形成
し、ＳＯＧ膜３３上に感光膜３４を塗布する。このと
き、前記感光膜３４の他にポリマーやポリイミドなどの
感光成分のある物質を使用することもできる。
【００２９】次に、（ｃ）に示すように、露光及び現像
工程によって前記感光膜３４を選択的に除去して前記Ｓ
ＯＧ膜３３上にプラグパターン部分を決める。
【００３０】その後、（ｄ）に示すように、残存の感光
膜３４ａ部分をマスクとしてフォトリソグラフィ及びエ
ッチング工程によってＳＯＧ膜３３を選択的に除去して
２次配線接続用プラグパターン３３ａを形成する。この
ＳＯＧ膜３３の除去は、ＣＦ4、ＣＨＦ3、Ｏ2 などのガ
スを用いて反応性イオンエッチング（ＲＩＥ）法によっ
て行われる。なお、プラグパターン３３ａの厚さは後続
工程の平坦化工程時に残る層間絶縁膜３５の厚さより厚
くするのが好ましい。
【００３１】次に、（ｅ）に示すように、前記プラグパ
ターン３３ａを含んだ１次配線３２ａと半導体基板３１
の露出した表面上に酸化膜を堆積して層間絶縁膜３５を
形成する。この際、前記酸化膜はＥＣＲプラズマＣＶＤ
法もしくはＰＥＣＶＤ法によって堆積する。なお、前記
酸化膜堆積は前記プラグパターン（ＳＯＧ膜）３３ａが
変形しない程度の約２００℃以下の温度でＴＥＯＳ、Ｆ
ＴＥＳ、ＳｉＨ4／Ｏ2などを選択的に用いて行う。そし
て、前記層間絶縁膜３５は後続工程における平坦化工程
の完了後にも絶縁膜機能（即ち、絶縁効果）を充分発揮
できるように厚さ約５０００Å以上に厚く形成するのが
好ましい。
【００３２】次に、（ｆ）に示すように、化学機械的研
磨（ＣＭＰ）工程によって一定の厚さが保持されるよう
に前記層間絶縁膜３５ａを選択的に除去して表面を平坦
化させる。このＣＭＰ工程はコロイドシリカを含有した
研磨剤と、ＰＨ約７〜１２程度のＫＯＨなどを含有した
スラリーによって行われる。しかも、前記層間絶縁膜３
５の研磨工程時に前記プラグパターン３３ａを完全に除
去する。
【００３３】このプラグパターン３３ａの除去は第１実
施形態と同一の方法、即ち次の２つの方法のうちいずれ
かによって行われる。一つは、研磨工程時にスラリーに
プラグパターンが溶解される物質（例えば、ＳＯＧの場
合にはＨＦ）を添加することにより、層間絶縁膜３５の
平坦化と同時にプラグパターン３３ａを完全に除去する
ことができる。もう一つは、研磨工程直後の洗浄作業時
に洗浄槽内にプラグパターン３３ａを溶解する物質を洗
浄液とともに添加することにより、研磨工程直後の洗浄
と同時にプラグパターン３３ａを除去することができ
る。
【００３４】このような方法によってプラグパターン３
３ａを除することによって、層間絶縁膜３５ａの部分に
コンタクトホール３６を形成する。したがって、前記研
磨工程時に別途の研磨ストップ層を形成する必要なく、
前記プラグパターン３３ａを研磨ストップ層として使用
してもよい。
【００３５】その後、（ｇ）に示すように、前記コンタ
クトホール３６を含んだ層間絶縁膜３５ａの露出した表
面上にＡｌ、Ｃｕ、Ｔｉ、ＴｉＮのうちいずれか一種を
堆積して第２導電層３７を形成する。次に、フォトリソ
グラフィ及びエッチング工程、もしくはエッチバック工
程で前記導電層２７を選択的に除去して２次配線３７を
形成することにより、金属配線の形成工程を完了する。
【００３６】
【発明の効果】以上説明した本発明による金属配線の形
成方法では次の効果を奏する。 １．本発明による金属配線の形成方法では、平坦化工程
時に上、下部配線接続用コンタクトホールを同時に形成
できるので、工程の単純化はもちろんのこと、生産性を
向上させることができる。 ２．本発明による金属配線の形成方法では、２次配線用
導電層を除去せずに２次配線を形成することができるの
で、工程の容易性を向上させることができる。 ３．本発明による金属配線の形成方法では、上、下部配
線用コンタクトホールの形成時に層間絶縁膜をドライエ
ッチング法によって選択的に除去しなくても、平坦化工
程である研磨作業時にプラグパターンをウェットエッチ
ング法で除去することによりコンタクトホールの形成が
可能なので、ドライエッチング中に発生するプラズマに
よる損傷を防止することができる。 ４．本発明による金属配線の形成方法では、プラグパタ
ーンを研磨ストップ層として使用できるので、別途の研
磨ストップ層を形成する必要がない。
【図面の簡単な説明】
【図１】 従来の技術による金属配線の形成工程図であ
る。
【図２】 本発明の第１実施形態による金属配線の形成
工程図である。
【図３】 本発明の第２実施形態による金属配線の形成
工程図である。
【図４】 本発明の第３実施形態による金属配線の形成
工程図である。
【符号の説明】
１１ 半導体基板 １２ 導電層 １２ａ １次配線 １３ 感光膜 １３ａ プラグパターン １４、１４ａ 層間絶縁膜 １５ コンタクトホール １６ ２次配線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 チャン・ヨル・キム 大韓民国・チュンチョンブク−ド・チョン ズ−シ・フンドク−グ・サチャン−ドン・ （番地なし）・ヒョンデアパートメント 101−1306

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に１次配線を形成する段階
    と、 前記１次配線上にプラグパターンを形成する段階と、 前記プラグパターンを含んだ１次配線の露出した表面上
    に少なくとも一つの絶縁膜を形成する段階と、 前記少なくとも一つの絶縁膜を平坦化させるとともに、
    前記プラグパターンを除去して前記１次配線を露出させ
    るコンタクトホールを形成する段階と、 前記コンタクトホール内に前記１次配線と接続されるよ
    うに２次配線を形成する段階とを有することを特徴とす
    る金属配線の形成方法。
  2. 【請求項２】 半導体基板上に１次配線を形成する段階
    と、 前記１次配線上にプラグパターンを形成する段階と、 前記プラグパターンを含んだ１次配線の露出した表面上
    に第１絶縁膜を形成する段階と、 前記第１絶縁膜上に第２絶縁膜を形成する段階と、 前記第２絶縁膜を平坦化させるとともに、前記プラグパ
    ターンを除去して前記１次配線を露出させるコンタクト
    ホールを形成する段階と、 前記第２絶縁膜を平坦化させるとともに、前記プラグパ
    ターンを除去して前記１次配線を露出させるコンタクト
    ホールを形成する段階と、 前記コンタクトホール内に前記１次配線と接続されるよ
    うに２次配線を形成する段階とを有することを特徴とす
    る金属配線の形成方法。
  3. 【請求項３】 前記プラグパターンは感光膜、ポリマ
    ー、ポイリミドのうちいずれか一種で形成することを特
    徴とする請求項１または２記載の金属配線の形成方法。
  4. 【請求項４】 前記絶縁膜は化学機械的研摩（ＣＭＰ）
    によって平坦化させることを特徴とする請求項１または
    ２記載の金属配線の形成方法。
  5. 【請求項５】 前記プラグパターンは研摩ストップ層と
    して使用することを特徴とする請求項１または２記載の
    金属配線の形成方法。
JP8297949A 1996-04-12 1996-10-22 金属配線の形成方法 Expired - Fee Related JP2952574B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR11062/1996 1996-04-12
KR1019960011062A KR0179289B1 (ko) 1996-04-12 1996-04-12 금속배선 형성방법

Publications (2)

Publication Number Publication Date
JPH09283522A true JPH09283522A (ja) 1997-10-31
JP2952574B2 JP2952574B2 (ja) 1999-09-27

Family

ID=19455618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8297949A Expired - Fee Related JP2952574B2 (ja) 1996-04-12 1996-10-22 金属配線の形成方法

Country Status (4)

Country Link
US (1) US5821164A (ja)
JP (1) JP2952574B2 (ja)
KR (1) KR0179289B1 (ja)
DE (1) DE19626039C2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005032758A (ja) * 2003-07-07 2005-02-03 Seiko Epson Corp 多層配線の形成方法、配線基板の製造方法、デバイスの製造方法
JP2009514213A (ja) * 2005-10-31 2009-04-02 スパンジョン・リミテッド・ライアビリティ・カンパニー 犠牲マスキング構造を用いた半導体装置の製造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5888896A (en) * 1996-06-27 1999-03-30 Micron Technology, Inc. Method for making an electrical contact to a node location and process for forming a conductive line or other circuit component
US7858518B2 (en) * 1998-04-07 2010-12-28 Micron Technology, Inc. Method for forming a selective contact and local interconnect in situ
TW377502B (en) * 1998-05-26 1999-12-21 United Microelectronics Corp Method of dual damascene
KR100304979B1 (ko) * 1998-10-29 2001-10-19 김영환 반도체소자의배선형성방법
TW406369B (en) * 1998-12-18 2000-09-21 United Microelectronics Corp Method for manufacturing damascene
US6204143B1 (en) * 1999-04-15 2001-03-20 Micron Technology Inc. Method of forming high aspect ratio structures for semiconductor devices
US6328641B1 (en) * 2000-02-01 2001-12-11 Advanced Micro Devices, Inc. Method and apparatus for polishing an outer edge ring on a semiconductor wafer
DE10066082B4 (de) * 2000-06-14 2006-05-18 Infineon Technologies Ag Gezielte lokale Erzeugung von Öffnungen in einer Schicht
JP2002057123A (ja) * 2000-08-10 2002-02-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR20020048615A (ko) * 2000-12-18 2002-06-24 박종섭 반도체 소자의 콘택홀 형성방법
US6887131B2 (en) * 2002-08-27 2005-05-03 Intel Corporation Polishing pad design
US20030186536A1 (en) * 2002-03-29 2003-10-02 Brenner Michael F. Via formation in integrated circuits by use of sacrificial structures
JP2004304162A (ja) * 2003-03-17 2004-10-28 Seiko Epson Corp コンタクトホール形成方法、薄膜半導体装置の製造方法、電子デバイスの製造方法、電子デバイス
JP4237152B2 (ja) * 2005-03-04 2009-03-11 エルピーダメモリ株式会社 半導体装置の製造方法
KR100959724B1 (ko) * 2008-05-21 2010-05-25 주식회사 동부하이텍 반도체 소자의 미세 컨택홀 패턴 형성 방법
WO2011155638A1 (en) * 2010-06-11 2011-12-15 Nec Corporation Method of redistributing functional element
US9548238B2 (en) * 2013-08-12 2017-01-17 Globalfoundries Inc. Method of manufacturing a semiconductor device using a self-aligned OPL replacement contact and patterned HSQ and a semiconductor device formed by same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60250650A (ja) * 1984-05-25 1985-12-11 Nec Corp 層間膜のスル−ホ−ル形成方法
JPS6347952A (ja) * 1986-08-18 1988-02-29 Mitsubishi Electric Corp 半導体装置
JPH05102314A (ja) * 1991-03-20 1993-04-23 Oki Electric Ind Co Ltd 半導体装置の多層配線形成方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5158910A (en) * 1990-08-13 1992-10-27 Motorola Inc. Process for forming a contact structure
US5169491A (en) * 1991-07-29 1992-12-08 Micron Technology, Inc. Method of etching SiO2 dielectric layers using chemical mechanical polishing techniques
US5187121A (en) * 1991-12-18 1993-02-16 International Business Machines Corporation Process for fabrication of a semiconductor structure and contact stud
US5302551A (en) * 1992-05-11 1994-04-12 National Semiconductor Corporation Method for planarizing the surface of an integrated circuit over a metal interconnect layer
US5264387A (en) * 1992-10-27 1993-11-23 International Business Machines Corporation Method of forming uniformly thin, isolated silicon mesas on an insulating substrate
US5328553A (en) * 1993-02-02 1994-07-12 Motorola Inc. Method for fabricating a semiconductor device having a planar surface
JPH07122638A (ja) * 1993-10-26 1995-05-12 Fujitsu Ltd 半導体装置の製造方法
US5432739A (en) * 1994-06-17 1995-07-11 Philips Electronics North America Corporation Non-volatile sidewall memory cell method of fabricating same
KR970007174B1 (ko) * 1994-07-07 1997-05-03 현대전자산업 주식회사 반도체 소자의 금속배선 형성방법
US5616519A (en) * 1995-11-02 1997-04-01 Chartered Semiconductor Manufacturing Pte Ltd. Non-etch back SOG process for hot aluminum metallizations

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60250650A (ja) * 1984-05-25 1985-12-11 Nec Corp 層間膜のスル−ホ−ル形成方法
JPS6347952A (ja) * 1986-08-18 1988-02-29 Mitsubishi Electric Corp 半導体装置
JPH05102314A (ja) * 1991-03-20 1993-04-23 Oki Electric Ind Co Ltd 半導体装置の多層配線形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005032758A (ja) * 2003-07-07 2005-02-03 Seiko Epson Corp 多層配線の形成方法、配線基板の製造方法、デバイスの製造方法
JP4617642B2 (ja) * 2003-07-07 2011-01-26 セイコーエプソン株式会社 配線基板の製造方法、及び電気光学装置の製造方法
JP2009514213A (ja) * 2005-10-31 2009-04-02 スパンジョン・リミテッド・ライアビリティ・カンパニー 犠牲マスキング構造を用いた半導体装置の製造方法

Also Published As

Publication number Publication date
DE19626039C2 (de) 2003-04-24
KR0179289B1 (ko) 1999-04-15
US5821164A (en) 1998-10-13
KR970072080A (ko) 1997-11-07
JP2952574B2 (ja) 1999-09-27
DE19626039A1 (de) 1997-10-16

Similar Documents

Publication Publication Date Title
JPH09283522A (ja) 金属配線の形成方法
US6114243A (en) Method to avoid copper contamination on the sidewall of a via or a dual damascene structure
US5466639A (en) Double mask process for forming trenches and contacts during the formation of a semiconductor memory device
US6734097B2 (en) Liner with poor step coverage to improve contact resistance in W contacts
US6376361B1 (en) Method to remove excess metal in the formation of damascene and dual interconnects
JPH0682759B2 (ja) 導電性スタツドの形成方法
TW463266B (en) Method for manufacturing semiconductor device capable of avoiding flaws and erosion caused by metal CMP process
US6723655B2 (en) Methods for fabricating a semiconductor device
US6818547B2 (en) Dual damascene process
TWI252535B (en) Method for forming contact plug of semiconductor device
JP2006202968A (ja) 半導体装置の製造方法
US20020132492A1 (en) Method of fabricating a semiconductor device using two chemical mechanical polishing processes to polish regions having different conductive pattern densities
JP2006005237A (ja) 半導体装置の製造方法
KR100197994B1 (ko) 반도체 소자의 금속배선 콘택홀 형성방법
KR20040073930A (ko) 배선 접속 구조를 갖는 전자 장치의 제조 방법
KR100310172B1 (ko) 반도체 소자의 금속 배선층 형성 방법
KR100721190B1 (ko) 반도체 메모리소자 제조방법
JPH04330768A (ja) 半導体装置の製造方法
KR100386613B1 (ko) 반도체 소자의 제조방법
KR100607331B1 (ko) 반도체 소자의 비트라인 형성방법
KR20000050505A (ko) 반도체 장치의 콘택홀 형성 방법
JP2969109B1 (ja) 二重波型模様プロセスを使用した半導体装置の製造方法
JPH08264534A (ja) 配線形成方法
JPH09246219A (ja) 半導体装置の製造方法
JPH08111405A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070716

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080716

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080716

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090716

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090716

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100716

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110716

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110716

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120716

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees