JP2006005237A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006005237A JP2006005237A JP2004181390A JP2004181390A JP2006005237A JP 2006005237 A JP2006005237 A JP 2006005237A JP 2004181390 A JP2004181390 A JP 2004181390A JP 2004181390 A JP2004181390 A JP 2004181390A JP 2006005237 A JP2006005237 A JP 2006005237A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- layer
- silicon
- silicon layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 170
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 170
- 239000010703 silicon Substances 0.000 claims abstract description 170
- 238000005498 polishing Methods 0.000 claims abstract description 91
- 239000002002 slurry Substances 0.000 claims abstract description 59
- 238000000034 method Methods 0.000 claims abstract description 42
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 72
- 239000000758 substrate Substances 0.000 claims description 41
- 239000000126 substance Substances 0.000 claims description 37
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 13
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 13
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- CETPSERCERDGAM-UHFFFAOYSA-N ceric oxide Chemical compound O=[Ce]=O CETPSERCERDGAM-UHFFFAOYSA-N 0.000 claims description 7
- 229910000422 cerium(IV) oxide Inorganic materials 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 239000010410 layer Substances 0.000 description 397
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 238000001020 plasma etching Methods 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000006061 abrasive grain Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910000420 cerium oxide Inorganic materials 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】簡便な方法によりシリコン層のディッシングを抑制でき、安定した平坦性を得ることが可能な半導体装置の製造方法を提供すること。
【解決手段】本発明の半導体装置の製造方法は、（１）凸部を有するシリコン層を覆う絶縁層のうちシリコン層の凸部の上方部分を除去することにより、シリコン層を露出させる工程と、
（２）前記絶縁層の残部でシリコン層を保護しながら、シリコン研磨用スラリーで露出したシリコン層を化学機械研磨する工程とを含む。
【選択図】図２
【解決手段】本発明の半導体装置の製造方法は、（１）凸部を有するシリコン層を覆う絶縁層のうちシリコン層の凸部の上方部分を除去することにより、シリコン層を露出させる工程と、
（２）前記絶縁層の残部でシリコン層を保護しながら、シリコン研磨用スラリーで露出したシリコン層を化学機械研磨する工程とを含む。
【選択図】図２
Description
本発明は、表面に凹凸を持つ非平面形状を有する基板の化学機械研磨、特に、シリコンを平坦に化学機械研磨する技術に関するものである。また、本発明は、ゲート電極やコンタクトプラグの形成などに好適に適用される。
集積回路は、通常、シリコンウェハ上への導電性、半導電性又は絶縁性の層の連続堆積により基板上に形成される。各層の堆積後、回路特徴を生じさせるために、各層をエッチングすることがある。薄膜回路間に導電路を形成するため、製造工程の一つは複数のビア、プラグ、ラインを形成することを含んでいる。また、薄膜回路の様々な形状の電極等を形成するため、複数の導電性ユニット、例えばトランジスタやキャパシタの電極などを形成することも、製造工程の一つとして含んでいる。これらのビア、プラグ、ライン、電極やその他の導電性ユニットは、多結晶シリコン（ポリシリコンもしくはｐ−Ｓｉ）のようなシリコン層をパターン化した絶縁層上に堆積させ、次いで絶縁層が露出するまで研磨もしくはエッチングしてシリコン層を平坦化することにより、形成することができる。絶縁層の一段高くなったパターン間に残ったシリコン層の部分がビア、プラグ、ライン、電極やその他の導電性ユニットを形成する。
化学機械研磨（ＣＭＰ、Chemical Mechanical Polishing）は、研磨パッドとスラリーなどを用いてシリコン層を平坦化し、或いは下側絶縁層を露出させる、一般的に認められた方法の一つである。効果的なＣＭＰプロセスは、小規模凹凸や大規模トポグラフィーもしくは形状差がない平坦な基板表面を提供する。加えて、ディッシング（絶縁層よりもシリコン層が低くなるような、シリコン層の過剰研磨）及び腐食（絶縁層の除去）を最小にする。
自己整合ＦＥＴデバイスなどで基板表面に凹部を形成して、これをトランジスタ電極やキャパシタ電極として使用する場合、凹部である溝にシリコン層を埋め込む必要がある。
以下、基板表面に形成した凹部にシリコン層を埋め込んで、基板表面を平坦化する技術の従来例について説明する。
図５に従来の平坦化技術を示す（例えば、特許文献１参照。）。図５（ａ）に示すように、シリコンウェハなどからなる半導電層１１上には、シリコン酸化物などからなる絶縁層１５が形成されている。この絶縁層１５はパターン化されるか、或いはパターン化された下側層上に配置されて、凹凸形状を有する非平面の外表面を形成している。この絶縁層は、後のシリコン層を化学機械研磨する工程において、シリコン層の凸部を除去する際のストッパー層として機能する。
また、上記基板上の全面にわたって、絶縁層１５を覆うように多結晶シリコン層１３を形成する。図示のように、多結晶シリコン層１３の外表面はほぼ正確に、絶縁層１５を含む下層の表面構造を再現して、その露出面が非平面となるように、一連の凹部及び凸部を形成する。
次に、多結晶シリコン研磨用スラリーを用いて、絶縁層１５上の多結晶シリコン層１３を化学機械研磨することによって除去する。これにより、絶縁層１５の間の凹部に多結晶シリコンの埋め込みパターンが形成される。
特表２００２−５１８８４５号公報
しかし、この方法では、基板表面の凹部の多結晶シリコン層が多結晶シリコン層研磨用スラリー及び研磨パッドに常に曝されているため、図５（ｂ）に示すように、シリコン層のディッシングが生じてしまい、埋め込まれた多結晶シリコン層の膜厚が不均一となってしまう。
特に、１μｍ以上の幅のシリコン層パターンではディッシングが顕著である。このシリコン層の過剰研磨は、配線や電極等となる埋め込みシリコン層の膜厚を不均一とし、或いはシリコン層領域を消失させて、トランジスタ特性、配線抵抗を不均一とし、或いは電極消失や断線等を引き起こすことにより、プロセス歩留りを低下させる。
本発明は、係る事情に鑑みてなされたものであり、簡便な方法によりシリコン層のディッシングを抑制でき、安定した平坦性を得ることが可能な半導体装置の製造方法を提供するものである。
本発明の半導体装置の製造方法は、（１）凸部を有するシリコン層を覆う絶縁層のうちシリコン層の凸部の上方部分を除去することにより、シリコン層を露出させる工程と、
（２）前記絶縁層の残部でシリコン層を保護しながら、シリコン研磨用スラリーで露出したシリコン層を化学機械研磨する工程とを含む。
（２）前記絶縁層の残部でシリコン層を保護しながら、シリコン研磨用スラリーで露出したシリコン層を化学機械研磨する工程とを含む。
本発明によれば、シリコン層のうち凸部以外の部分を絶縁層で保護しながら、シリコン層の凸部の化学機械研磨を行うので、研磨の際に絶縁層で保護した部分が除去されず、シリコン層にディッシングが生じることを防止することができる。
従って、本発明によれば、正確にシリコン層の平坦化を行うことができる。これにより、埋め込み領域のシリコン層膜厚を均一にでき、トランジスタ、配線等を均一に形成することができるため、プロセス歩留りを改善できる。
１．第一の実施形態
本発明の第一の実施形態に係る半導体装置の製造方法は、（１）凸部を有するシリコン層を覆う絶縁層のうちシリコン層の凸部の上方部分を除去することにより、シリコン層を露出させる工程と、（２）前記絶縁層の残部でシリコン層を保護しながら、シリコン研磨用スラリーで露出したシリコン層を化学機械研磨する工程とを含む。
本発明の第一の実施形態に係る半導体装置の製造方法は、（１）凸部を有するシリコン層を覆う絶縁層のうちシリコン層の凸部の上方部分を除去することにより、シリコン層を露出させる工程と、（２）前記絶縁層の残部でシリコン層を保護しながら、シリコン研磨用スラリーで露出したシリコン層を化学機械研磨する工程とを含む。
１−１．凸部を有するシリコン層を覆う絶縁層のうちシリコン層の凸部の上方部分を除去することにより、シリコン層を露出させる工程
シリコン層には、好ましくは、多結晶シリコン、アモルファスシリコン又は単結晶シリコンが用いられる。また、シリコン層には、シリコンゲルマニウムなどのシリコン合金層も含まれる。
シリコン層には、好ましくは、多結晶シリコン、アモルファスシリコン又は単結晶シリコンが用いられる。また、シリコン層には、シリコンゲルマニウムなどのシリコン合金層も含まれる。
シリコン層を覆う絶縁層には、シリコン酸化物（二酸化シリコンなど）又はシリコン窒化物（窒化シリコンなど）を用いることができる。また、シリコン層を覆う絶縁層は、シリコン層が自然酸化されて形成されたシリコン酸化物からなる自然酸化層であってもよい。
絶縁層のうちシリコン層の凸部の上方部分の除去は、例えば、凸部を選択的に除去する特性を有する絶縁層研磨用スラリーを用いて化学機械研磨することよって行うことができる。凸部を選択的に除去する特性を有する絶縁層研磨用スラリーとは、例えばセリア系スラリーである。セリア系スラリーは、非プレストン特性（閾値圧力以下ではほとんど研磨能を有さず、閾値圧力を超えると急激に研磨能が増大する特性）を有しているため、絶縁層の凸部のみを選択的に除去する。セリア系スラリーとは、酸化セリウムを砥粒として含むスラリーを意味する。セリア系スラリーとしては、例えば、日立化成社製の型式ＨＳ−８００５や、旭硝子社製の型式ＳＥＩＭＩＣＲＯＮ ＣＥＳ３０３や、ＥＫＣテクノロジー社製の型式Ｍｉｃｒｏｐｌａｎａｒ ＳＴＩ２１００等を用いることができる。
また、絶縁層のうちシリコン層の凸部の上方部分の除去は、例えば、凸部の上方部分以外の領域（又は隣接する凸部間の領域）にフォトレジストなどでマスク層を形成し、凸部の上方部分をエッチングにより除去することによって行うことができる。また、絶縁層研磨用スラリーは、凸部を選択的に除去する特性を有するものであれば限定されず、例えば、非プレストン特性を有するシリカ系スラリーなどを用いることができる。
１−２．前記絶縁層の残部でシリコン層を保護しながら、シリコン研磨用スラリーで露出したシリコン層を化学機械研磨する工程
絶縁層のうちシリコン層の凸部の上方部分が除去され、それ以外の部分には、絶縁層が残される。この絶縁層の残部でシリコン層を保護しながら、シリコン層の化学機械研磨を行うので、シリコン層の凸部以外の部分は除去されてディッシングが生じることがない。
絶縁層のうちシリコン層の凸部の上方部分が除去され、それ以外の部分には、絶縁層が残される。この絶縁層の残部でシリコン層を保護しながら、シリコン層の化学機械研磨を行うので、シリコン層の凸部以外の部分は除去されてディッシングが生じることがない。
シリコン層は、好ましくは、平坦化されるまで研磨される。この平坦化は、例えば、絶縁層の残部をストッパー層として行われる。
前記シリコン層が、多結晶シリコン、アモルファスシリコン又は単結晶シリコンのとき、シリコン研磨用スラリーには、好ましくは、それぞれ、多結晶シリコン用スラリー、アモルファスシリコン用スラリー又は単結晶シリコン研磨用スラリーが用いられる。多結晶シリコン用スラリー、アモルファスシリコン用スラリー又は単結晶シリコン研磨用スラリーとしては、それぞれ、フジミインコーポレーテッド社製の型式ＰＬＡＮＥＲＬＩＴＥ−６１０３や、Ｃａｂｏｔ Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ社製の型式Ｓｅｍｉ−Ｓｐｅｒｓｅ Ｐ１０００などを用いることができる。
また、シリコン研磨用スラリーは、好ましくは、絶縁層に対する選択比が３倍以上である。３倍以上であれば、十分に選択比が大きく、絶縁層が保護層又はストッパー層として効果的に機能するからである。
１−３．その他
本実施形態の製造方法は、好ましくは、シリコン層を化学機械研磨した後に、前記絶縁層を除去する工程をさらに備える。絶縁層を除去して、シリコン層の全面を表面に露出させるためである。絶縁層の除去は、例えば、ＣxＦy系ガスと、Ｏ2、Ａｒの混合ガスを用いたＲＩＥ（Reactive Ion Etching）法のようなドライエッチング法や、弗化水素酸のような溶液で溶解するウェットエッチング法などにより、行うことができる。
本実施形態の製造方法は、好ましくは、シリコン層を化学機械研磨した後に、前記絶縁層を除去する工程をさらに備える。絶縁層を除去して、シリコン層の全面を表面に露出させるためである。絶縁層の除去は、例えば、ＣxＦy系ガスと、Ｏ2、Ａｒの混合ガスを用いたＲＩＥ（Reactive Ion Etching）法のようなドライエッチング法や、弗化水素酸のような溶液で溶解するウェットエッチング法などにより、行うことができる。
２．第二の実施形態
第二の実施形態に係る半導体装置の製造方法は、（１）第一の絶縁層によって形成された凸部を有する基板上に、その表面を覆うように凸部の高さに実質的に等しい厚さを有する、又はこれよりも薄いシリコン層を形成する工程と、（２）前記シリコン層を覆う第二の絶縁層を形成する工程と、（３）第二の絶縁層のうち基板凸部の上方部分を除去することにより、シリコン層を露出させる工程と、（４）第二の絶縁層の残部でシリコン層を保護しながら、第二の絶縁層の残部、又は第一の絶縁層の凸部をストッパー層として、露出したシリコン層を化学機械研磨することにより、シリコン層を実質的に平坦化し、かつ、第一の絶縁層を露出させる工程と、（５）第二の絶縁層の残部を除去する工程とからなることを特徴とする。
第二の実施形態に係る半導体装置の製造方法は、（１）第一の絶縁層によって形成された凸部を有する基板上に、その表面を覆うように凸部の高さに実質的に等しい厚さを有する、又はこれよりも薄いシリコン層を形成する工程と、（２）前記シリコン層を覆う第二の絶縁層を形成する工程と、（３）第二の絶縁層のうち基板凸部の上方部分を除去することにより、シリコン層を露出させる工程と、（４）第二の絶縁層の残部でシリコン層を保護しながら、第二の絶縁層の残部、又は第一の絶縁層の凸部をストッパー層として、露出したシリコン層を化学機械研磨することにより、シリコン層を実質的に平坦化し、かつ、第一の絶縁層を露出させる工程と、（５）第二の絶縁層の残部を除去する工程とからなることを特徴とする。
第一の実施形態で述べた内容は、その趣旨に反しない限り、本実施形態についても当てはまる。従って、本実施形態では、第一の実施形態との共通部分については説明を省略する。
２−１．第一の絶縁層によって形成された凸部を有する基板上に、その表面を覆うように凸部の高さに実質的に等しい厚さを有する、又はこれよりも薄いシリコン層を形成する工程
基板上には、第一の絶縁層が形成され、第一の絶縁層によって凸部が形成される。隣接する凸部間では、基板が露出していてもよく、例えば薄い絶縁膜が形成されていてもよい。「第一の絶縁層によって形成された凸部」は、第一の絶縁層のみによって形成されたものであってもよく、第一の絶縁層が基板の凸部を覆って形成されたもの（つまり、基板の凸部が第一の絶縁層の表面形状に反映されたもの）であってもよい。
基板上には、第一の絶縁層が形成され、第一の絶縁層によって凸部が形成される。隣接する凸部間では、基板が露出していてもよく、例えば薄い絶縁膜が形成されていてもよい。「第一の絶縁層によって形成された凸部」は、第一の絶縁層のみによって形成されたものであってもよく、第一の絶縁層が基板の凸部を覆って形成されたもの（つまり、基板の凸部が第一の絶縁層の表面形状に反映されたもの）であってもよい。
第一の絶縁層は、酸化シリコン又は窒化シリコンなどからなる。第一の絶縁層によって形成された凸部は、例えば、ＣＶＤ法などにより基板全面に絶縁層を形成し、フォトリソグラフィ及びエッチング技術などを用いてこの絶縁層をパターニングすることによって形成することができる。
上記基板の表面を覆うようにシリコン層を形成する。シリコン層は、本実施形態では、凸部の高さに実質的に等しい厚さを有するか、又はこれよりも薄い。このような厚さでシリコン層を形成することにより、後工程でシリコン層を平坦化すると同時に第一の絶縁層を露出させることができる。シリコン層が第一の絶縁層の凸部の高さよりも薄い場合、後工程でのシリコン層の化学機械研磨の後、シリコン層の上面の位置は、第一の絶縁層の凸部の上面よりも、低くなる。このような場合も、シリコン層の「平坦化」に含まれる。このような場合であっても、隣接する２つの凸部間の領域に、絶縁層に挟まれると共に実質的に一定の厚さを有するシリコン層が形成されるので、本発明の目的を達成できる。
シリコン層は、ＣＶＤ法などで形成され、形成される領域全体で実質的に一定の厚さを有する。従って、基板の凸部の形状がそのままシリコン層にも反映される。
シリコン層は、ＣＶＤ法などで形成され、形成される領域全体で実質的に一定の厚さを有する。従って、基板の凸部の形状がそのままシリコン層にも反映される。
２−２．前記シリコン層を覆う第二の絶縁層を形成する工程
第二の絶縁層は、酸化シリコン又は窒化シリコンなどからなる。第二の絶縁層は、第一の絶縁層と同じ材料で形成されてもよく、異なる材料で形成されてもよい。第二の絶縁層は、ＣＶＤ法などで形成することができる。また、第二の絶縁層は、シリコン層を熱酸化して形成してもよい。また、シリコン層の自然酸化膜を第二の絶縁層として用いてもよい。
第二の絶縁層は、酸化シリコン又は窒化シリコンなどからなる。第二の絶縁層は、第一の絶縁層と同じ材料で形成されてもよく、異なる材料で形成されてもよい。第二の絶縁層は、ＣＶＤ法などで形成することができる。また、第二の絶縁層は、シリコン層を熱酸化して形成してもよい。また、シリコン層の自然酸化膜を第二の絶縁層として用いてもよい。
また、第二の絶縁層は、好ましくは、シリコン層に対する選択比が３倍以上の材料により形成される。すなわち、シリコン研磨用スラリーでシリコン層及び第二の絶縁層を研磨すると、シリコン層は、第二の絶縁層よりも３倍多く研磨される。この場合、第二の絶縁層が保護層又はストッパー層として効果的に機能する。
なお、第二の絶縁層は、隣接する前記凸部が前記シリコン層の厚さの二倍よりも大きい距離にあるときにのみ、両凸部間の凹部に形成されてもよい。隣接する凸部間の距離が短いときは、ディッシングは問題とはならないからである。
なお、第二の絶縁層は、隣接する前記凸部が前記シリコン層の厚さの二倍よりも大きい距離にあるときにのみ、両凸部間の凹部に形成されてもよい。隣接する凸部間の距離が短いときは、ディッシングは問題とはならないからである。
２−３．第二の絶縁層のうち基板凸部の上方部分を除去することにより、シリコン層を露出させる工程
この工程は、例えば、凸部を選択的に除去する特性を有する絶縁層研磨用スラリーを用いて化学機械研磨することよって、第二の絶縁層のうち基板凸部の上方部分を除去することにより、行うことができる。第二の絶縁層が除去された部分からシリコン層が露出される。スラリーなどの説明は、１−１で述べた通りである。
この工程は、例えば、凸部を選択的に除去する特性を有する絶縁層研磨用スラリーを用いて化学機械研磨することよって、第二の絶縁層のうち基板凸部の上方部分を除去することにより、行うことができる。第二の絶縁層が除去された部分からシリコン層が露出される。スラリーなどの説明は、１−１で述べた通りである。
２−４．第二の絶縁層の残部でシリコン層を保護しながら、第二の絶縁層の残部、又は第一の絶縁層の凸部をストッパー層として、露出したシリコン層を化学機械研磨することにより、シリコン層を実質的に平坦化し、かつ、第一の絶縁層を露出させる工程
第二の絶縁層の残部でシリコン層を保護しながらシリコン層の化学機械研磨を行うので、ディッシングの問題が生じない。
シリコン層の厚さは、第一の絶縁層の凸部と実質的に同一であるか、又はこれよりも薄い。シリコン層の厚さが第一の絶縁層の凸部と実質的に同一である場合、第二の絶縁層の厚さの分だけ、第二の絶縁層の残部の表面の位置が第一の絶縁層の凸部の表面よりも高くなる。この場合、第二の絶縁層の残部をストッパー層として化学機械研磨が行われる。このとき、第一の絶縁層の凸部上のシリコン層は、ディッシングによって除去されて、第一の絶縁層が露出される。従って、本工程で、シリコン層が実質的に平坦化され、かつ、第一の絶縁層が露出される。
また、第二の絶縁層の残部の上面が第一の絶縁層の凸部の上面よりも低い場合（例えば、シリコン層が第一の絶縁層の凸部の高さよりも薄く、シリコン層と第二の絶縁層の厚さの和が、第一の絶縁層の凸部の高さよりも薄い場合）は、第一の絶縁層の凸部をストッパー層として、化学機械研磨が行われる。この場合も、２−１で述べたように、シリコン層が実質的に平坦化され、かつ、第一の絶縁層が露出される。
第二の絶縁層の残部でシリコン層を保護しながらシリコン層の化学機械研磨を行うので、ディッシングの問題が生じない。
シリコン層の厚さは、第一の絶縁層の凸部と実質的に同一であるか、又はこれよりも薄い。シリコン層の厚さが第一の絶縁層の凸部と実質的に同一である場合、第二の絶縁層の厚さの分だけ、第二の絶縁層の残部の表面の位置が第一の絶縁層の凸部の表面よりも高くなる。この場合、第二の絶縁層の残部をストッパー層として化学機械研磨が行われる。このとき、第一の絶縁層の凸部上のシリコン層は、ディッシングによって除去されて、第一の絶縁層が露出される。従って、本工程で、シリコン層が実質的に平坦化され、かつ、第一の絶縁層が露出される。
また、第二の絶縁層の残部の上面が第一の絶縁層の凸部の上面よりも低い場合（例えば、シリコン層が第一の絶縁層の凸部の高さよりも薄く、シリコン層と第二の絶縁層の厚さの和が、第一の絶縁層の凸部の高さよりも薄い場合）は、第一の絶縁層の凸部をストッパー層として、化学機械研磨が行われる。この場合も、２−１で述べたように、シリコン層が実質的に平坦化され、かつ、第一の絶縁層が露出される。
２−５．第二の絶縁層の残部を除去する工程
本工程では、もはや不要となった第二の絶縁層の残部を除去し、シリコン層全面を表面に露出させる。第二の絶縁層の除去は、例えば、ＣxＦy系ガスと、Ｏ2、Ａｒの混合ガスを用いたＲＩＥ（Reactive Ion Etching）法のようなドライエッチング法や、弗化水素酸のような溶液で溶解するウェットエッチング法などにより、行うことができる。
本工程では、もはや不要となった第二の絶縁層の残部を除去し、シリコン層全面を表面に露出させる。第二の絶縁層の除去は、例えば、ＣxＦy系ガスと、Ｏ2、Ａｒの混合ガスを用いたＲＩＥ（Reactive Ion Etching）法のようなドライエッチング法や、弗化水素酸のような溶液で溶解するウェットエッチング法などにより、行うことができる。
３．第三の実施形態
第三の実施形態に係る半導体装置の製造方法は、（１）第一の絶縁層によって形成された凸部を有する基板上に、その表面を覆うように凸部の高さよりも厚いシリコン層を形成する工程と、（２）前記シリコン層を覆う第二の絶縁層を形成する工程と、（３）第二の絶縁層のうち基板凸部の上方部分を除去することにより、シリコン層を露出させる工程と、（４）第二の絶縁層の残部でシリコン層を保護しながら、第二の絶縁層の残部をストッパー層として露出したシリコン層を化学機械研磨することにより、シリコン層を実質的に平坦化する工程と、（５）第二の絶縁層の残部を除去する工程と、（６）実質的に平坦化された前記シリコン層を化学機械研磨することにより、第一の絶縁層を露出させる工程とからなることを特徴とする。
第三の実施形態に係る半導体装置の製造方法は、（１）第一の絶縁層によって形成された凸部を有する基板上に、その表面を覆うように凸部の高さよりも厚いシリコン層を形成する工程と、（２）前記シリコン層を覆う第二の絶縁層を形成する工程と、（３）第二の絶縁層のうち基板凸部の上方部分を除去することにより、シリコン層を露出させる工程と、（４）第二の絶縁層の残部でシリコン層を保護しながら、第二の絶縁層の残部をストッパー層として露出したシリコン層を化学機械研磨することにより、シリコン層を実質的に平坦化する工程と、（５）第二の絶縁層の残部を除去する工程と、（６）実質的に平坦化された前記シリコン層を化学機械研磨することにより、第一の絶縁層を露出させる工程とからなることを特徴とする。
第一又は第二の実施形態で述べた内容は、その趣旨に反しない限り、本実施形態についても当てはまる。従って、本実施形態では、第一又は第二の実施形態との共通部分については説明を省略する。
３−１．第一の絶縁層によって形成された凸部を有する基板上に、その表面を覆うように凸部の高さよりも厚いシリコン層を形成する工程
本実施形態では、凸部の高さよりも厚いシリコン層を形成する。本実施形態では、シリコン層の平坦化と第一の絶縁層の露出を同時に行うことができず、まず、シリコン層を平坦化し、その後、さらにシリコン層の研磨を行って第一の絶縁層を露出させる。
本実施形態では、凸部の高さよりも厚いシリコン層を形成する。本実施形態では、シリコン層の平坦化と第一の絶縁層の露出を同時に行うことができず、まず、シリコン層を平坦化し、その後、さらにシリコン層の研磨を行って第一の絶縁層を露出させる。
３−２．前記シリコン層を覆う第二の絶縁層を形成する工程
３−３．第二の絶縁層のうち基板凸部の上方部分を除去することにより、シリコン層を露出させる工程
この２つの工程は、第二の実施形態と同様であるので、説明を省略する。
３−３．第二の絶縁層のうち基板凸部の上方部分を除去することにより、シリコン層を露出させる工程
この２つの工程は、第二の実施形態と同様であるので、説明を省略する。
３−４．第二の絶縁層の残部でシリコン層を保護しながら、第二の絶縁層の残部をストッパー層として露出したシリコン層を化学機械研磨することにより、シリコン層を実質的に平坦化する工程
第二の実施形態では、シリコン層を平坦化し、かつ、第一の絶縁層を露出させていたが、本実施形態では、第一の絶縁層は露出されない。
第二の実施形態では、シリコン層を平坦化し、かつ、第一の絶縁層を露出させていたが、本実施形態では、第一の絶縁層は露出されない。
３−５．第二の絶縁層の残部を除去する工程
この工程は、第二実施形態と同様であるので、説明を省略する。
この工程は、第二実施形態と同様であるので、説明を省略する。
３−６．実質的に平坦化された前記シリコン層を化学機械研磨することにより、第一の絶縁層を露出させる工程
この工程では、シリコン層をさらに化学機械研磨して、第一の絶縁層を露出させる。シリコン層はすでに平坦化されているので、化学機械研磨を行っても、ディッシングなどの問題は生じにくい。
この工程では、シリコン層をさらに化学機械研磨して、第一の絶縁層を露出させる。シリコン層はすでに平坦化されているので、化学機械研磨を行っても、ディッシングなどの問題は生じにくい。
４．その他
上記実施形態は、シリコン層の平坦化について、説明してきたが、シリコン層以外の材質（例えば、タングステン）の平坦化をすることも可能であり、その場合、凸部を選択的に除去する特性を有する研磨用スラリーなどによって、基板表面の凹部に選択的にストッパー層を形成することができ、ストッパー層と埋め込み層との間に十分に高い選択性が得られるような、ストッパー層材料と埋め込み層材料の組み合わせであれば、上記した本発明の実施形態と同様の効果が得られる。
上記実施形態は、シリコン層の平坦化について、説明してきたが、シリコン層以外の材質（例えば、タングステン）の平坦化をすることも可能であり、その場合、凸部を選択的に除去する特性を有する研磨用スラリーなどによって、基板表面の凹部に選択的にストッパー層を形成することができ、ストッパー層と埋め込み層との間に十分に高い選択性が得られるような、ストッパー層材料と埋め込み層材料の組み合わせであれば、上記した本発明の実施形態と同様の効果が得られる。
以下、図１及び２を用いて、本発明の実施例１に係る半導体装置の製造方法について説明する。なお、図１及び２は、本実施例の半導体装置の製造工程を示す断面図である。
まず、シリコンウェハからなる半導電層１１上にシリコン酸化物からなる第一の絶縁層１２を形成し、図１（ａ）に示す構造を得る。この第一の絶縁層１２はパターン化されるか、或いはパターン化された下側層上に配置されて、凹部１０ａ及び凸部９ａを有する非平面の外表面を形成している。
次いで、得られた基板上の全面に、第一の絶縁層１２を覆うように多結晶シリコン層１３を形成し、図１（ｂ）に示す構造を得る。図示のように、多結晶シリコン層１３の外表面は、ほぼ正確に、第一の絶縁層１２を含む下層の表面構造を再現して、得られた基板の露出面が非平面となるように、一連の凹部１０ｂ及び凸部９ｂを形成する。他の実施形態において、アモルファスシリコン（ａ―Ｓｉ）及び単結晶シリコンのような他種のシリコン層を多結晶シリコンの代わりに使用してもよい。
上で論じたように、平坦化の目的の一つは、第一の絶縁層１２の頂面が露出するまで多結晶シリコン層１３を研磨して、絶縁性アイランド間に多結晶シリコンのビア、プラグ、ライン、電極やその他の導電性ユニットを残すことである（図２（ｆ）参照）。従って、多結晶シリコン層の厚さは、図１（ａ）における基板表面の凹部１０ａ底面と、第一の絶縁層１２の凸部９ａ頂面の高さの差と同等でよく、或いは薄くてもよい。
次いで、得られた基板上の全面に、多結晶シリコン層１３を覆うように第二の絶縁層１４を形成し、図１（ｃ）に示す構造を得る。図示のように、第二の絶縁層１４の外表面は、ほぼ正確に、下層の表面構造を再現して、得られた基板の露出面が非平面となるように、一連の凹部１０ｃ及び凸部９ｃを形成する。
第二の絶縁層１４は、シリコン酸化物又はシリコン窒化物などで形成することができる。この第二の絶縁層１４は、例えばＣＶＤ法などにより、多結晶シリコン層１３上に堆積させて形成しても良いし、或いは多結晶シリコン層１３の外表面を、熱酸化法などで酸化させることにより形成してもよい。
次いで、図２（ｄ）に示すように、第二の絶縁層１４の凸部９ｃを除去することにより、シリコン層１３の凸部９ｂを露出させる。第二の絶縁層１４の残部（凹部）１０ｃは、後の多結晶シリコン層を化学機械研磨する工程において、多結晶シリコン層１３の凸部９ｂを除去する際のストッパー層として機能する。
第二の絶縁層１４の凸部９ｃの除去は、凸部を選択的に除去する特性を有する絶縁層研磨用スラリーを用いて化学機械研磨することにより、行うことができる。
第二の絶縁層１４は、この第二の絶縁層に対して十分に高い選択性を有するシリコン研磨用スラリーで研磨する。従って、第二の絶縁層１４は、上記多結晶シリコン層１３の厚さより十分に薄くても、後の多結晶シリコン層を平坦化するための第二の化学機械研磨工程において、ストッパー層として機能する。例えば、１：１００の選択性を有するスラリーを使用する場合、上記の第二の絶縁層１４の厚さは、上記多結晶シリコン層１３の厚さの１／１００以上であれば、十分にストッパー層として機能する。
この場合の凸部を選択的に除去する特性を有する絶縁層研磨用スラリーは、たとえば、非プレストン特性を有するセリア系スラリーを使用してもよい。
次いで、多結晶シリコン研磨用スラリーを用いて、第二の絶縁層１４の凹部１０ｃをストッパー層として、第二の化学機械研磨を行い、多結晶シリコン層１３の凸部９ｂを全て除去して、前記第一の絶縁層１２の表面を露出させ、図２（ｅ）に示す構造を得る。
これにより、第二の絶縁層１４の凹部１０ｃの下にある多結晶シリコン層１３のみが選択的に残され、ビア、プラグ、ライン、電極やその他の導電性ユニットとなる多結晶シリコンの埋め込み領域が形成される。
そして最後に、上記埋め込み多結晶シリコン層１３の表面に露出する第二の絶縁層１４を、たとえば、ＣxＦy系ガスと、Ｏ2、Ａｒの混合ガスを用いたＲＩＥ（Reactive Ion Etching）法のようなドライエッチング法や、弗化水素酸のような溶液で溶解するウェットエッチング法などにより除去することにより、平坦化処理を終了する（図２（ｆ））。
この後、上記埋め込み多結晶シリコン層を電極、配線などとすることで、トランジスタ特性の不均一性、電極消失、配線抵抗の不均一性、断線等のない、プロセス歩留りの高い半導体装置を形成することができる。
上記のように、第二の絶縁層１４の凹部１０ｃをストッパーとした化学機械研磨によって多結晶シリコン層１３の凸部９ｂを完全に取り除くようにしている。
これにより、埋め込み多結晶シリコン層の面積に制約を設けなくても、埋め込み多結晶シリコン層にディッシングを生じさせることなく、良好な平坦化形状を形成することが可能となる。したがって、簡便な方法により、常に平坦度が高く、膜厚が均一な埋め込み多結晶シリコン層を安定して得ることが可能となるものである。
多結晶シリコン層の平坦化について記載したが、本発明はまた、アモルファスシリコン（ａ―Ｓｉ）や単結晶シリコンのような、他種のシリコン層の平坦化に適用可能である。
多結晶シリコン研磨用スラリーは、アモルファスシリコン研磨用スラリー、又は単結晶シリコン研磨用スラリーに代えられる。
多結晶シリコン研磨用スラリーは、アモルファスシリコン研磨用スラリー、又は単結晶シリコン研磨用スラリーに代えられる。
また、シリコン層以外の材質（例えば、タングステン）の平坦化をすることも可能であり、その場合、凸部を選択的に除去する特性を有する研磨用スラリーなどによって、基板表面の凹部に選択的にストッパー層を形成することができ、ストッパー層と埋め込み層との間に十分に高い選択性が得られるような、ストッパー層材料と埋め込み層材料の組み合わせであれば、上記した本発明の実施の一形態と同様の効果が得られる。その他、この発明の要旨を変えない範囲において、種々変形実施可能なことは勿論である。
以下、図３及び４を用いて、本発明の実施例２に係る半導体装置の製造方法について説明する。なお、図３及び４は、本実施例の半導体装置の製造工程を示す断面図である。
まず、シリコンウェハからなる半導電層１１上にシリコン酸化物からなる第一の絶縁層１２を形成し、図３（ａ）に示す構造を得る。この第一の絶縁層１２はパターン化されるか、或いはパターン化された下側層上に配置されて、凹部１０ａ及び凸部９ａを有する非平面の外表面を形成している。この第一の絶縁層は、平坦化されたシリコン層を化学機械研磨する工程において、ストッパー層として機能する（図４（ｇ）参照）。
次いで、得られた基板上の全面に、第一の絶縁層１２を覆うように多結晶シリコン層１３を形成し、図３（ｂ）に示す構造を得る。図示のように、多結晶シリコン層１３の外表面はほぼ正確に、第一の絶縁層１２を含む下層の表面構造を再現して、基板の露出面が非平面となるように、一連の凹部１０ｂ及び凸部９ｂを形成する。他の実施形態において、アモルファスシリコン（ａ―Ｓｉ）及び単結晶シリコンのような他種のシリコン層を多結晶シリコンの代わりに使用してもよい。
次いで、得られた基板上の全面に、第一の絶縁層１２を覆うように多結晶シリコン層１３を形成し、図３（ｂ）に示す構造を得る。図示のように、多結晶シリコン層１３の外表面はほぼ正確に、第一の絶縁層１２を含む下層の表面構造を再現して、基板の露出面が非平面となるように、一連の凹部１０ｂ及び凸部９ｂを形成する。他の実施形態において、アモルファスシリコン（ａ―Ｓｉ）及び単結晶シリコンのような他種のシリコン層を多結晶シリコンの代わりに使用してもよい。
上で論じたように、平坦化の目的の一つは、第一の絶縁層１２の頂面が露出するまで多結晶シリコン層１３を研磨して、絶縁性アイランド間に多結晶シリコンのビア、プラグ、ライン、電極やその他の導電性ユニットを残すことであるが（図４（ｇ）参照）、第二の化学機械研磨工程では、凸部上に多結晶シリコン層が残った状態で平坦化されるため、多結晶シリコン層の厚さは、図３（ａ）における基板表面の凹部１０ａ底面と第一の絶縁層の凸部９ａ頂面の段差よりも厚い（図４（ｅ）参照）。
次いで、得られた基板上の全面に、多結晶シリコン層１３を覆うように第二の絶縁層１４を形成し、図３（ｃ）に示す構造を得る。図示のように、第二の絶縁層１４の外表面は、ほぼ正確に、下層の表面構造を再現して、基板の露出面が非平面となるように、一連の凹部１０ｃ及び凸部９ｃを形成する。
第二の絶縁層１４は、シリコン酸化物又はシリコン窒化物などで形成することができる。この第二の絶縁層１４は、例えばＣＶＤ法などにより、多結晶シリコン層１３上に堆積させて形成しても良いし、或いは多結晶シリコン層１３の外表面を、熱酸化法などで酸化させることにより形成してもよい。
次いで、図４（ｄ）に示すように、第二の絶縁層１４の凸部９ｃを除去することにより、シリコン層１３の凸部９ｂを露出させる。第二の絶縁層１４の残部（凹部）１０ｃは、後の多結晶シリコン層を化学機械研磨する工程において、多結晶シリコン層１３の凸部９ｂを除去する際のストッパー層として機能する。
第二の絶縁層１４の凸部９ｃの除去は、凸部を選択的に除去する特性を有する絶縁層研磨用スラリーを用いて化学機械研磨することにより、行うことができる。
第二の絶縁層１４は、この第二の絶縁層に対して十分に高い選択性を有するシリコン研磨用スラリーで研磨する。従って、第二の絶縁層１４は、上記多結晶シリコン層１３の厚さより十分に薄くても、後の多結晶シリコン層を平坦化するための第二の化学機械研磨工程において、ストッパー層として機能する。例えば、１：１００の選択性を有するスラリーを使用する場合、上記の第二の絶縁層１４の厚さは、上記多結晶シリコン層１３の厚さの１／１００以上であれば、十分にストッパー層として機能する。
この場合の凸部を選択的に除去する特性を有する絶縁層研磨用スラリーは、たとえば、非プレストン特性を有するセリア系スラリーを使用してもよい。
次いで、多結晶シリコン研磨用スラリーを用いて、第二の絶縁層１４の凹部１０ｃをストッパー層として、第二の化学機械研磨を行い、多結晶シリコン層１３の凸部９ｂを全て除去して、図４（ｅ）に示す構造を得る。このとき、第一の絶縁層１２は、露出されていない。
次に、上記埋め込み多結晶シリコン層１３の表面に露出する第二の絶縁層１４を、たとえば、ＣxＦy系ガスと、Ｏ2、Ａｒの混合ガスを用いたＲＩＥ（Reactive Ion Etching）法のようなドライエッチング法や、弗化水素酸のような溶液で溶解するウェットエッチング法などにより除去することにより、多結晶シリコン層の外表面が平坦化された形状が得られる。（図４（ｆ））。
そして最後に、多結晶シリコン研磨用スラリーを用いて、第一の絶縁層１２が露出するまで第三の化学機械研磨をすることで、平坦化処理を終了する。これにより、第一の絶縁層１２間の凹部にビア、プラグ、ライン、電極やその他の導電性ユニットとなる多結晶シリコンの埋め込み領域が形成される（図４（ｇ））。
しかる後、上記埋め込み多結晶シリコン層を電極、配線などとすることで、トランジスタ特性の不均一性、電極消失、配線抵抗の不均一性、断線等のない、プロセス歩留りの高い半導体装置を形成することができる。
上記のように、第二の絶縁層１４の凹部１０ｃをストッパーとした化学機械研磨によって多結晶シリコン層１３の凸部９ｂを完全に取り除くようにしている。
これにより、埋め込み多結晶シリコン層の面積に制約を設けなくても、埋め込み多結晶シリコン層にディッシングを生じさせることなく、良好な平坦化形状を形成することが可能となる。したがって、簡便な方法により、常に平坦度が高く、膜厚が均一な埋め込み多結晶シリコン層を安定して得ることが可能となるものである。
多結晶シリコン層の平坦化について記載したが、本発明はまた、アモルファスシリコン（ａ―Ｓｉ）や単結晶シリコンのような、他種のシリコン層の平坦化に適用可能である。多結晶シリコン研磨用スラリーは、アモルファスシリコン研磨用スラリー、又は単結晶シリコン研磨用スラリーに代えられる。
また、シリコン層以外の材質（例えば、タングステン）の平坦化をすることも可能であり、その場合、凸部を選択的に除去する特性を有する研磨用スラリーなどによって、基板表面の凹部に選択的にストッパー層を形成することができ、ストッパー層と埋め込み層との間に十分に高い選択性が得られるような、ストッパー層材料と埋め込み層材料の組み合わせであれば、上記した本発明の実施の一形態と同様の効果が得られる。その他、この発明の要旨を変えない範囲において、種々変形実施可能なことは勿論である。
９ａ、９ｂ、９ｃ…凸部、１０ａ、１０ｂ、１０ｃ…凹部、１１…シリコンウェハ、１２…第一の絶縁層、１３…多結晶シリコン層、１４…第二の絶縁層、１５…絶縁層
Claims (14)
- （１）凸部を有するシリコン層を覆う絶縁層のうちシリコン層の凸部の上方部分を除去することにより、シリコン層を露出させる工程と、
（２）前記絶縁層の残部でシリコン層を保護しながら、シリコン研磨用スラリーで露出したシリコン層を化学機械研磨する工程とを含む半導体装置の製造方法。 - 工程（１）は、凸部を選択的に除去する特性を有する絶縁層研磨用スラリーを用いて化学機械研磨することによる工程である請求項１に記載の半導体装置の製造方法。
- 前記絶縁層には、シリコン酸化物又はシリコン窒化物が用いられることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記凸部を選択的に除去する特性を有する絶縁層研磨用スラリーは、セリア系スラリーである請求項２に記載の半導体装置の製造方法。
- 前記シリコン層は、前記シリコン層が平坦化されるまで研磨される請求項１に記載の半導体装置の製造方法。
- 前記シリコン層には、多結晶シリコン、アモルファスシリコン又は単結晶シリコンが用いられることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記シリコン層には、多結晶シリコン、アモルファスシリコン又は単結晶シリコンが用いられ、前記シリコン研磨用スラリーには、それぞれ、多結晶シリコン用スラリー、アモルファスシリコン用スラリー又は単結晶シリコン研磨用スラリーが用いられることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記シリコン研磨用スラリーは、前記絶縁層に対する選択比が３倍以上である請求項１に記載の半導体装置の製造方法。
- シリコン層を化学機械研磨した後に、前記絶縁層を除去する工程をさらに備える請求項１に記載の半導体装置の製造方法。
- （１）第一の絶縁層によって形成された凸部を有する基板上に、その表面を覆うように凸部の高さに実質的に等しい厚さを有する、又はこれよりも薄いシリコン層を形成する工程と、
（２）前記シリコン層を覆う第二の絶縁層を形成する工程と、
（３）第二の絶縁層のうち基板凸部の上方部分を除去することにより、シリコン層を露出させる工程と、
（４）第二の絶縁層の残部でシリコン層を保護しながら、第二の絶縁層の残部、又は第一の絶縁層の凸部をストッパー層として、露出したシリコン層を化学機械研磨することにより、シリコン層を実質的に平坦化し、かつ、第一の絶縁層を露出させる工程と、
（５）第二の絶縁層の残部を除去する工程とからなることを特徴とする半導体装置の製造方法。 - （１）第一の絶縁層によって形成された凸部を有する基板上に、その表面を覆うように凸部の高さよりも厚いシリコン層を形成する工程と、
（２）前記シリコン層を覆う第二の絶縁層を形成する工程と、
（３）第二の絶縁層のうち基板凸部の上方部分を除去することにより、シリコン層を露出させる工程と、
（４）第二の絶縁層の残部でシリコン層を保護しながら、第二の絶縁層の残部をストッパー層として露出したシリコン層を化学機械研磨することにより、シリコン層を実質的に平坦化する工程と、
（５）第二の絶縁層の残部を除去する工程と、
（６）実質的に平坦化された前記シリコン層を化学機械研磨することにより、第一の絶縁層を露出させる工程とからなることを特徴とする半導体装置の製造方法。 - 工程（３）は、凸部を選択的に除去する特性を有する絶縁層研磨用スラリーを用いて化学機械研磨することによる工程である請求項１０又は１１に記載の半導体装置の製造方法。
- 第二の絶縁層は、前記シリコン層に対する選択比が３倍以上の材料により形成されるものであることを特徴とする請求項１０又は１１に記載の半導体装置の製造方法。
- 隣接する前記凸部が前記シリコン層の厚さの二倍よりも大きい距離にあるときにのみ、両凸部間の凹部に前記第二の絶縁層が形成されることを特徴とする請求項１０又は１１に記載の半導体装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004181390A JP2006005237A (ja) | 2004-06-18 | 2004-06-18 | 半導体装置の製造方法 |
| US11/147,424 US7030019B2 (en) | 2004-06-18 | 2005-06-08 | Semiconductor device fabrication method |
| KR1020050050435A KR100726746B1 (ko) | 2004-06-18 | 2005-06-13 | 반도체 장치의 제조 방법 |
| TW094120281A TW200605215A (en) | 2004-06-18 | 2005-06-17 | Semiconductor device fabrication method |
| EP05253778A EP1608008A3 (en) | 2004-06-18 | 2005-06-17 | Semiconductor device fabrication method |
| CNA2005100785506A CN1710704A (zh) | 2004-06-18 | 2005-06-17 | 半导体器件制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004181390A JP2006005237A (ja) | 2004-06-18 | 2004-06-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006005237A true JP2006005237A (ja) | 2006-01-05 |
Family
ID=34979291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004181390A Pending JP2006005237A (ja) | 2004-06-18 | 2004-06-18 | 半導体装置の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7030019B2 (ja) |
| EP (1) | EP1608008A3 (ja) |
| JP (1) | JP2006005237A (ja) |
| KR (1) | KR100726746B1 (ja) |
| CN (1) | CN1710704A (ja) |
| TW (1) | TW200605215A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013153099A (ja) * | 2012-01-26 | 2013-08-08 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100805832B1 (ko) * | 2005-10-24 | 2008-02-21 | 삼성전자주식회사 | 화학기계적 연마 방법 및 이를 이용한 반도체 장치의 제조방법 |
| KR100842471B1 (ko) | 2006-12-28 | 2008-07-01 | 동부일렉트로닉스 주식회사 | 반도체 소자의 ｍｉｍ캐패시터 형성 방법 |
| US7832090B1 (en) | 2010-02-25 | 2010-11-16 | Unity Semiconductor Corporation | Method of making a planar electrode |
| CN113540389B (zh) * | 2021-07-19 | 2024-02-02 | 昆山梦显电子科技有限公司 | 一种oled阳极的制备方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5618381A (en) * | 1992-01-24 | 1997-04-08 | Micron Technology, Inc. | Multiple step method of chemical-mechanical polishing which minimizes dishing |
| JPH07249626A (ja) * | 1994-03-10 | 1995-09-26 | Toshiba Corp | 半導体装置の製造方法 |
| US6069081A (en) * | 1995-04-28 | 2000-05-30 | International Buiness Machines Corporation | Two-step chemical mechanical polish surface planarization technique |
| JP3477484B2 (ja) * | 1997-03-24 | 2003-12-10 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| US5804490A (en) * | 1997-04-14 | 1998-09-08 | International Business Machines Corporation | Method of filling shallow trenches |
| US6103625A (en) * | 1997-12-31 | 2000-08-15 | Intel Corporation | Use of a polish stop layer in the formation of metal structures |
| US6162368A (en) | 1998-06-13 | 2000-12-19 | Applied Materials, Inc. | Technique for chemical mechanical polishing silicon |
| KR100347533B1 (ko) * | 1999-12-24 | 2002-08-03 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 형성 방법 |
| JP2001358105A (ja) | 2000-06-12 | 2001-12-26 | Mitsubishi Electric Corp | 埋め込み配線の形成方法およびｃｍｐ装置、並びに半導体装置およびその製造方法 |
| KR100382541B1 (ko) * | 2000-09-21 | 2003-05-01 | 주식회사 하이닉스반도체 | 반도체 소자의 플러그 형성 방법 |
| KR100416587B1 (ko) * | 2000-12-22 | 2004-02-05 | 삼성전자주식회사 | 씨엠피 연마액 |
| KR20030044363A (ko) * | 2001-11-29 | 2003-06-09 | 주식회사 하이닉스반도체 | 반도체소자의 평탄화방법 |
| US6723640B2 (en) * | 2002-06-29 | 2004-04-20 | Hynix Semiconductor Inc. | Method for forming contact plug of semiconductor device |
| KR100546133B1 (ko) * | 2002-07-19 | 2006-01-24 | 주식회사 하이닉스반도체 | 반도체소자의 형성방법 |
| JP4083502B2 (ja) | 2002-08-19 | 2008-04-30 | 株式会社フジミインコーポレーテッド | 研磨方法及びそれに用いられる研磨用組成物 |
-
2004
- 2004-06-18 JP JP2004181390A patent/JP2006005237A/ja active Pending
-
2005
- 2005-06-08 US US11/147,424 patent/US7030019B2/en active Active
- 2005-06-13 KR KR1020050050435A patent/KR100726746B1/ko not_active IP Right Cessation
- 2005-06-17 TW TW094120281A patent/TW200605215A/zh unknown
- 2005-06-17 EP EP05253778A patent/EP1608008A3/en not_active Withdrawn
- 2005-06-17 CN CNA2005100785506A patent/CN1710704A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013153099A (ja) * | 2012-01-26 | 2013-08-08 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100726746B1 (ko) | 2007-06-11 |
| KR20060049199A (ko) | 2006-05-18 |
| US20050282389A1 (en) | 2005-12-22 |
| US7030019B2 (en) | 2006-04-18 |
| CN1710704A (zh) | 2005-12-21 |
| EP1608008A3 (en) | 2008-02-20 |
| TW200605215A (en) | 2006-02-01 |
| EP1608008A2 (en) | 2005-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5492858A (en) | Shallow trench isolation process for high aspect ratio trenches | |
| US5923993A (en) | Method for fabricating dishing free shallow isolation trenches | |
| US5346584A (en) | Planarization process for IC trench isolation using oxidized polysilicon filler | |
| KR100640628B1 (ko) | 반도체 소자의 자기정렬 콘택 플러그 형성 방법 | |
| JP2004529504A (ja) | ダミーフィーチャを使用した集積回路素子の形成方法および構造。 | |
| US5998279A (en) | Manufacture of a shallow trench isolation device by exposing negative photoresist to increased exposure energy and chemical mechanical planarization | |
| US7030019B2 (en) | Semiconductor device fabrication method | |
| US20060148275A1 (en) | Method of forming an alignment mark and manufacturing a semiconductor device using the same | |
| US6723655B2 (en) | Methods for fabricating a semiconductor device | |
| JP3302142B2 (ja) | 半導体装置の製造方法 | |
| US6660599B2 (en) | Semiconductor device having trench isolation layer and method for manufacturing the same | |
| JP2006202968A (ja) | 半導体装置の製造方法 | |
| JPH0969500A (ja) | 半導体装置の製造方法 | |
| JP3161425B2 (ja) | Ｓｔｉの形成方法 | |
| KR100414731B1 (ko) | 반도체소자의 콘택플러그 형성방법 | |
| KR100390838B1 (ko) | 반도체 소자의 랜딩 플러그 콘택 형성방법 | |
| US7670902B2 (en) | Method and structure for landing polysilicon contact | |
| JPH0951034A (ja) | 半導体装置の製造方法 | |
| US6897121B2 (en) | Method of removing HDP oxide deposition | |
| KR100567028B1 (ko) | 산화를 이용하여 얕은 트렌치 아이솔레이션의 프로파일을개선하는 방법 | |
| KR100561524B1 (ko) | 소자 분리막 형성 방법 | |
| KR100607331B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
| KR20020089998A (ko) | 반도체 소자의 층간 절연막 형성방법 | |
| KR100477924B1 (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| KR100239901B1 (ko) | 반도체장치의 콘택 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070517 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070522 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070628 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090317 |