KR20030044363A - 반도체소자의 평탄화방법 - Google Patents

반도체소자의 평탄화방법 Download PDF

Info

Publication number
KR20030044363A
KR20030044363A KR1020010075085A KR20010075085A KR20030044363A KR 20030044363 A KR20030044363 A KR 20030044363A KR 1020010075085 A KR1020010075085 A KR 1020010075085A KR 20010075085 A KR20010075085 A KR 20010075085A KR 20030044363 A KR20030044363 A KR 20030044363A
Authority
KR
South Korea
Prior art keywords
word line
interlayer insulating
mask
insulating film
cleaning
Prior art date
Application number
KR1020010075085A
Other languages
English (en)
Inventor
이상호
박성기
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010075085A priority Critical patent/KR20030044363A/ko
Publication of KR20030044363A publication Critical patent/KR20030044363A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 평탄화방법에 관한 것으로, 특히 워드라인과 비트라인을 절연하기 위한 연마 공정에 있어서, 워드라인 상부의 층간절연막이 잔류되도록 화학기계적연마공정을 진행 한 후, 워드라인 상부가 드러나도록 에치백공정을 진행함으로써, 디슁현상 또는 이로우젼현상의 발생 없이 평탄화하여 디슁 또는 이로우젼 발생지역에서 생성되는 디펙트가 제거되며, 그로인해, 플러그 콘택 간의 연결을 방지하도록 하는 것을 특징으로 하여하여 반도체소자의 특성, 신뢰성을 향상시키는 기술로 매우 유용하고 효과적인 장점을 지닌 발명에 관한 것이다.

Description

반도체소자의 평탄화방법{Method for planation of Semiconductor Device}
본 발명은 반도체소자의 평탄화방법에 관한 것으로, 보다 상세하게는 워드라인과 비트라인을 절연하기 위한 연마 공정에 있어서, 워드라인 상부의 층간절연막이 잔류되도록 화학기계적연마공정을 진행 한 후, 세정공정을 진행하여 디펙트를 제거하고 워드라인 상부가 드러나도록 에치백공정을 진행함으로써, 디슁(dishing)현상 또는 이루우젼(erosion)현상을 방지하여 디펙트(defect)가 형성되지 않도록 하는 반도체소자의 평탄화방법에 관한 것이다.
일반적으로, 집적도가 낮은 반도체소자는 단차가 작아 각 도전층들의 평탄화에 별다른 문제점이 없었으나, 소자가 고집적화되어 각층들간의 단차 및 적층되는 막의 수가 증가되면 소자의 제조 공정에서 나칭(notching)이나 단선등의 불량들이 발생하게 되며, 이를 방지하기 위하여 적층막들의 상부를 평탄화하는 공정이 공정수율 및 소자의 신뢰성에 중요한 영향을 미치게 된다.
도 1a 내지 도 1d는 종래 반도체소자의 평탄화 방법을 설명하기 위해 순차적으로 나타낸 단면도이며, 도 2는 종래 반도체소자의 평탄화방법에서 디펙트가 발생된 문제점을 보여주는 셈(SEM)사진이다.
도 1a에 도시된 바와 같이, 소정의 하부구조를 가지고 있는 반도체기판(100) 상에 게이트전극(110)과 마스크질화막(115)을 순차적으로 적층된 후, 측벽에 질화물 스페이서(120)로 이루어진 워드라인(125)을 형성한다.
그리고, 상기 워드라인(125)이 형성된 결과물 전체에 질화물을 사용하여 난반사 방지막(130)을 형성한 후, 층간절연막(140)을 적층한다.
이어서, 도 1b에 도시된 바와 같이, 상기 층간절연막(140) 상에 T-type의 플러그 마스크(미도시함)를 형성한 후, 층간절연막(140)과 난반사 방지막(130)을 식각하여 셀프얼라인 콘택(150)을 형성한다.
그리고, 도 1c에 도시된 바와 같이, 상기 셀프얼라인 콘택(미도시함)이 형성된 결과물 전체에 플러그형성막(160)을 적층한다.
계속하여, 도 1d에 도시된 바와 같이, 상기 워드라인(125) 중 마스크질화막 (115)까지 산화막용 슬러리를 이용하여 화학기계적 연마를 진행하여 평탄화하였다.
그런데, 상기 셀프얼라인 콘택 지역과 층간절연막이 남아 있는 지역의 단차에 의해 화학기계적 연마 공정 시, 워드라인과 워드라인 사이의 연마된 플러그형성막이 움푹 패이는 디슁(dishing)현상 또는 이로우젼(erosion)현상이 발생되는 문제점이 있었다.
그로인해, 디슁현상 또는 이로우젼현상이 발생하는 워드라인과 워드라인 사이의 국소적인 지점에서는 잔류된 슬러리와 연마되는 물질이 혼합되어 도 2에 도시된 "A"와 같이 디펙트(170)가 생성되는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 워드라인과 비트라인을 절연하기 위한 연마 공정에 있어서, 워드라인 상부의 층간절연막이 잔류되도록 화학기계적연마공정을 진행 한 후, 워드라인 상부가 드러나도록 에치백공정을 진행함으로써, 디슁현상 또는 이로우젼현상의 발생 없이 평탄화하여 디슁 또는 이로우젼 발생지역에서 생성되는 디펙트가 제거되며, 그로인해, 플러그 콘택 간의 연결을 방지하도록 하여 반도체소자의 특성, 신뢰성을 향상시키도록 하는 것이 목적이다.
도 1a 내지 도 1d는 종래 반도체소자의 평탄화방법을 순차적으로 설명하기 위해 나타낸 단면도이다.
도 2는 종래 반도체소자의 평탄화방법에서 디펙트가 발생된 문제점을 보여주는 셈(SEM)사진이다.
도 3a 내지 도 3f는 본 발명의 실시예에 따른 반도체소자의 평탄화방법을 순차적으로 설명하기 위해 나타낸 단면도이다.
-- 도면의 주요부분에 대한 부호의 설명 --
200 : 반도체기판 210 : 게이트전극
215 : 마스크질화막 220 : 스페이서
225 : 워드라인 230 : 난방사방지막
240 : 층간절연막 250 : 플러그 콘택홀
260 : 플러그형성막 270 : 잔류물
상기 목적을 달성하기 위하여, 본 발명은 워드라인이 형성된 반도체기판 상에 난방사 방지막을 증착한 후 층간절연막을 증착하는 단계와, 상기 층간절연막 상에 T-type의 플러그 마스크를 형성한 후 이를 식각마스크로 식각하여 셀프얼라인 콘택을 형성하는 단계와,상기 셀프얼라인 콘택이 형성된 결과물 전체에 플러그형성막을 적층한 후, 워드라인 상부의 층간절연막이 소정 잔류되도록 화학기계적 연마 공정을 진행하여 제 1평탄화하는 단계와, 상기 제 1평탄화된 결과물을 세정하여 디펙트를 제거하는 단계와, 상기 결과물을 워드라인 상부가 드러나도록 에치백 공정을 진행하여 제 2평탄화하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체소자의 평탄화방법을 제공한다.
또한, 본 발명은 상기 화학기계적 연마 공정 시, 100 ~ 4000Å 정도의 층간절연막이 잔류되도록 연마하여 제 1평탄화 시키며, 이어, 워드라인의 마스크질화막까지 에치백 공정을 진행하여 제 2평탄화 시키는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다.
도 3a 내지 도 3f는 본 발명의 실시예에 따른 반도체소자의 평탄화방법을 순차적으로 설명하기 위해 나타낸 단면도이다.
도 3a에 도시된 바와 같이, 소정의 하부구조를 가지고 있는 반도체기판(200) 상에 게이트전극(210)과 마스크질화막(215)을 순차적으로 적층된 후, 측벽에 질화물 스페이서(220)로 이루어진 워드라인(225)을 형성한다.
그리고, 상기 워드라인(225)이 형성된 결과물 전체에 질화물을 사용하여 난반사 방지막(230)을 형성한 후, 층간절연막(240)을 적층한다.
이어서, 도 3b에 도시된 바와 같이, 상기 층간절연막(240) 상에 T-type의 플러그 마스크(미도시함)를 형성한 후, 층간절연막(240)과 난반사 방지막(230)을 식각하여 셀프얼라인 콘택(250)을 형성한다.
그리고, 도 3c에 도시된 바와 같이, 상기 셀프얼라인 콘택(미도시함)이 형성된 결과물 전체에 플러그형성막(260)을 적층한다.
도 3d에 도시된 바와 같이, 상기 워드라인(225) 상부의 층간절연막이 100 ~ 4000Å 잔류되도록 산화막용 슬러리를 이용하여 화학기계적 연마 공정을 진행하여 제 1평탄화시킨다.
이때, 상기 제 1평탄화된 결과물 상에는 화학기계적 연마 공정에 사용되고 잔류된 산화막용 슬러리와 연마되는 막의 물질이 혼합되어 디펙트(270)를 형성한다.
이어서, 도 3e에 도시된 바와 같이, 상기 잔류된 산화막용 슬러리와 연마되는 막의 물질이 혼합되어 형성된 디펙트(270)를 세정공정을 진행하여 제거한다.
이때, 상기 세정공정은 NH4OH와 H2O2및 H2O 용액를 혼합한 혼합용액을 사용하는 SC-1 세정, 희석된 HF 수용액을 사용하는 DHF 세정, H2SO4와 H2O2용액을 혼합한 혼합용액을 사용하는 SCM 세정 및 NH4F 와 HF 용액을 혼합한 혼합용액을 사용하는 BOE 세정 중 적어도 어느 하나를 선택하여 진행한다.
계속하여, 도 3f에 도시된 바와 같이, 상기 결과물을 워드라인(225) 상부가 드러나도록 에치백 공정을 진행하여 제 2평탄화시킨다.
따라서, 상기한 바와 같이, 본 발명에 따른 반도체소자의 평탄화방법을 이용하게 되면, 워드라인 상부의 층간절연막이 잔류되도록 화학기계적연마공정을 진행 한 후, 세정공정을 진행하여 디펙트가 제거되고 워드라인 상부가 드러나도록 에치백공정을 진행함으로써, 디슁현상 또는 이로우젼현상의 발생 없이 평탄화되어 디슁 또는 이로우젼 발생지역에서 생성되는 디펙트가 제거되며, 그 결과, 후속 비트라인 형성 시 디펙트의 잔류로 인해 비트라인 간에 브릿지 되는 것이 방지되어 반도체소자의 특성, 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (4)

  1. 워드라인이 형성된 반도체기판 상에 난방사 방지막을 증착한 후, 층간절연막을 증착하는 단계와;
    상기 층간절연막 상에 T-type의 플러그 마스크를 형성한 후, 이를 식각마스크로 식각하여 셀프얼라인 콘택을 형성하는 단계와;
    상기 셀프얼라인 콘택이 형성된 결과물 전체에 플러그형성막을 적층한 후, 워드라인 상부의 층간절연막이 소정 잔류되도록 화학기계적 연마 공정을 진행하여 제 1평탄화하는 단계와;
    상기 제 1평탄화된 결과물을 세정하여 디펙트를 제거하는 단계와;
    상기 결과물을 워드라인 상부가 드러나도록 에치백 공정을 진행하여 제 2평탄화하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체소자의 평탄화방법.
  2. 제 1항에 있어서, 상기 화학기계적 연마 공정 시, 100 ~ 4000Å 정도의 층간절연막이 잔류되도록 연마하는 것을 특징으로 하는 반도체소자의 평탄화방법.
  3. 제 1항에 있어서, 워드라인의 마스크질화막까지 에치백 공정을 진행하여 평탄화하는 것을 특징으로 하는 반도체소자의 평탄화방법.
  4. 제 1항에 있어서, 상기 세정공정은 NH4OH와 H2O2및 H2O 용액를 혼합한 혼합용액을 사용하는 SC-1 세정, 희석된 HF 수용액을 사용하는 DHF 세정, H2SO4와 H2O2용액을 혼합한 혼합용액을 사용하는 SCM 세정 및 NH4F 와 HF 용액을 혼합한 혼합용액을 사용하는 BOE 세정 중 적어도 어느 하나를 선택하여 진행하는 것을 특징으로 하는 것을 특징으로 하는 반도체소자의 평탄화방법.
KR1020010075085A 2001-11-29 2001-11-29 반도체소자의 평탄화방법 KR20030044363A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010075085A KR20030044363A (ko) 2001-11-29 2001-11-29 반도체소자의 평탄화방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010075085A KR20030044363A (ko) 2001-11-29 2001-11-29 반도체소자의 평탄화방법

Publications (1)

Publication Number Publication Date
KR20030044363A true KR20030044363A (ko) 2003-06-09

Family

ID=29572148

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010075085A KR20030044363A (ko) 2001-11-29 2001-11-29 반도체소자의 평탄화방법

Country Status (1)

Country Link
KR (1) KR20030044363A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100726746B1 (ko) * 2004-06-18 2007-06-11 샤프 가부시키가이샤 반도체 장치의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100726746B1 (ko) * 2004-06-18 2007-06-11 샤프 가부시키가이샤 반도체 장치의 제조 방법

Similar Documents

Publication Publication Date Title
KR100343146B1 (ko) 다마신 구조의 게이트 전극이 형성된 반도체 소자 및 그의형성방법
KR100350111B1 (ko) 반도체 장치의 배선 및 이의 제조 방법
KR100264773B1 (ko) 자기 정렬된 콘택홀을 갖는 반도체 장치의제조 방법
KR20020045028A (ko) 셀프 얼라인 콘택 식각 공정을 채용할 경우 보이드 없이패드를 형성할 수 있는 반도체 소자의 제조방법
KR100370131B1 (ko) Ｍｉｍ 캐패시터 및 그의 제조방법
KR20030044363A (ko) 반도체소자의 평탄화방법
US20030003712A1 (en) Methods for fabricating a semiconductor device
KR100444310B1 (ko) 반도체소자의소자분리막제조방법
KR20050002315A (ko) 반도체 소자의 제조 방법
KR101073123B1 (ko) 반도체소자 제조 방법
KR20080010996A (ko) 반도체 소자의 랜딩플러그 형성방법
KR100545698B1 (ko) 캐패시터의 콘택플러그 형성 방법
KR100505897B1 (ko) 반도체 소자의 제조방법
KR100431815B1 (ko) 반도체소자의 제조방법
KR100481917B1 (ko) 반도체 소자의 제조방법
KR20020089998A (ko) 반도체 소자의 층간 절연막 형성방법
KR101046717B1 (ko) 반도체 소자의 자기정렬콘택 형성 방법
KR19990003056A (ko) 반도체 소자의 소자분리막 제조방법
KR100637100B1 (ko) 반도체 소자의 메탈 플러그 형성 방법
KR20030049546A (ko) 반도체 소자의 랜딩 플러그 제조방법
KR20030049551A (ko) 반도체소자의 평탄화방법
KR20010004241A (ko) 반도체 소자 제조방법
KR20040043931A (ko) 반도체 소자의 층간 절연막 형성 방법
KR20030001146A (ko) 반도체 소자 제조 방법
KR20020096473A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination