KR20050002315A - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20050002315A
KR20050002315A KR1020030043686A KR20030043686A KR20050002315A KR 20050002315 A KR20050002315 A KR 20050002315A KR 1020030043686 A KR1020030043686 A KR 1020030043686A KR 20030043686 A KR20030043686 A KR 20030043686A KR 20050002315 A KR20050002315 A KR 20050002315A
Authority
KR
South Korea
Prior art keywords
word lines
polishing process
semiconductor device
manufacturing
active region
Prior art date
Application number
KR1020030043686A
Other languages
English (en)
Inventor
송영택
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030043686A priority Critical patent/KR20050002315A/ko
Priority to US10/727,825 priority patent/US6927168B2/en
Priority to JP2003413090A priority patent/JP4401156B2/ja
Priority to TW092136961A priority patent/TWI240968B/zh
Publication of KR20050002315A publication Critical patent/KR20050002315A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor

Abstract

본 발명은 반도체 소자의 제조방법에 관한 것으로, 연마공정시 도핑물질(B 또는 P)이 첨가된 슬러리를 이용하여 평탄화공정을 실시함으로써 균일한 연마가 가능하여 인접한 워드라인들 사이를 안정적으로 분리시킬 수 있는 반도체 소자의 제조방법.

Description

반도체 소자의 제조방법{Method for manufacturing a semiconductor device}
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 랜딩 플러그를 형성하기 위한 연마공정시 연마공정의 안정성을 확보할 수 있는 반도체 소자의 제조방법에 관한 것이다.
일반적으로, 반도체 제조 공정시 워드라인과 워드라인 사이를 전기적으로 분리(isolation)시키기 위하여 연마공정을 실시하고 있다. 그러나, 이 공정 진행 후 랜딩 플러그(Landing Plug; 이하 'LP'라 함)용 폴리 실리콘막과 워드라인 사이의 절연을 위해 증착된 절연막 간의 식각률(etching rate) 차에 의해 절연막이 오버 디싱(over dishing)된다. 이에 따라, 오버 디싱되는 절연막의 상부 표면에 연마공정 중에 발생하는 슬러리(slurry)성 잔류물(residue)이 잔존하게 된다. 이와 같이, 연마공정시 발생하는 잔류물들은 대부분 도전성을 갖는 금속물질로 이루어져 있으며, 후속 세정(cleaning) 공정을 통해서도 제거하기가 어려워 그대로 잔재하게 된다. 이러한 잔류물들은 워드라인 간의 전기적 분리에 많은 악영향을 미치고 있는 실정이다.
최근에는 연마공정시 발생하는 절연막의 오버 디싱을 방지하기 위하여 연마공정시 연마량을 감소시키고 있다. 그러나, 이 경우에는 상대적으로 워드라인 간의 전기적인 분리에 많은 문제가 발생한다. 이는, LP를 형성하기 위한 랜딩 플러그 콘택(Landing Plug Contact; 이하, 'LPC'라 함) 형성시 오픈(open)되는 지역의 워드라인이 상대적으로 오픈이 되지 않은 지역에 비해 많은 공격(attack)을 받아 워드라인 상부의 프로파일(profile)이 라운드(round) 형태로 변형되기 때문이다. 이에 따라, LP의 상부 면적이 넓어지게 되어 워드라인 간의 전기적인 분리 마진(margin)이 더 열악해진다. 이를 극복하기 위하여 연마공정시 다시 연마량을 증가시키면, 워드라인의 잔류 질화막이 감소하게 되며, 이에 따라 스토리지 노드(storage node)와 비트라인 셀프 얼라인 콘택(Self Align Contact; 이하, 'SAC'라 함) 형성공정시 영향을 미치며, 심지어 이들과 워드라인의 텅스텐 실리사이드 간에 단락(short)이 발생하기도 한다.
따라서, 본 발명의 바람직한 실시예는 랜딩 플러그를 형성하기 위한 연마공정시 연마공정의 안정성을 확보하는데 그 목적이 있다.
또한, 본 발명의 바람직한 실시예는 워드라인 간의 전기적인 분리를 안정적으로 확보하는데 다른 목적이 있다.
또한, 본 발명의 바람직한 실시예는 스토리지 노드와 비트라인 셀프 얼라인 콘택 형성공정시 자유도를 높혀 스토리지 노드 또는 비트라인 셀프 얼라인 콘택과 워드라인 간에 발생할 수 있는 단락을 방지하는데 또 다른 목적이 있다.
도 1 내지 도 7은 본 발명에 따른 반도체 소자의 제조방법을 설명하기 위해 도시한 반도체 소자의 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
102 : 반도체 기판 104 : 필드 산화막
106 : 게이트 산화막 108 : 게이트층
110 : 하드 마스크층 112 : 워드라인
114 : 스페이서 116 : 절연막
118 : LPC 120 : LP용 폴리 실리콘막
122 : LP
본 발명의 일측면에 따르면, 액티브 영역과 필드 영역으로 정의되는 반도체 기판을 제공하는 단계와, 상기 반도체 기판의 액티브 영역 및 필드 영역에 다수의 워드라인을 형성하는 단계와, 상기 워드라인들 사이를 절연하도록 전체 구조 상부에 절연막을 증착하는 단계와, 상기 액티브 영역의 워드라인들이 오픈되도록 상기절연막을 패터닝하여 랜딩 플러그 콘택을 형성하는 단계와, 상기 랜딩 플러그 콘택을 매립하도록 폴리 실리콘막을 증착하는 단계와, 제1 도핑물질이 첨가된 슬러리를 이용한 제1 연마공정을 실시하여 상기 폴리 실리콘막만 평탄화하여 상기 절연막을 노출시키는 단계와, 제2 도핑물질이 첨가된 슬러리를 이용한 제2 연마공정을 실시하여 전체 구조 상부를 평탄화하여 랜딩 플러그를 형성하는 단계를 포함하는 반도체 소자의 제조방법이 제공된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1 내지 도 8은 본 발명의 바람직한 실시예에 따른 반도체 소자의 제조방법을 설명하기 위하여 단계적으로 도시한 단면도들이다. 여기서, 도 1 내지 도 8에서 도시된 동일한 참조번호는 동일한 기능을 하는 동일한 구성요소(element)를 가리킨다.
도 1을 참조하면, 액티브 영역(active region)과 필드 영역(field region)으로 정의되며, DHF(Diluted HF), SC-1(NH4OH/H2O2/H2O용액) 및 BOE(Buffer Oxide Etchant) 중 적어도 어느 하나를 이용한 세정공정에 의해 세정된 반도체 기판(102)을 제공한다. 반도체 기판(102)의 필드 영역에 필드 산화막(104)을 형성한다. 이때, 필드 산화막(104)은 STI(Shallow Trench Isolation) 공정을 이용하여 트렌치(trench) 구조로 형성하거나, LOCOS(LOCal Oxidation of Silicon) 공정을 이용하여 형성할 수도 있다.
도 2를 참조하면, 액티브 영역과 필드 영역, 즉 필드 산화막(104)을 포함하는 반도체 기판(102) 상에 다수의 게이트 전극(112)(이하, '워드라인'이라 함)을 형성한다. 워드라인(112)은 게이트 산화막(106), 게이트층(108) 및 하드 마스크층(110)으로 이루어진다. 게이트층(108)은 적어도 하나의 폴리실리콘막 또는 도프트 폴리실리콘막으로 형성되거나, 폴리실리콘막들과 이 폴리실리콘막들 사이에 적어도 하나의 유전체막이 형성된 구조로 이루어질 수도 있다. 하드 마스크층(110)은 질화막으로 형성된다.
이어서, 액티브 영역 및 필드 영역의 워드라인(112)의 양측으로 노출되는 반도체 기판(102)에 저농도 접합영역과 고농도 접합영역으로 이루어진 소오스 및 드레인 접합영역(미도시)을 형성한다. 저농도 접합영역은 LDD(Lightly Drain Doped) 이온주입공정을 통해 형성된다. 고농도 접합영역은 워드라인(112)의 양측벽에 스페이서(114)를 형성한 후 이 스페이서(114)를 마스크로 이용한 고농도 이온주입공정을 통해 형성된다. 한편, 스페이서(114)는 질화막으로 형성하거나, 산화막 및 질화막의 적층구조로 형성된다.
도 3을 참조하면, 전체 구조 상부에 절연막(116)을 증착한다. 절연막(116)은 액티브 영역 및 필드 영역에서 인접하게 형성된 워드라인(112) 사이를 전기적으로 분리시키는 기능을 한다. 절연막(116)은 SOG(Spin On Glass), USG(Un-dopedsilicate glass), BPSG(Boron-Phosphorus Silicate glass), PSG(Phosphorus Silicate Glass), PETEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate Glass) 및 IPO(Inter Poly Oxide) 중 적어도 어느 하나를 이용하여 형성한다. 또한, 절연막(116)은 인접하게 형성된 워드라인(112) 간의 공간을 갭 필링(gap filling)하도록 증착된다.
도 4를 참조하면, 전체 구조 상부에 포토레지스트막(photoresist film)을 도포한 후 포토 마스크를 이용한 노광 및 현상공정을 순차적으로 실시하여 국부적으로 오픈되는 포토레지스트 패턴(미도시)을 형성한다. 상기 포토레지스트 패턴은 액티브 영역이 오픈되도록 형성하는 것이 바람직하다. 그런 다음, 상기 포토레지스트 패턴을 식각 마스크로 이용한 식각공정을 실시하여 절연막(116)을 식각한다. 이로써, LPC(118)가 형성된다. 이때, LPC(118)를 형성하기 위한 식각공정은 식각비가 낮은 건식식각공정을 실시하되, 플라즈마 건식식각공정을 실시하는 것이 바람직하다.
도 5를 참조하면, 도 4에서 식각마스크로 사용된 포토레지스트 패턴은 스트립공정을 통해 제거된다. 그런 다음, LPC(118)가 매립되도록 전체 구조 상부에 LP용 폴리 실리콘막(120)을 증착한다. 이때, LP용 폴리실리콘막(120)은 LPC(118) 영역에 형성된 워드라인(112) 사이의 공간이 갭 필링되도록 증착하는 것이 바람직하다.
도 6을 참조하면, 전체 구조 상부에 대하여 CMP(Chemical Mechanical Polishing) 방식의 연마공정(이하, '제1 연마공정'이라 함)을 실시하여 LP용 폴리실리콘막(120)이 평탄화된다. 이때, 제1 연마공정은 LP용 폴리실리콘막(120) 만을 평탄화하기 위하여 도핑물질, 예컨대 보론(boron; B)이 첨가된 실리카 베이스 슬러리(silica base slurry)를 사용한다. 여기서, 보론의 농도는 2wt% 내지 5wt%로 하는 것이 바람직하다. 예컨대, 제1 연마공정은 CMP 장비의 M/R/I(Main brain/Retain ring/Inner tube)에 인가되는 압력을 2 내지 8psi(pound/in2)로 하고, CMP 장비의 P/H(Pad/Head)의 회전력은 30 내지 150rpm으로 하여 실시할 수 있다.
도 7을 참조하면, 전체 구조 상부에 대하여 제2 연마공정을 실시한다. 이때, 제2 연마공정은 절연막(116), LP용 폴리실리콘막(120) 및 하드 마스크층(110)을 동시에 평탄화하기 위하여 도핑물질, 예컨대 인(phosphorus; P)이 첨가된 슬러리를 사용한다. 여기서, 인의 농도는 2wt% 내지 5wt%로 하는 것이 바람직하다. 예컨대, 제2 연마공정은 CMP 장비의 M/R/I(Main brain/Retain ring/Inner tube)에 인가되는 압력을 2 내지 8psi(pound/in2)로 하고, CMP 장비의 P/H(Pad/Head)의 회전력은 30 내지 150rpm으로 하여 실시할 수 있다. 이로써, 제2 연마공정에 의해 LPC(118) 영역의 워드라인(112) 사이에는 LP(122)가 형성된다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명에서는 연마공정시 도핑물질이 첨가된 슬러리를 이용하여 평탄화공정을 실시함으로써 균일한 연마가 가능하여 인접한 워드라인들 사이를 안정적으로 분리시킬 수 있다.
또한, 본 발명에서는 랜딩 플러그를 형성하기 위한 연마공정을 안정적으로 확보함으로써 스토리지 노드와 비트라인 셀프 얼라인 콘택 형성공정시 자유도를 높혀 스토리지 노드 또는 비트라인 셀프 얼라인 콘택과 워드라인 간에 발생할 수 있는 단락을 방지할 수 있다.

Claims (5)

  1. (a) 액티브 영역과 필드 영역으로 정의되는 반도체 기판을 제공하는 단계;
    (b) 상기 반도체 기판의 액티브 영역 및 필드 영역에 다수의 워드라인을 형성하는 단계;
    (c) 상기 워드라인들 사이를 절연하도록 전체 구조 상부에 절연막을 증착하는 단계;
    (d) 상기 액티브 영역의 워드라인들이 오픈되도록 상기 절연막을 패터닝하여 랜딩 플러그 콘택을 형성하는 단계;
    (e) 상기 랜딩 플러그 콘택을 매립하도록 폴리 실리콘막을 증착하는 단계;
    (f) 제1 도핑물질이 첨가된 슬러리를 이용한 제1 연마공정을 실시하여 상기 폴리 실리콘막만 평탄화하여 상기 절연막을 노출시키는 단계; 및
    (g) 제2 도핑물질이 첨가된 슬러리를 이용한 제2 연마공정을 실시하여 전체 구조 상부를 평탄화하여 랜딩 플러그를 형성하는 단계를 포함하는 반도체 소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 제1 도핑물질이 보론(B)인 반도체 소자의 제조방법.
  3. 제 2 항에 있어서,
    상기 보론(B)의 농도는 2wt% 내지 5wt%인 반도체 소자의 제조방법.
  4. 제 1 항에 있어서,
    상기 제2 도핑물질이 인(P)인 반도체 소자의 제조방법.
  5. 제 4 항에 있어서,
    상기 인(P)의 농도는 2wt% 내지 5wt%인 반도체 소자의 제조방법.
KR1020030043686A 2003-06-30 2003-06-30 반도체 소자의 제조 방법 KR20050002315A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020030043686A KR20050002315A (ko) 2003-06-30 2003-06-30 반도체 소자의 제조 방법
US10/727,825 US6927168B2 (en) 2003-06-30 2003-12-04 Method for manufacturing semiconductor device
JP2003413090A JP4401156B2 (ja) 2003-06-30 2003-12-11 半導体素子の製造方法
TW092136961A TWI240968B (en) 2003-06-30 2003-12-26 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030043686A KR20050002315A (ko) 2003-06-30 2003-06-30 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR20050002315A true KR20050002315A (ko) 2005-01-07

Family

ID=33536404

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030043686A KR20050002315A (ko) 2003-06-30 2003-06-30 반도체 소자의 제조 방법

Country Status (4)

Country Link
US (1) US6927168B2 (ko)
JP (1) JP4401156B2 (ko)
KR (1) KR20050002315A (ko)
TW (1) TWI240968B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100596834B1 (ko) * 2003-12-24 2006-07-04 주식회사 하이닉스반도체 반도체소자의 폴리실리콘 플러그 형성방법
KR100571655B1 (ko) * 2004-06-23 2006-04-17 주식회사 하이닉스반도체 랜딩 플러그 콘택 구조를 가진 반도체 소자 제조방법
US20070264829A1 (en) * 2006-05-12 2007-11-15 Hynix Semiconductor Inc. Slurry and method for chemical mechanical polishing
KR101185988B1 (ko) * 2009-12-30 2012-09-25 에스케이하이닉스 주식회사 반도체 메모리소자의 랜딩플러그컨택 형성방법
JP2013038095A (ja) * 2011-08-03 2013-02-21 Elpida Memory Inc 半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100276387B1 (ko) * 1998-01-08 2000-12-15 윤종용 반도체 장치의 자기정렬 콘택 형성 방법
US6284660B1 (en) * 1999-09-02 2001-09-04 Micron Technology, Inc. Method for improving CMP processing
US6723655B2 (en) * 2001-06-29 2004-04-20 Hynix Semiconductor Inc. Methods for fabricating a semiconductor device

Also Published As

Publication number Publication date
US6927168B2 (en) 2005-08-09
JP2005026653A (ja) 2005-01-27
TWI240968B (en) 2005-10-01
JP4401156B2 (ja) 2010-01-20
US20040266166A1 (en) 2004-12-30
TW200504871A (en) 2005-02-01

Similar Documents

Publication Publication Date Title
EP1122772B1 (en) Method of forming self-aligned contact structures in semiconductor integrated circuit devices
US6870268B2 (en) Integrated circuit devices formed through selective etching of an insulation layer to increase the self-aligned contact area adjacent a semiconductor region
US20070099125A1 (en) Fabrication Method for a Damascene Bit Line Contact Plug
KR100378200B1 (ko) 반도체 소자의 콘택 플러그 형성방법
KR100264773B1 (ko) 자기 정렬된 콘택홀을 갖는 반도체 장치의제조 방법
JP4401156B2 (ja) 半導体素子の製造方法
KR100505897B1 (ko) 반도체 소자의 제조방법
KR100481917B1 (ko) 반도체 소자의 제조방법
KR100394524B1 (ko) 반도체소자의 제조방법
JP4033728B2 (ja) コンタクトホール形成方法
KR100506050B1 (ko) 반도체소자의 콘택 형성방법
KR100910221B1 (ko) 반도체 소자의 스토리지노드 콘택 형성 방법
KR100589498B1 (ko) 반도체 소자 및 그의 제조방법
KR20030058634A (ko) 반도체소자의 제조방법
KR20050002075A (ko) 반도체소자 제조 방법
KR20040008600A (ko) 반도체 메모리 소자의 콘택홀 형성방법
KR20010011651A (ko) 반도체장치의 콘택 형성방법
KR20070036979A (ko) 반도체 소자의 랜딩플러그 형성방법
KR20040008620A (ko) 하드마스크를 이용한 반도체소자의 제조 방법
KR20070002235A (ko) 반도체 소자의 콘택홀 형성 방법
KR20030002892A (ko) 반도체소자의 플러그 제조 방법
KR20050056353A (ko) 반도체 소자의 랜딩 플러그 폴리 형성방법
KR20040059924A (ko) 디램 메모리 소자의 제조 방법
KR20030048211A (ko) 반도체 소자의 콘택 플러그 형성방법
KR20080084298A (ko) 반도체 소자의 랜딩 플러그 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
N231 Notification of change of applicant
E601 Decision to refuse application
E801 Decision on dismissal of amendment
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20060711

Effective date: 20070209

Free format text: TRIAL NUMBER: 2006101005901; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20060711

Effective date: 20070209