CN1710704A - 半导体器件制造方法 - Google Patents

半导体器件制造方法 Download PDF

Info

Publication number
CN1710704A
CN1710704A CNA2005100785506A CN200510078550A CN1710704A CN 1710704 A CN1710704 A CN 1710704A CN A2005100785506 A CNA2005100785506 A CN A2005100785506A CN 200510078550 A CN200510078550 A CN 200510078550A CN 1710704 A CN1710704 A CN 1710704A
Authority
CN
China
Prior art keywords
silicon layer
insulating barrier
layer
projection
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005100785506A
Other languages
English (en)
Inventor
川崎隆史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1710704A publication Critical patent/CN1710704A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting

Abstract

根据本发明的半导体器件制造方法，包括以下步骤：(1)通过去除硅层凸出部分上的绝缘层部分暴露硅层，该绝缘层覆盖该硅层；和(2)使用硅层抛光浆，化学和机械抛光暴露的硅层，同时使用绝缘层的残留部分保护硅层。

Description

半导体器件制造方法
技术领域
本发明涉及一种对表面上具有凸出和凹陷部分的不平坦形状衬底进行化学机械抛光的技术，具体涉及一种对在衬底上形成的硅层进行化学和机械抛光以平整硅层的技术。本发明优选地应用于栅电极的形成和在平整的硅层上形成的接触插塞。
背景技术
集成电路一般通过在硅原片上连续淀积导电层、半导电层和绝缘层而在衬底上形成。在淀积各层之后，各层有时被刻蚀以提供电路特性。为形成薄层电路之间的导电通路，制造工艺步骤可以包括形成多个通孔、插塞和导线。而且，为形成具有薄层电路各种形状的电极，形成多个导电单元，例如，晶体管和电容器的电极也被包括在制造工艺步骤中。这些通孔、插塞、导线、电极和其他导电单元可以通过在图形化的绝缘层上淀积硅层例如多晶硅(多晶硅或p-Si)层和通过抛光而平整化硅层或刻蚀硅层直到暴露绝缘层来形成。在相邻的绝缘层的凸出图案之间留下的硅层部分形成通孔、插塞、导线、电极和其他导电单元。
化学机械抛光(CMP)方法是一种常用的使用抛光垫和抛光浆平整化硅层或暴露底层绝缘层的方法。有效的CMP工艺提供平整的衬底表面而没有小规模的不平整、大规模的图形差异。另外，CMP工艺抑制凹陷(过度抛光硅层使得硅层比绝缘层低)和腐蚀(去除绝缘层)到最小程度。
在自对准FET器件等的情况，晶体管电极或电容器电极通过在衬底表面凹陷部分嵌入硅层来形成。
下文中，在衬底表面的凹陷部分中嵌入硅层和平整化衬底表面的常规技术的一个实例将得到描述。
图5A和5B示出了常规平整化技术(见，例如，JP-A2002-51885)。如图5A所示，氧化硅等形成的绝缘层15在硅原片等半导体层11上形成。绝缘层15被图形化或在图形化的底层上形成，这样使其具有凸出和凹陷部分的不平整外表面。在此后的化学和机械抛光硅层步骤中，绝缘层在去除硅层凸出部分时具有用作停止层的功能。
进一步，在上述衬底的整个面上，形成多晶硅层13以覆盖绝缘层15。如图所示，多晶硅层13的外表面复制了包括绝缘层15的底层的表面结构，形成一系列凹陷部分和凸出部分使暴露的面不平整。
接着，使用多晶硅抛光浆，绝缘层上的多晶硅层13通过化学机械抛光去除。相应的，多晶硅的嵌入的图形在绝缘层15的凹陷部分中形成。
然而，该方法中，衬底表面的凹陷部分中的多晶硅层连续地暴露在多晶硅抛光浆和抛光垫中。如图5B所示，硅层的凹陷发生，使得嵌入的多晶硅层的厚度不均匀。
特别是，多晶硅图案的宽度等于或大于1um的情况，凹陷显著。该过度抛光硅层使得制备导线或电极的嵌入的硅层不均匀，或消除了硅层区域，导致晶体管特性的不均匀性和导线电阻或电极消失，或导线不连接，这些使工艺成品率降低。
发明内容
从上述技术情形出发，本发明提供一种半导体器件的制造方法，通过简单的方法，能够抑制硅层凹陷和稳定提供硅层的平整化。
根据本发明的半导体器件制造方法包括以下步骤：(1)通过去除硅层凸出部分上的绝缘层部分暴露硅层，该绝缘层覆盖该硅层；和(2)使用用于硅层的抛光浆，化学和机械抛光暴露的硅层，同时使用绝缘层的残余部分保护硅层。
根据本发明，当硅层的凸出部分以外的部分被绝缘层保护时，硅层的凸出部分被化学和机械抛光，此后，被绝缘层保护的部分在抛光时不被去除，并且可以避免硅层凹陷的发生。
结果是，根据本发明，硅层可以被精确地平整化。因此，嵌入区域的硅层的薄膜厚度可以制备均匀，晶体管和导线可以均匀形成，改善了工艺成品率。
附图说明
本发明通过下面的详细描述将得以全面的理解，附图仅用于阐述目的而不是限制本发明，其中：
图1A到1C是剖面图，示出了根据本发明实例1的半导体器件的制造步骤；
图2D到2F是剖面图，示出了根据本发明实例1的半导体器件的制造步骤；
图3A到3C是剖面图，示出了根据本发明实例2的半导体器件的制造步骤；
图4D到4G是剖面图，示出了根据本发明实例2的半导体器件的制造步骤；
图5A和5B是剖面图，示出了半导体器件的常规制造步骤。
具体实施方式
1.第一实施例
根据本发明的第一实施例的半导体器件制造方法包括以下步骤：(1)通过去除硅层凸出部分上的绝缘层部分暴露硅层，绝缘层覆盖硅层；和(2)使用硅层抛光浆，化学和机械抛光暴露的硅层，同时使用绝缘层的残留部分保护硅层。
1-1.通过去除硅层凸出部分上的绝缘层部分暴露硅层的步骤，绝缘层覆盖硅层
硅层可以是多晶硅层，非晶硅层或单晶硅层。而且，术语“硅层”包括例如硅锗的硅合金层。
氧化硅例如二氧化硅或氮化硅可以用作覆盖硅层的绝缘层。覆盖硅层的绝缘层可以是硅层自然氧化形成的氧化硅的自然氧化层。
去除硅层凸出部分上的绝缘层部分可以通过使用绝缘层抛光浆(具有选择去除凸出部分的属性)的化学机械抛光实施。绝缘层的抛光浆(具有选择去除凸出部分的属性)是，例如二氧化铈类浆。二氧化铈类浆具有非普雷斯顿属性(在阈值压力以下很少具有或具有较低的抛光能力，在压力超过阈值压力时，抛光能力迅速上升的属性)，所以它能有选择的仅去除绝缘层的凸出部分。二氧化铈类浆意味着包含氧化铈作为磨粒的浆。二氧化铈类浆，可以使用由日立化学有限公司提供的HS-8005型号，由Asahi玻璃有限公司提供的SEIMICRON CES303型号，和由EKC技术有限公司提供的Microplanar STI 2100型号。
而且，去除硅层凸出部分上的绝缘层部分可以通过在不同于凸出部分(或相邻凸出部分之间的区域)上部分的区域上形成光刻胶掩膜层等，和通过刻蚀去除凸出部分上的部分来实施。如果浆具有选择去除凸出部分的属性，绝缘层的抛光浆不需特别限制，也可以使用具有非普雷斯顿属性的硅浆。
1-2.使用硅层抛光浆，化学和机械抛光暴露的硅层，同时使用绝缘层的残留部分保护硅层的步骤
去除硅层凸出部分上的绝缘层部分，保留绝缘层的其他部分。当硅层被绝缘层的残留部分保护时，进行硅层的化学机械抛光，因此不会发生由于去除硅层凸出部分之外的部分而产生的凹陷。这里，“化学机械抛光”是一种方法，包括以下步骤：在目标层上使用和目标层发生化学反应的浆，通过抛光而机械地消除由浆和目标层反应所产生的表面层。化学机械抛光可以由应用材料公司生产的名为MIRRA的机器来执行。
优选地将硅层抛光直到该层平整。例如，通过使用残留的绝缘层作为停止层进行平整化。
当硅层由多晶硅层、非晶硅层或单晶硅层形成时，用于硅层的抛光浆可以分别是用于多晶硅层、非晶硅层或单晶硅层的抛光浆。上述抛光浆，可以使用富士山公司PLANERLITE-6103型号，或Cabot微电子公司提供的Semi-Sperse P1000型号。
而且，硅层的抛光浆优选的具有硅层和绝缘层的选择性大于或等于3的属性。这种情况，选择性足够高，绝缘层有效的用作保护层或停止层。
1-3其他
该实施例的制造方法优选的进一步包括，在化学机械抛光硅层后去除绝缘层的步骤。通过去除绝缘层，硅层的整个面都被暴露。绝缘层的去除可以通过使用CxFy类气体，氧气或氩气的气体混合干法刻蚀方法例如RIE(反应离子刻蚀)方法，或使用刻蚀溶液例如氢氟酸的湿法刻蚀方法实施。
2.第二实施例
根据本发明的第二实施例的半导体器件制造方法包括以下步骤：(1)形成硅层以覆盖衬底表面，该硅层厚度与衬底上凸出部分高度相同或略薄，凸出部分由第一绝缘层形成；(2)形成覆盖硅层的第二绝缘层；(3)通过去除衬底上凸出部分上的部分第二绝缘层而暴露硅层；(4)基本平整化硅层并且通过化学和机械抛光所暴露的硅层来暴露第一绝缘层，同时使用残留的第二绝缘层保护硅层，使用第二绝缘层的残留部分或第一绝缘层的凸出部分作为停止层；和(5)去除第二绝缘层的残留部分。
第一实施例中描述的内容也可以应用到本实施例，除非与本实施例的精神相矛盾。相应的，该实施例中，与第一实施例相同的描述将不再重复。
2-1.形成硅层以覆盖衬底表面的步骤，该硅层厚度与衬底上凸出部分高度相同或略薄，凸出部分由第一绝缘层形成
第一绝缘层形成在衬底上，凸出部分因而由第一绝缘层形成。衬底可以在相邻的凸出部分之间暴露。较薄的绝缘层可以在其间形成。第一绝缘层形成的凸出部分可以仅由第一绝缘层形成，或者可以通过使用第一绝缘层覆盖衬底的凸出部分形成(换句话说，第一绝缘层的凸出部分可以是衬底的凸出部分的反映)。
第一绝缘层可以由氧化硅或氮化硅形成。第一绝缘层形成的凸出部分可以通过在衬底的整个表面上使用CVD方法形成绝缘层，并且通过光刻和刻蚀技术图形化所述绝缘层而形成。
衬底表面上形成硅层以覆盖衬底的表面。本实施例中硅层的厚度基本与凸出部分的厚度相同或略薄。因为形成的硅层具有这样的厚度，硅层可以被平整化，同时第一绝缘层在此后实施的步骤中可以暴露。在硅层比第一绝缘层的凸出部分的厚度薄的情况下，在后面步骤中在硅层化学机械抛光后，硅层的顶面位置变得比第一绝缘层的凸出部分的顶面低。这种情况也包括在硅层的“平整化”中。甚至在这样的情况下，在相邻两个绝缘层凸出部分之间的夹层区域中可以形成具有基本恒定厚度的硅层，这样，可以实现本发明的目的。
硅层可以通过CVD方法等形成，其具有整个区域上(形成层的地方)基本恒定的厚度。相应的，衬底凸出部分的形状照原样被反应到硅层中。
2-2.形成覆盖硅层的第二绝缘层的步骤
第二绝缘层可以由氧化硅或氮化硅形成。第二绝缘层可以由和第一绝缘层相同或不同的材料形成。第二绝缘层可以由CVD等方法形成。第二绝缘层可以通过硅层的热氧化形成。而且，硅层的自然氧化层可以用作第二绝缘层。
在使用硅层抛光浆的抛光工艺中，第二绝缘层优选的由硅层和第二氧化层的选择性等于或大于3的材料形成。也就是，当硅层和第二绝缘层被硅层抛光浆抛光时，硅层的抛光速度至少三倍于第二绝缘层的抛光速度。在这种情况下，第二绝缘层有效地用作保护层或停止层。
另外，仅当相邻凸出部分之间的距离大于硅层厚度两倍时，第二绝缘层可以形成在相邻凸出部分之间的凹陷部分中。这是因为在这种情况下，相邻凸出部分之间的距离很短，没有凹陷问题发生。
2-3.通过去除衬底上凸出部分上的第二绝缘层部分而暴露硅层的步骤
该步骤可以通过，例如，使用具有选择去除凸出部分属性的用于绝缘层的抛光浆的化学机械抛光，去除衬底上凸出部分上的第二绝缘层部分来实施。硅层从第二绝缘层的去除部分暴露。所述浆等在上面1-1中已经描述。
2-4.基本平整化硅层并且通过化学和机械抛光暴露的硅层来暴露第一绝缘层，同时用第二绝缘层的残留部分保护硅层，和使用第二绝缘层的残留部分或第一绝缘层的凸出部分作为停止层的步骤
因为硅层的化学机械抛光在硅层被第二绝缘层的残留部分保护的情况下实施，所以没有凹陷问题发生。
硅层的厚度基本和第一绝缘层的凸出部分相同或略小。在硅层厚度与第一绝缘层的凸出部分基本相同的情况下，第二绝缘层残留部分的表面的位置比第一绝缘层的凸出部分的表面高出第二绝缘层厚度。这种情况，使用第二绝缘层的残留部分作为停止层来进行化学机械抛光。这时，第一绝缘层的凸出部分上的硅层通过凹陷被去除，以暴露第一绝缘层。相应的，硅层被基本平整化，并且在该步骤中暴露第一绝缘层。
另一方面，在第二绝缘层的残留部分的顶面比第一绝缘层的凸出部分的顶面低的情况下(例如，硅层的厚度比第一绝缘层的凸出部分的高度低，硅层和第二绝缘层的总厚度比第一绝缘层的凸出部分的高度低的情况下)，化学机械抛光通过使用第一绝缘层的凸出部分作为停止层而实施。在这种情况下，如2-1中描述的，硅层被基本平整化，并且暴露第一绝缘层。
2-5.去除第二绝缘层的残留部分的步骤
该步骤中，去除第二绝缘层的残留部分(不再需要)以暴露硅层的整个表面。第二绝缘层的去除可以，例如，通过使用CxFy类气体，氧气或氩气的气体混合干法刻蚀方法例如RIE(反应离子刻蚀)方法或使用刻蚀溶液例如氢氟酸的湿法刻蚀方法实施。
3.第三实施例
根据本发明的第三实施例的半导体器件制造方法包括以下步骤：(1)形成硅层以覆盖衬底表面，该硅层厚度比衬底上凸出部分高度高，凸出部分由第一绝缘层形成；(2)形成覆盖硅层的第二绝缘层；(3)通过去除衬底上凸出部分上的第二绝缘层部分而暴露硅层；(4)通过化学和机械抛光暴露的硅层而将硅层基本平整化，同时使用第二绝缘层的残留部分保护硅层，使用第二绝缘层的残留部分作为停止层；(5)去除第二绝缘层的残留部分；和(6)通过化学和机械抛光基本平整的硅层而暴露第一绝缘层。
第一和第二实施例中描述的内容在该实施例中可以使用，除非与该实施例中的精神相抵触。相应的，与第一和第二实施例共同的描述不再重复。
3-1.形成硅层以覆盖衬底表面的步骤，该硅层厚度比衬底上凸出部分高度高，凸出部分由第一绝缘层形成
该实施例中，形成厚度比凸出部分高度高的硅层。该实施例中，硅层的平整和第一绝缘层的暴露不能同时实施。首先，硅层被平整化，此后，硅层被进一步抛光以暴露第一绝缘层。
3-2.形成覆盖硅层的第二绝缘层的步骤
3-3.通过去除衬底的凸出部分上的第二绝缘层部分而暴露硅层的步骤
这两步与第二实施例中相同，因而它们的描述不予重复。
3-4.通过化学和机械抛光所暴露的硅层而将硅层基本平整化，同时使用第二绝缘层的残留部分保护硅层和使用第二绝缘层的残留部分作为停止层的步骤
第二实施例中，硅层被平整化，并且暴露第一绝缘层，而该实施例中第一绝缘层在该步骤中不暴露。
3-5.去除第二绝缘层残留部分的步骤
该步骤与第二实施例中的相同，因此其描述不予重复。
3-6.通过化学和机械抛光基本平整的硅层而暴露第一绝缘层的步骤
该步骤中，硅层进一步被化学和机械抛光以暴露第一绝缘层。因为硅层已经平整化，在实施化学机械抛光时很难发生凹陷问题。
4.其他
与上述实施例一起描述硅层的平整化，不同于硅层的材料(例如钨)也可以被平整化，并且如果停止层可以在衬底表面的凹陷部分中通过具有选择去除凸出部分属性的抛光浆选择地形成，嵌入层由嵌入层和停止层选择性足够高的材料制备，则可以获得本发明的上述实施例中的相同效果。
实例1
此后，参照图1A到1C和图2D到2F，描述根据本发明的实例1的半导体器件制造方法。图1A到1C和图2D到2F是示出该实例半导体器件制造工艺的剖面图。
首先，氧化硅第一绝缘层12在硅原片的半导体层11上形成以获得图1A中所示的结构。第一绝缘层12被图形化或在图形化的底层上形成，这样其具有凹陷部分10a和凸出部分9a的不平整外表面。
接着，形成多晶硅层13以覆盖所获得衬底的整个面上的第一绝缘层12，从而获得如图1B所示的结构。如图所示，多晶硅层13的外表面几乎精确复制了包括第一绝缘层12的底层的表面结构，形成一系列凹陷部分10b和凸出部分9b，使得所获得衬底的暴露面不平整。另一个实施例中，不同类型的硅层，例如非晶硅(a-Si)和单晶硅可以用于代替多晶硅。
如上所述，平整化的一个目标是抛光多晶硅层13，直到第一绝缘层12的顶面被暴露，以在绝缘岛间留下通孔、插塞、导线、电极和其他多晶硅导电单元(见图2F)。相应的，多晶硅层的厚度与衬底表面凹陷部分10a底面和第一绝缘层12的凸出部分9a的顶面之间高度差大约相同或略低，如图1A所示。
接着，在所获得衬底的整个表面形成第二绝缘层14以覆盖多晶硅层13，获得图1C所示的结构。如图所示，第二绝缘层14的外表面几乎精确复制了底层的表面结构，并且形成一系列凹陷部分10c和凸出部分9c，使得所获得衬底的暴露面不平整。
第二绝缘层14可以使用氧化硅或氮化硅形成。第二绝缘层14可以在多晶硅层13上通过淀积，例如，通过CVD方法形成，或者通过热氧化方法氧化多晶硅层13的外表面形成。
接着，如图2D中所示，去除第二绝缘层14的凸出部分9c以暴露硅层13的凸出部分9b。在此后化学机械抛光多晶硅层中以去除多晶硅层13的凸出部分9b的情况下，第二绝缘层14的残留部分(凹陷部分)10c用作停止层。
去除第二绝缘层14的凸出部分9c可以通过使用绝缘层抛光浆(具有选择去除凸出部分属性)的化学机械抛光实施。
使用具有多晶硅层13和第二绝缘层14的选择性足够高属性的硅层抛光浆进行抛光。相应的，在后续第二次化学机械抛光步骤以平整化多晶硅层，甚至在第二绝缘层14比多晶硅层13明显薄的情况下，第二绝缘层14仍用作停止层。例如，在使用具有1∶100选择性的抛光浆的情况下，如果第二绝缘层14的厚度是多晶硅层13厚度的1/100或更厚，则第二绝缘层14足够用作停止层。
因为绝缘层抛光浆具有选择性去除凸出部分的属性，例如，可以使用具有非普雷斯顿属性的二氧化铈类浆。
接着，使用多晶硅抛光浆和使用第二绝缘层14的凹陷部分10c作为停止层，进行第二次化学机械抛光，以完全去除多晶硅层13的凸出部分9b并且暴露第一绝缘层12的表面，这样获得图2E中所示的结构。
相应的，仅第二绝缘层14的凹陷部分10c下面的多晶硅层13被选择性地保留以形成将成为通孔、插塞、导线、电极和其他导电单元的多晶硅的嵌入区域。
最后，嵌入的多晶硅层13上的第二绝缘层14通过使用CxFy类气体，氧气或氩气的气体混合干法刻蚀方法例如RIE(反应离子刻蚀)方法或使用刻蚀溶液例如氢氟酸的湿法刻蚀方法去除，以完成平整化处理(图2F)。
此后，上述嵌入的多晶硅层形成电极、导线等，这样制备了具有高工艺产出率的半导体器件，并且不存在晶体管特性不均匀、电极消失、导线电阻不均匀、断线等问题。
如上所述，使用第二绝缘层14的凹陷部分10c作为停止层，多晶硅层13的凸出部分9b通过化学机械抛光被完全去除。
相应的，没有嵌入的多晶硅层表面面积尺寸的限制，或者没有导致嵌入的多晶硅层的凹陷，可以形成非常平整的形状。结果是，可以通过简单的方法稳定获得具有连续良好平整度和均匀厚度的嵌入的多晶硅层。
尽管描述了多晶硅层的平整化，但本发明的方法可以应用到其他类型的硅层例如非晶硅(a-Si)或单晶硅层。多晶硅抛光浆可以被非晶硅抛光浆或单晶硅抛光浆代替。
而且，参照上述实施例描述了硅层的平整化，不同于硅层的材料(例如钨)也可以被平整化，如果停止层可以在衬底表面的凹陷部分通过具有选择去除凸出部分的抛光浆有选择的形成，嵌入层由嵌入层和停止层选择性足够高的材料制备，则可以获得本发明的上述实施例中的相同效果。
实例2
此后，参考图3A到3C和图4D到4G，描述根据本发明实例2的半导体器件制备方法。图3A到3C和图4D到4G是示出该实例半导体器件制造工艺的剖面图。
首先，在硅原片的半导体层11上形成氧化硅第一绝缘层12，获得图3A所示的结构。第一绝缘层12被图形化或者在图形化的底层上形成，使其具有凹陷部分10a和凸出部分9a的不平整外表面。第一绝缘层在化学和机械抛光平整化的硅层步骤中用作停止层(见图4G)。
接着，形成多晶硅层13以覆盖所获得衬底的整个面上的第一绝缘层12，以获得图3B所示结构。如图所示，多晶硅层13的外表面几乎精确复制包括第一绝缘层12的底层的表面结构，形成一系列凹陷部分10b和凸出部分9b，使得衬底的暴露表面不平整。另一个实施例中，不同类型的硅层例如非晶硅(a-Si)和单晶硅层可以代替多晶硅。
如上所述，平整化的一个目的是抛光多晶硅层13直到第一绝缘层12的顶面被暴露，在绝缘岛间留下通孔、插塞、导线、电极和其他多晶硅导电单元(见图4G)。在第二次化学机械抛光步骤中，因为进行了平整化同时多晶硅层保留在凸出部分上(见图4E)，多晶硅层的厚度比衬底表面的凹陷部分10a的底面和图3A中的第一绝缘层的凸出部分9a的顶面之间的高度大。
接着，第二绝缘层14在所获得衬底的整个表面上形成，以覆盖多晶硅层13并且获得图3C所示的结构。如图所示，第二绝缘层14的外表面几乎精确复制底层表面结构，并且形成一系列凹陷部分10c和凸出部分9c，使得所获得衬底的暴露表面不平整。
第二绝缘层14可以由氧化硅或氮化硅形成。第二绝缘层14可以在多晶硅层13上通过淀积，例如CVD方法形成，或者通过热氧化的方法氧化多晶硅层13的外表面形成。
接着，如图4D中所示，去除第二绝缘层14的凸出部分9c以暴露硅层13的凸出部分9b。在后续的化学机械抛光多晶硅层以去除多晶硅层13的凸出部分9b情况下，第二绝缘层14的残留部分(凹陷部分)10c用作停止层。
去除第二绝缘层14的凸出部分9c可以通过使用绝缘层抛光浆(具有选择去除凸出部分的属性)的化学机械抛光实施。
使用多晶硅层13和第二绝缘层14选择性足够高的硅层抛光浆进行抛光。相应的，在后续平整多晶硅层的第二次化学机械抛光步骤中，甚至在第二绝缘层14比多晶硅13明显薄的情况下，第二绝缘层14仍用作停止层。例如，在使用具有1∶100选择性的抛光浆的情况下，如果第二绝缘层14的厚度是多晶硅层13厚度的1/100或更厚，第二绝缘层14足够用作停止层。
因为绝缘层抛光浆具有选择性去除凸出部分的属性，所以例如可以使用具有非普雷斯顿属性的二氧化铈类浆。
接着，使用多晶硅抛光浆和使用第二绝缘层14的凹陷部分10c作为停止层，进行第二次化学机械抛光，以完全去除多晶硅层13的凸出部分9b，这样获得图4E中所示的结构。这时，第一绝缘层12不被暴露。
接着，嵌入的多晶硅层13上的第二绝缘层14通过使用CxFy类气体，氧气或氩气的气体混合干法刻蚀方法例如RIE(反应离子刻蚀)方法或使用刻蚀溶液例如氢氟酸的湿法刻蚀方法去除，以获得多晶硅层的外表面被平整化的结构(图4F)。
最后，使用多晶硅抛光浆实施第三次化学机械抛光，直到第一绝缘层12被暴露以完成平整化处理。相应的，将形成通孔、插塞、导线、电极和其他导电单元的多晶硅的嵌入区域形成在相邻第一绝缘层12之间的凹陷部分中(图4G)。
此后，形成将成为电极、导线等的上述嵌入的多晶硅层，这样制备了具有高工艺产出率的半导体器件，而不存在晶体管特性不均匀、电极消失和导线电阻不均匀、断线等问题。
如上所述，使用第二绝缘层14的凹陷部分10c作为停止层，通过化学机械抛光完全去除多晶硅层13的凸出部分9b。
相应的，没有嵌入的多晶硅层表面面积尺寸的限制，或者没有导致嵌入的多晶硅层的凹陷，可以形成非常平整的形状。结果是，可以通过简单的方法稳定获得具有连续良好平整度和均匀厚度的嵌入的多晶硅层。
尽管描述了多晶硅层的平整化，但本发明的方法可以应用到其他类型的硅层例如非晶硅(a-Si)或单晶硅。多晶硅抛光浆可以被非晶硅抛光浆或单晶硅抛光浆代替。
而且，参照上述实施例描述硅层的平整化，不同于硅层的材料(例如钨)也可以被平整化，如果停止层可以在衬底表面的凹陷部分通过具有选择去除凸出部分属性的抛光浆选择地形成，嵌入层由嵌入层和停止层选择性足够高的材料制备，则可以获得本发明的上述实施例中的相同效果。
本发明已被描述，显而易见可以以很多方法进行改变。这些改变并不偏离本发明的精神和范围，所有这些修改对于本领域技术人员来说是显而易见的，并且它们包含在下面权利要求书的范围之内。

Claims (17)

1.一种半导体器件制造方法，包括以下步骤：
(1)通过去除硅层凸出部分上的绝缘层部分暴露硅层，该绝缘层覆盖该硅层；和
(2)使用硅层抛光浆，化学和机械抛光暴露的硅层，同时使用残留的绝缘层保护硅层。
2.根据权利要求1所述的方法，其中，
步骤(1)通过使用具有选择去除凸出部分属性的硅层抛光浆进行化学和机械抛光来实施。
3.根据权利要求1所述的方法，其中，
绝缘层由氧化硅或氮化硅形成。
4.根据权利要求2所述的方法，其中，
用于绝缘层的抛光浆是二氧化铈类浆。
5.根据权利要求1所述的方法，其中，
硅层被抛光直到硅层被平整化。
6.根据权利要求1所述的方法，其中，
硅层由多晶硅层、非晶硅层或单晶硅层形成。
7.根据权利要求1所述的方法，其中，
硅层由多晶硅层、非晶硅层或单晶硅层形成，硅层的抛光浆分别是多晶硅层、非晶硅层或单晶硅层抛光浆。
8.根据权利要求1所述的方法，其中，
硅层抛光浆具有硅层和绝缘层的选择性大于或等于3的属性。
9.根据权利要求1所述的方法，进一步包括以下步骤：
在化学机械抛光硅层之后去除绝缘层。
10.一种半导体器件的制造方法，包括以下步骤：
(1)形成硅层以覆盖衬底表面，该硅层厚度与衬底上凸出部分高度相同或略薄，凸出部分由第一绝缘层形成；
(2)形成覆盖硅层的第二绝缘层；
(3)通过去除衬底上凸出部分上的第二绝缘层部分暴露硅层；
(4)基本平整化硅层和通过化学和机械抛光暴露的硅层来暴露第一绝缘层，同时使用残留的第二绝缘层保护硅层，使用第二绝缘层的残留部分或第一绝缘层的凸出部分作为停止层；和
(5)去除第二绝缘层的残留部分。
11.根据权利要求10所述的方法，其中，
步骤(3)通过使用具有选择去除凸出部分属性的绝缘层抛光浆的化学和机械抛光来实施。
12.根据权利要求10所述的方法，其中，
第二绝缘层由这样的材料制备，在使用用于硅层的抛光浆的抛光工艺中使硅层和第二绝缘层的选择性等于或大于3。
13.根据权利要求10所述的方法，其中，
当相邻凸出部分的距离大于硅层厚度两倍时，第二绝缘层仅在两个凸出部分之间的凹陷部分中形成。
14.一种半导体器件的制造方法，包括以下步骤：
(1)形成硅层以覆盖衬底表面，该硅层厚度比衬底上凸出部分高度高，凸出部分由第一绝缘层形成；
(2)形成覆盖硅层的第二绝缘层；
(3)通过去除衬底上凸出部分上的第二绝缘层部分暴露硅层；
(4)通过化学和机械抛光暴露的硅层而基本平整化硅层，同时使用第二绝缘层的残留部分保护硅层，使用第二绝缘层的残留部分作为停止层；
(5)去除第二绝缘层的残留部分；和
(6)通过化学和机械抛光基本平整的硅层而暴露第一绝缘层。
15.根据权利要求14所述的方法，其中，
步骤(3)通过使用具有选择去除凸出部分属性的绝缘层抛光浆的化学和机械抛光来实施。
16.根据权利要求14所述的方法，其中，
第二绝缘层由这样的材料制备，在使用用于硅层的抛光浆的抛光工艺中使硅层和第二绝缘层的选择性等于或大于3。
17.根据权利要求14所述的方法，其中，
当相邻凸出部分的距离大于硅层厚度两倍时，第二绝缘层仅在两个凸出部分之间的凹陷部分中形成。
CNA2005100785506A 2004-06-18 2005-06-17 半导体器件制造方法 Pending CN1710704A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP181390/04 2004-06-18
JP2004181390A JP2006005237A (ja) 2004-06-18 2004-06-18 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN1710704A true CN1710704A (zh) 2005-12-21

Family

ID=34979291

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005100785506A Pending CN1710704A (zh) 2004-06-18 2005-06-17 半导体器件制造方法

Country Status (6)

Country Link
US (1) US7030019B2 (zh)
EP (1) EP1608008A3 (zh)
JP (1) JP2006005237A (zh)
KR (1) KR100726746B1 (zh)
CN (1) CN1710704A (zh)
TW (1) TW200605215A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113540389A (zh) * 2021-07-19 2021-10-22 昆山梦显电子科技有限公司 一种oled阳极的制备方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100805832B1 (ko) * 2005-10-24 2008-02-21 삼성전자주식회사 화학기계적 연마 방법 및 이를 이용한 반도체 장치의 제조방법
KR100842471B1 (ko) 2006-12-28 2008-07-01 동부일렉트로닉스 주식회사 반도체 소자의 ｍｉｍ캐패시터 형성 방법
US7832090B1 (en) 2010-02-25 2010-11-16 Unity Semiconductor Corporation Method of making a planar electrode
JP5938920B2 (ja) * 2012-01-26 2016-06-22 富士通セミコンダクター株式会社 半導体装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5618381A (en) * 1992-01-24 1997-04-08 Micron Technology, Inc. Multiple step method of chemical-mechanical polishing which minimizes dishing
JPH07249626A (ja) * 1994-03-10 1995-09-26 Toshiba Corp 半導体装置の製造方法
US6069081A (en) * 1995-04-28 2000-05-30 International Buiness Machines Corporation Two-step chemical mechanical polish surface planarization technique
JP3477484B2 (ja) * 1997-03-24 2003-12-10 松下電器産業株式会社 半導体装置の製造方法
US5804490A (en) * 1997-04-14 1998-09-08 International Business Machines Corporation Method of filling shallow trenches
US6103625A (en) * 1997-12-31 2000-08-15 Intel Corporation Use of a polish stop layer in the formation of metal structures
US6162368A (en) 1998-06-13 2000-12-19 Applied Materials, Inc. Technique for chemical mechanical polishing silicon
KR100347533B1 (ko) * 1999-12-24 2002-08-03 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
JP2001358105A (ja) 2000-06-12 2001-12-26 Mitsubishi Electric Corp 埋め込み配線の形成方法およびｃｍｐ装置、並びに半導体装置およびその製造方法
KR100382541B1 (ko) * 2000-09-21 2003-05-01 주식회사 하이닉스반도체 반도체 소자의 플러그 형성 방법
KR100416587B1 (ko) * 2000-12-22 2004-02-05 삼성전자주식회사 씨엠피 연마액
KR20030044363A (ko) * 2001-11-29 2003-06-09 주식회사 하이닉스반도체 반도체소자의 평탄화방법
US6723640B2 (en) * 2002-06-29 2004-04-20 Hynix Semiconductor Inc. Method for forming contact plug of semiconductor device
KR100546133B1 (ko) * 2002-07-19 2006-01-24 주식회사 하이닉스반도체 반도체소자의 형성방법
JP4083502B2 (ja) 2002-08-19 2008-04-30 株式会社フジミインコーポレーテッド 研磨方法及びそれに用いられる研磨用組成物

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113540389A (zh) * 2021-07-19 2021-10-22 昆山梦显电子科技有限公司 一种oled阳极的制备方法
CN113540389B (zh) * 2021-07-19 2024-02-02 昆山梦显电子科技有限公司 一种oled阳极的制备方法

Also Published As

Publication number Publication date
EP1608008A2 (en) 2005-12-21
US20050282389A1 (en) 2005-12-22
JP2006005237A (ja) 2006-01-05
EP1608008A3 (en) 2008-02-20
US7030019B2 (en) 2006-04-18
KR20060049199A (ko) 2006-05-18
KR100726746B1 (ko) 2007-06-11
TW200605215A (en) 2006-02-01

Similar Documents

Publication Publication Date Title
CN1862785A (zh) 制造半导体装置的方法
CN1215542C (zh) 半导体器件及其制造方法
US11756838B2 (en) Replacement gate process for semiconductor devices
CN1249782C (zh) 缩小导体图案的间距的方法及使用此方法形成的结构
CN1641854A (zh) 制造半导体器件的方法
CN1941310A (zh) 使用化学机械抛光工艺制作自对准接触焊盘的方法
CN1767171A (zh) 刻蚀停止结构及制造方法，以及半导体器件及制造方法
CN1501461A (zh) 半导体器件及其制造方法
CN1614764A (zh) 半导体器件的制造方法
CN1956186A (zh) 半导体装置及其制造方法
KR100761466B1 (ko) 반도체장치의 소자분리구조 형성방법
CN1601741A (zh) 半导体器件及其制造方法
CN1512272A (zh) 利用氟化氩曝光光源制造半导体器件的方法
CN1710704A (zh) 半导体器件制造方法
CN1118095C (zh) 利用化学机械抛光工艺的半导体器件制造方法
TW201715580A (zh) 半導體元件的製作方法
CN1429873A (zh) 用于金属的化学机械抛光浆液及利用该浆液制备半导体装置的金属线接触插头的方法
CN1440049A (zh) 半导体装置的制造方法
CN1315173C (zh) 具有沟槽形式的装置隔离层的半导体装置的制造方法
CN1149672C (zh) 半导体装置及其制造方法
CN1595635A (zh) 半导体装置及其制造方法
CN1503329A (zh) 半导体器件的制造方法
CN2781573Y (zh) 集成电路元件
TW201727755A (zh) 半導體元件及其製作方法
US20220231043A1 (en) Vertical memory devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication