KR100304979B1 - 반도체소자의배선형성방법 - Google Patents

반도체소자의배선형성방법 Download PDF

Info

Publication number
KR100304979B1
KR100304979B1 KR1019980045924A KR19980045924A KR100304979B1 KR 100304979 B1 KR100304979 B1 KR 100304979B1 KR 1019980045924 A KR1019980045924 A KR 1019980045924A KR 19980045924 A KR19980045924 A KR 19980045924A KR 100304979 B1 KR100304979 B1 KR 100304979B1
Authority
KR
South Korea
Prior art keywords
insulating film
film
forming
semiconductor device
photosensitive
Prior art date
Application number
KR1019980045924A
Other languages
English (en)
Other versions
KR20000027880A (ko
Inventor
윤진영
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019980045924A priority Critical patent/KR100304979B1/ko
Priority to US09/429,560 priority patent/US6340636B1/en
Publication of KR20000027880A publication Critical patent/KR20000027880A/ko
Application granted granted Critical
Publication of KR100304979B1 publication Critical patent/KR100304979B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Abstract

해상력을 향상시켜서 디자인 룰을 확보하기에 알맞고, 패턴밀도에 따른 임계치수의 차이를 최소화할 수 있는 반도체소자의 배선형성방법을 제공하기위한 것으로써, 이와 같은 목적을 달성하기 위한 반도체소자의 배선형성방법은 제 1 절연막상에 제 1 절연막과의 식각선택비가 우수한 제 2 절연막을 증착하는 공정과, 상기 제 2 절연막상에 포지티브 톤 패턴 형상을 갖는 감광막을 형성하는 공정과, 상기 감광막을 마스크로 상기 제 1 절연막상에 포지티브 톤 구조를 갖는 제 2 절연막을 형성하는 공정과, 상기 감광막을 제거하는 공정과, 상기 제 2 절연막을 덮도록 상기 전면에 제 3 절연막을 증착하는 공정과, 상기 제 2 절연막이 드러날 때까지 상기 제 3 절연막을 평탄화 하는 공정과, 상기 제 2 절연막을 제거하는 공정과, 상기 제 3 절연막을 포함한 전면에 금속층을 증착하는공정과, 상기 금속층과 상기 제 3 절연막을 평탄화 하여 금속배선층을 형성하는 공정을 포함하여 구성함을 특징으로 한다.

Description

반도체소자의 배선형성방법{METHOD FOR FABRICATING METAL LINE OF SEMICONDUCTOR DEVICE}
본 발명은 반도체소자에 대한 것으로, 특히 반도체소자의 배선형성방법에 관한 것이다.
일반적으로 반도체소자의 배선형성방법은 도 1a에 도시한 바와 같이 산화막(1)상에 알루미늄이나 구리와 같은 금속층(2)을 증착하고, 금속층(2)상에 포지티브 톤(Positive tone) 감광막(3)을 도포한 후 노광 및 현상공정으로 금속배선층이 형성될 부분을 감광막(3)으로 마스킹될 수 있도록 다크 톤 마스크(dark tone mask)를 사용하여 감광막(3)을 선택적으로 패터닝한다.
이후에 도 1b에 도시한 바와 같이 패터닝된 감광막(3)을 마스크로 금속층(2)을 식각하여서 복수개의 금속배선층(2a)을 형성한다. 이후에 감광막(3)을 제거한다. 그러나 이와 같은 일반적인 금속배선층 형성방법은 금속층식각공정이 어렵다는 단점이 있었다.
이에 따라서 금속배선층을 형성하기 전에 층간재료를 먼저 증착한 후 금속배선층 형성하는 종래 반도체소자의 배선형성방법이 제시되었는데 이에 대하여 첨부도면을 참조하여 설명하면 다음과 같다.
도 2a 내지 도 2d는 종래 반도체소자의 배선형성방법을 나타낸 공정단면도이다.
도 2a에 도시한 바와 같이 비아홀과 트랜치가 형성된 제 1 산화막(11)상에 제 2 산화막(12)을 증착하고, 상기 제 2 산화막(12)상에 감광막(13)을 도포한다. 이후에 노광 및 현상공정으로 배선이 형성될 부분만 제거되도록 감광막(13)을 네가티브 패터닝한다.
여기서 감광막(13)을 네가티브 패터닝하는 방법은 포지티브 레지스트와 클리어 톤 마스크, 또는 네가티브 레지스트와 다크 톤 마스크를 조합하여 형성할 수있다.
도 2b에 도시한 바와 같이 상기 패터닝된 감광막(13)을 마스크로 제 2 산화막(12)을 식각하여 네가티브 톤 구조(형상)이 되도록한다.
도 2c에 도시한 바와 같이 제 2 산화막(12)을 마스크로 전면에 알루미늄이나 구리(Cu)와 같은 금속층(14)을 증착한다.
도 2d에 도시한 바와 같이 상기 금속층(14)과 제 2 산화막(12)을 평탄화하여 금속배선층(14a)을 형성한다.
상기와 같이 종래 반도체소자의 배선형성방법은 다음과 같은 문제가 있다.
첫째, 포지티브 감광막을 사용하여 감광막을 네가티브 톤 형상이 되도록 할 경우에는 비아홀이나 트랜치에 유입된 감광막을 현상에 의해서 완전히 제거하기가 어렵다.
둘째, 네가티브 감광막을 사용하여 감광막을 네가티브 톤 형상이 되도록 형성할 경우에는 비노광부가 용해되어 미세한 패턴을 형성할 때에 입사된 빛의 간섭현상에 의해서 패턴밀도에 따른 임계치수(Critical Dimension)의 차이가 커지게 된다. 이에 따라서 미세패턴을 형성할 때 해상력에 한계가 있고, 또한 광학접근(optical proximity) 현상을 극복하기가 어려우며, 선모양의 패턴을 형성하기가 어렵다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 해상력을 향상시켜서 디자인 룰을 확보하기에 알맞고, 패턴밀도에 따른 임계치수의 차이를 최소화할 수 있는 반도체소자의 배선형성방법을 제공하는 데 그 목적이 있다.
도 1a와 도 1b는 일반적인 반도체소자의 배선형성방법을 나타낸 공정단면도
도 2a 내지 도 2d는 종래 반도체소자의 배선형성방법을 나타낸 공정단면도
도 3a 내지 도 3g는 본 발명 반도체소자의 배선형성방법을 나타낸 공정단면도
도 4a와 도 4b는 종래와 본발명과 종래기술의 패턴 임계치수에 따라 격리된영역과 밀집된영역의 임계치수의 차이를 비교한 그래프 및 그 실험데이타
도면의 주요 부분에 대한 부호의 설명
21: 제 1 산화막 22: 질화막
23: 감광막 24: 제 2 산화막
25: 금속층 25a: 금속배선층
상기와 같은 목적을 달성하기 위한 본 발명 반도체소자의 배선형성방법은 제 1 절연막상에 제 1 절연막과의 식각선택비가 우수한 제 2 절연막을 증착하는 공정과, 상기 제 2 절연막상에 포지티브 톤 패턴 형상을 갖는 감광막을 형성하는 공정과, 상기 감광막을 마스크로 상기 제 1 절연막상에 포지티브 톤 구조를 갖는 제 2 절연막을 형성하는 공정과, 상기 감광막을 제거하는 공정과, 상기 제 2 절연막을 덮도록 상기 전면에 제 3 절연막을 증착하는 공정과, 상기 제 2 절연막이 드러날 때까지 상기 제 3 절연막을 평탄화 하는 공정과, 상기 제 2 절연막을 제거하는 공정과, 상기 제 3 절연막을 포함한 전면에 금속층을 증착하는공정과, 상기 금속층과 상기 제 3 절연막을 평탄화 하여 금속배선층을 형성하는 공정을 포함하여 구성함을 특징으로 한다.
첨부 도면을 참조하여 본 발명 반도체소자의 배선형성방법에 대하여 설명하면 다음과 같다.
도 3a 내지 도 3g는 본 발명 반도체소자의 배선형성방법을 나타낸 공정단면도이다. 도 4a와 도 4b는 종래와 본발명과 종래기술의 패턴 임계치수에 따라 격리된영역과 밀집된영역의 임계치수의 차이를 비교한 그래프 및 그 실험데이타이다.
본 발명 반도체소자의 배선형성방법은 도 3a에 도시한 바와 같이 제 1 산화막(21) 상에 습식각시 제 1 산화막(21)과의 선택비가 우수한 질화막(22)을 증착한다. 이후에 상기 질화막(22)상에 포지티브 감광막(23)을 도포한 후에 차후에 배선이 형성될 부분만 감광막(23)이 남도록 노광 및 현상공정으로 감광막(23)을 선택적으로 포지티브 패터닝한다.
도 3b에 도시한 바와 같이 상기 패터닝된 감광막(23)을 마스크로 제 1 산화막(21)이 드러나도록 질화막(22)을 이방성 식각하여 포지티브 톤 구조를 갖도록 한다.
이때 상기 포지티브 톤 구조를 갖도록 질화막(22)을 형성하기 위해서는 포지티브 감광막과 다크 톤 마스크(dark tone mask)를 조합하거나 네가티브 감광막과 클리어 톤 마스크(clear tone mask)를 조합할 수 있다.
도 3c에 도시한 바와 같이 상기 식각된 질화막(22)을 덮도록 전면에 제 2 산화막(24)을 증착한다.
도 3d에 도시한 바와 같이 상기 제 2 산화막(24)을 질화막(22)이 드러날 때까지 평탄화시킨다.
도 3e에 도시한 바와 같이 상기 제 2 산화막(24)을 마스크로 인산용액으로 습식각하여 질화막(22)을 제거한다. 이에 따라서 네가티브 톤 형상을 가진 제 2 산화막(24)만 남게된다. 이때 이전에 제 1 산화막(21)에 형성되어 있는 비아홀(Via)내부에 있는 질화막(22)도 동시에 식각되어서 이중 물결무늬(Dual damascene)를 갖는 구조가 형성된다.
도 3f에 도시한 바와 같이 상기 전면에 금속층(25)을 증착한다.
도 3g에 도시한 바와 같이 화학적 기계적 연마법(Chemical Mechanical Polishing:CMP)이나 평탄화공정으로 금속층(25)과 제 2 산화막(24)을 식각하여서금속배선층(25a)을 형성한다. 이후에 상기와 같은 방법을 반복진행하여 다층배선층을 형성할 수 있다.
다음에 도 4a와 도 4b를 참조하여 본발명과 종래기술의 디자인된치수에 따라 격리된영역과 밀집된영역에서의 임계치수의 차를 비교설명하면 다음과 같다.
도 4a는 네가티브 톤 패터닝(negative tone patterning) 공정과, 포지티브 톤 패터닝(positive tone patterning) 공정을 사용하였을 경우의 공정상의 재현성(performance)의 차이를 나타낸 것이다.
본 발명에서는 포지티브 톤 패터닝공정을 사용하였고, 종래에는 네가티브 톤 패터닝공정을 사용하였다. 여기서 검게 채색된 부분은 포지티브 톤 패터닝공정을 사용하였을 경우를 나타낸 것이고, 빗금친 부분은 네가티브 톤 패터닝공정을 사용하였을 경우를 나타낸 것이다.
패턴크기 별로 밀집한 패턴과 격리된 패턴 간의 임계치수 차이를 비교하면 네가티브 톤 패터닝 공정을 사용하였을 경우에는 임계치수의 차이가 훨씬 컸고 패터닝 가능한 최소사이즈도 네가티브 톤 패터닝 공정을 사용하였을 때가 포지티브 톤 패터닝공정을 사용하였을 때에 비해서 크므로 해상력 측면에서도 포지티브 톤 패터닝 공정을 사용하였을 때가 더 유리하다.
그리고 도 4b에 도시한 바와 같이 포지티브 톤 패턴 형상은 선형적인 임계치수의 한계가 0.17㎛이었고, 패턴이 격리된영역:밀집된영역의 임계치수의 바이어스는 0.02㎛보다 작았다. 이에 비해서 네가티브 톤 패턴 형상은 선형적인 임계치수의 한계가 0.21㎛이었고, 패턴이 격리된영역:밀집된영역의 임계치수의 바이어스는0.05㎛보다 작았다.
상기와 같은 본 발명 반도체소자의 배선형성방법은 다음과 같은 효과가 있다.
첫째, 해상력이 향상되어 디자인 룰을 확보하기에 용이하다.
둘째, 광학근접(Optical proximity) 현상을 이용한 패턴밀도에 따른 임계치수의 차이를 최소화 할 수 있다.

Claims (5)

  1. 제 1 절연막상에 제 1 절연막과의 식각선택비가 우수한 제 2 절연막을 증착하는 공정과,
    상기 제 2 절연막상에 포지티브 톤 패턴 형상을 갖는 감광막을 형성하는 공정과,
    상기 감광막을 마스크로 상기 제 1 절연막상에 포지티브 톤 구조를 갖는 제 2 절연막을 형성하는 공정과,
    상기 감광막을 제거하는 공정과,
    상기 제 2 절연막을 덮도록 상기 전면에 제 3 절연막을 증착하는 공정과,
    상기 제 2 절연막이 드러날 때까지 상기 제 3 절연막을 평탄화 하는 공정과,
    상기 제 2 절연막을 제거하는 공정과,
    상기 제 3 절연막을 포함한 전면에 금속층을 증착하는공정과,
    상기 금속층과 상기 제 3 절연막을 평탄화 하여 금속배선층을 형성하는 공정을 포함하여 구성함을 특징으로 하는 반도체소자의 배선형성방법.
  2. 제 1 항에 있어서, 상기 제 1, 제 3 절연막은 산화막을 사용함을 특징으로 하는 반도체소자의 배선형성방법.
  3. 제 1 항에 있어서, 상기 제 2 절연막은 질화막을 사용함을 특징으로 하는 반도체소자의 배선형성방법.
  4. 제 1 항에 있어서, 상기 포지티브 톤 형상을 갖는 제 2 절연막의 형성은 포지티브 감광막과 다크 톤 마스크(dark tone mask), 또는 네가티브 감광막과 클리어 톤 마스크(clear tone mask)를 조합하는 방법을 사용함을 특징으로 하는 반도체소자의 배선형성방법.
  5. 제 1 항에 있어서, 상기 제 2 절연막은 인산용액에서 습식각하여 제거함을 특징으로 하는 반도체소자의 배선형성방법.
KR1019980045924A 1998-10-29 1998-10-29 반도체소자의배선형성방법 KR100304979B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019980045924A KR100304979B1 (ko) 1998-10-29 1998-10-29 반도체소자의배선형성방법
US09/429,560 US6340636B1 (en) 1998-10-29 1999-10-28 Method for forming metal line in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980045924A KR100304979B1 (ko) 1998-10-29 1998-10-29 반도체소자의배선형성방법

Publications (2)

Publication Number Publication Date
KR20000027880A KR20000027880A (ko) 2000-05-15
KR100304979B1 true KR100304979B1 (ko) 2001-10-19

Family

ID=19556230

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980045924A KR100304979B1 (ko) 1998-10-29 1998-10-29 반도체소자의배선형성방법

Country Status (2)

Country Link
US (1) US6340636B1 (ko)
KR (1) KR100304979B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100972888B1 (ko) 2008-09-18 2010-07-28 주식회사 동부하이텍 반도체 소자의 층간 절연막 평탄화 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6544905B1 (en) * 2001-07-06 2003-04-08 Advanced Micro Devices, Inc. Metal gate trim process by using self assembled monolayers
US20030186536A1 (en) * 2002-03-29 2003-10-02 Brenner Michael F. Via formation in integrated circuits by use of sacrificial structures
EP2580776A1 (en) * 2010-06-11 2013-04-17 Nec Corporation Method of redistributing functional element

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4789648A (en) 1985-10-28 1988-12-06 International Business Machines Corporation Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias
KR970007174B1 (ko) * 1994-07-07 1997-05-03 현대전자산업 주식회사 반도체 소자의 금속배선 형성방법
US5534462A (en) 1995-02-24 1996-07-09 Motorola, Inc. Method for forming a plug and semiconductor device having the same
KR0179289B1 (ko) * 1996-04-12 1999-04-15 문정환 금속배선 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100972888B1 (ko) 2008-09-18 2010-07-28 주식회사 동부하이텍 반도체 소자의 층간 절연막 평탄화 방법

Also Published As

Publication number Publication date
KR20000027880A (ko) 2000-05-15
US6340636B1 (en) 2002-01-22

Similar Documents

Publication Publication Date Title
US6465157B1 (en) Dual layer pattern formation method for dual damascene interconnect
KR100304979B1 (ko) 반도체소자의배선형성방법
KR100796509B1 (ko) 반도체 소자의 제조방법
KR100596609B1 (ko) 레지스트 매립 방법 및 반도체 장치의 제조 방법
KR100818387B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100759256B1 (ko) 감광막 스페이서를 이용한 듀얼 다마신 패턴 형성방법
KR100388320B1 (ko) 위상반전마스크 형성방법
KR0124638B1 (ko) 반도체장치의 다층배선 형성방법
KR100578222B1 (ko) 반도체소자에서의 개선된 듀얼 대머신 공정
KR100281147B1 (ko) 콘택홀 형성방법
KR20010047961A (ko) 산화막 마스크를 사용하는 라인 퍼스트 듀얼 다마신 패턴형성방법
KR100598246B1 (ko) 반도체 소자의 다마신 패턴 형성 방법
KR100912958B1 (ko) 반도체 소자의 미세 패턴 제조 방법
KR100379530B1 (ko) 반도체 소자의 듀얼 다마신 형성방법
JP2001332621A (ja) 半導体装置及びその製造方法
KR100405934B1 (ko) 반도체 소자의 콘택홀 제조 방법
KR20030002870A (ko) 반도체소자의 소자분리막 형성 방법
KR100318269B1 (ko) 반도체 소자의 게이트 형성방법
KR0137433B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100450240B1 (ko) 콘택홀 형성 방법 및 이 콘택홀을 갖는 반도체 소자
US6197676B1 (en) Method of forming metal lines
KR100420414B1 (ko) 금속 배선 형성 방법
KR100252928B1 (ko) 반도체 장치의 금속 배선 형성방법
KR100413043B1 (ko) 반도체 장치의 게이트 전극 형성 방법
KR100223938B1 (ko) 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120625

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee