JPH0845876A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0845876A JPH0845876A JP19387994A JP19387994A JPH0845876A JP H0845876 A JPH0845876 A JP H0845876A JP 19387994 A JP19387994 A JP 19387994A JP 19387994 A JP19387994 A JP 19387994A JP H0845876 A JPH0845876 A JP H0845876A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon oxide
- oxide layer
- photoresist material
- wsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】優れたトランジスタ特性を有し且つ高融点金属
シリサイド及びポリシリコン層の間で剥離を生ずるのを
防止できる半導体装置の製造方法を提供する。 【構成】シリコン基板１１に素子領域１２を規定するフ
ィールド酸化膜１３を形成し、素子領域１２の表面上に
ゲート絶縁膜１４、ポリシリコン層１５、ＷＳｉx 層１
６及びシリコン酸化物層１７を形成する。シリコン酸化
物層１７の表面上にフォトレジスト材１８を塗布した
後、所定のパターンを有するフォトマスクを用いてフォ
トレジスト材１８の露光および現像を行い、シリコン酸
化物層１７の表面上にレジストパターン１９を形成す
る。次に、シリコン酸化物層１７、ＷＳｉx 層１６、ポ
リシリコン層１５及びゲート絶縁膜１４をエッチングし
てゲート電極２０を形成する。
シリサイド及びポリシリコン層の間で剥離を生ずるのを
防止できる半導体装置の製造方法を提供する。 【構成】シリコン基板１１に素子領域１２を規定するフ
ィールド酸化膜１３を形成し、素子領域１２の表面上に
ゲート絶縁膜１４、ポリシリコン層１５、ＷＳｉx 層１
６及びシリコン酸化物層１７を形成する。シリコン酸化
物層１７の表面上にフォトレジスト材１８を塗布した
後、所定のパターンを有するフォトマスクを用いてフォ
トレジスト材１８の露光および現像を行い、シリコン酸
化物層１７の表面上にレジストパターン１９を形成す
る。次に、シリコン酸化物層１７、ＷＳｉx 層１６、ポ
リシリコン層１５及びゲート絶縁膜１４をエッチングし
てゲート電極２０を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関する。
に関する。
【０００２】
【従来の技術】従来、トランジスタ構造において、ゲー
ト電極の導電層として不純物ドープにより低抵抗化され
たポリシリコン（多結晶シリコン）を用いる場合に、更
に低抵抗化を図るために、ポリシリコン層の表面上にタ
ングステンシリサイド（ＷＳｉx ）層を形成することが
おこなれている。
ト電極の導電層として不純物ドープにより低抵抗化され
たポリシリコン（多結晶シリコン）を用いる場合に、更
に低抵抗化を図るために、ポリシリコン層の表面上にタ
ングステンシリサイド（ＷＳｉx ）層を形成することが
おこなれている。
【０００３】このようなゲート電極を有するトランジス
タ構造は、次のようにして形成される。まず、シリコン
基板上に素子領域を規定する素子分離領域、すなわちフ
ィールド酸化膜を形成する。次に、シリコン基板の表面
にゲート絶縁膜を形成する。次いで、ゲート絶縁膜の表
面上に、不純物ドープにより低抵抗化されたポリシリコ
ン膜およびＷＳｉx 層を積層する。ＷＳｉx 層の表面に
フォトレジスト材を塗布し、フォトマスクを用いてフォ
トレジスト材を露光し、ＷＳｉx の表面上にレジストパ
ターンを形成する。この後、異方性エッチングを行っ
て、ＷＳｉx 層、ポリシリコン層、および、ゲート絶縁
膜を選択的に除去し、シリコン基板上にゲート電極を形
成する。
タ構造は、次のようにして形成される。まず、シリコン
基板上に素子領域を規定する素子分離領域、すなわちフ
ィールド酸化膜を形成する。次に、シリコン基板の表面
にゲート絶縁膜を形成する。次いで、ゲート絶縁膜の表
面上に、不純物ドープにより低抵抗化されたポリシリコ
ン膜およびＷＳｉx 層を積層する。ＷＳｉx 層の表面に
フォトレジスト材を塗布し、フォトマスクを用いてフォ
トレジスト材を露光し、ＷＳｉx の表面上にレジストパ
ターンを形成する。この後、異方性エッチングを行っ
て、ＷＳｉx 層、ポリシリコン層、および、ゲート絶縁
膜を選択的に除去し、シリコン基板上にゲート電極を形
成する。
【０００４】引き続き、ソース・ドレイン領域を形成す
る。すなわち、素子領域内に露出するシリコン基板に対
して、低濃度イオン注入を行う。次に、ゲート電極の側
面部に、公知の方法によりサイドウォールを形成する。
この後、素子領域内に露出するシリコン基板に対して高
濃度イオン注入を行う。この結果、ＬＤＤ構造が完成さ
れる。
る。すなわち、素子領域内に露出するシリコン基板に対
して、低濃度イオン注入を行う。次に、ゲート電極の側
面部に、公知の方法によりサイドウォールを形成する。
この後、素子領域内に露出するシリコン基板に対して高
濃度イオン注入を行う。この結果、ＬＤＤ構造が完成さ
れる。
【０００５】
【発明が解決しようとする課題】しかしながら、フォト
レジスト材の露光の際に、光がフィールド酸化膜のバー
ズビーク部の斜面で反射する。この反射光（ハレーショ
ン）が、本来露光されるべきでないフォトレジスト材に
達し、局所的に露光異常が起こる。このため、所望の形
状と異なるレジストパターンが形成される。この結果、
最終的なゲート電極が局所的に細くなり、トランジスタ
の特性が変化する問題がある。特に、上述のような構造
のゲート電極の形成においては、主にフィールド酸化膜
による斜面からの反射光が、上記のフォトレジスト材へ
の悪影響を誘発する傾向にある。
レジスト材の露光の際に、光がフィールド酸化膜のバー
ズビーク部の斜面で反射する。この反射光（ハレーショ
ン）が、本来露光されるべきでないフォトレジスト材に
達し、局所的に露光異常が起こる。このため、所望の形
状と異なるレジストパターンが形成される。この結果、
最終的なゲート電極が局所的に細くなり、トランジスタ
の特性が変化する問題がある。特に、上述のような構造
のゲート電極の形成においては、主にフィールド酸化膜
による斜面からの反射光が、上記のフォトレジスト材へ
の悪影響を誘発する傾向にある。
【０００６】一方、上述のゲート電極の構造で、ポリシ
リコン層および高融点金属シリサイド層の間に実際には
自然酸化膜が介在している。このようなゲート電極をそ
のままアニールおよび洗浄工程にさらすと、ＷＳｉx 層
の表面部が酸化することにより荒れると共に、異常酸化
が起こって三酸化タングステン（ＷＯ3 ）等が析出す
る。この結果、リーク電流が発生し、トランジスタ特性
が劣化する。また、ＷＯ3 の生成は、ＷＳｉx 層でのＳ
ｉの余剰をもたらし、ＷＳｉx 層の抵抗値が高くなり、
低抵抗化という目的に反する。また、熱処理により、Ｗ
Ｓｉx 層およびポリシリコン層との間で熱剪断応力が生
じ、ＷＳｉx 層が剥離する問題がある。
リコン層および高融点金属シリサイド層の間に実際には
自然酸化膜が介在している。このようなゲート電極をそ
のままアニールおよび洗浄工程にさらすと、ＷＳｉx 層
の表面部が酸化することにより荒れると共に、異常酸化
が起こって三酸化タングステン（ＷＯ3 ）等が析出す
る。この結果、リーク電流が発生し、トランジスタ特性
が劣化する。また、ＷＯ3 の生成は、ＷＳｉx 層でのＳ
ｉの余剰をもたらし、ＷＳｉx 層の抵抗値が高くなり、
低抵抗化という目的に反する。また、熱処理により、Ｗ
Ｓｉx 層およびポリシリコン層との間で熱剪断応力が生
じ、ＷＳｉx 層が剥離する問題がある。
【０００７】本発明は、かかる点に鑑みてなされたもの
であり、優れたトランジスタ特性を有し、且つ、高融点
金属シリサイドおよびポリシリコン層の間で剥離を生ず
るのを防止できる半導体装置の製造方法を提供する。
であり、優れたトランジスタ特性を有し、且つ、高融点
金属シリサイドおよびポリシリコン層の間で剥離を生ず
るのを防止できる半導体装置の製造方法を提供する。
【０００８】
【課題を解決するための手段】本発明は、半導体基板に
所定の素子領域を規定するフィールド酸化膜を形成する
工程と、前記素子領域の表面上にゲート絶縁膜を形成す
る工程と、前記ゲート絶縁膜の表面上にポリシリコン層
を形成する工程と、前記ポリシリコン層の表面上に高融
点金属シリサイド層を形成する工程と、前記高融点金属
シリサイド層の表面上にシリコン酸化物層を形成する工
程と、前記シリコン酸化物層の表面上にフォトレジスト
材を塗布した後、所定のパターンを有するフォトマスク
を用いて前記フォトレジスト材の露光および現像を行
い、前記シリコン酸化物層の表面上にゲート電極に対応
するレジストパターンを形成する工程と、前記シリコン
酸化物層、前記高融点金属シリサイド層、ポリシリコン
層およびゲート絶縁膜をエッチングしてゲート電極を形
成する工程とを具備することを特徴とする半導体装置の
製造方法を提供する。
所定の素子領域を規定するフィールド酸化膜を形成する
工程と、前記素子領域の表面上にゲート絶縁膜を形成す
る工程と、前記ゲート絶縁膜の表面上にポリシリコン層
を形成する工程と、前記ポリシリコン層の表面上に高融
点金属シリサイド層を形成する工程と、前記高融点金属
シリサイド層の表面上にシリコン酸化物層を形成する工
程と、前記シリコン酸化物層の表面上にフォトレジスト
材を塗布した後、所定のパターンを有するフォトマスク
を用いて前記フォトレジスト材の露光および現像を行
い、前記シリコン酸化物層の表面上にゲート電極に対応
するレジストパターンを形成する工程と、前記シリコン
酸化物層、前記高融点金属シリサイド層、ポリシリコン
層およびゲート絶縁膜をエッチングしてゲート電極を形
成する工程とを具備することを特徴とする半導体装置の
製造方法を提供する。
【０００９】
【作用】本発明の半導体装置の製造方法は、素子領域の
表面上にゲート絶縁膜、ポリシリコン層、高融点金属シ
リサイド層およびシリコン酸化物層を順次積層した後、
シリコン酸化物層の表面上にフォトレジスト材を塗布す
る。フォトレジスト材に対して、フォトマスクを用いて
露光する。この際、フォトレジスト材の直下にはシリコ
ン酸化物層が存在するために、照射光がフィールド酸化
膜の隆起した表面で反射してハレーションを起こして
も、反射光はシリコン酸化物層により散乱または吸収さ
れるため、フォトレジスト材に全く到達しないか、著し
く減少される。これにより、本来、未露光である部分の
フォトレジスト材が露光されて、現像処理後に得られる
レジストパターンの形状が異常になることが防止され
る。
表面上にゲート絶縁膜、ポリシリコン層、高融点金属シ
リサイド層およびシリコン酸化物層を順次積層した後、
シリコン酸化物層の表面上にフォトレジスト材を塗布す
る。フォトレジスト材に対して、フォトマスクを用いて
露光する。この際、フォトレジスト材の直下にはシリコ
ン酸化物層が存在するために、照射光がフィールド酸化
膜の隆起した表面で反射してハレーションを起こして
も、反射光はシリコン酸化物層により散乱または吸収さ
れるため、フォトレジスト材に全く到達しないか、著し
く減少される。これにより、本来、未露光である部分の
フォトレジスト材が露光されて、現像処理後に得られる
レジストパターンの形状が異常になることが防止され
る。
【００１０】また、本発明の半導体装置の製造方法にお
いて、エッチング後に形成されるゲート電極は、下層か
らゲート絶縁膜、ポリシリコン層、高融点金属シリサイ
ド層およびシリコン酸化物層の積層構造を有する。高融
点金属シリサイド層の表面はシリコン酸化物層により適
度に抑えられるために、後の工程で行われる熱処理にお
いて、高融点金属シリサイド層およびポリシリコン層の
間で生ずる熱剪断効力を抑制し、高融点金属シリサイド
層がポリシリコン層から剥離するのが防止される。
いて、エッチング後に形成されるゲート電極は、下層か
らゲート絶縁膜、ポリシリコン層、高融点金属シリサイ
ド層およびシリコン酸化物層の積層構造を有する。高融
点金属シリサイド層の表面はシリコン酸化物層により適
度に抑えられるために、後の工程で行われる熱処理にお
いて、高融点金属シリサイド層およびポリシリコン層の
間で生ずる熱剪断効力を抑制し、高融点金属シリサイド
層がポリシリコン層から剥離するのが防止される。
【００１１】また、高融点金属シリサイド層の表面が、
シリコン酸化物層により覆われているので、洗浄または
熱処理工程で高融点金属シリサイド層の表面に高融点金
属酸化物が異常に成長することが防止される。この結
果、高融点金属シリサイド層中のＳｉが余剰となって、
高融点金属シリサイド層およびポリシリコン層の界面に
析出するのが防止される。
シリコン酸化物層により覆われているので、洗浄または
熱処理工程で高融点金属シリサイド層の表面に高融点金
属酸化物が異常に成長することが防止される。この結
果、高融点金属シリサイド層中のＳｉが余剰となって、
高融点金属シリサイド層およびポリシリコン層の界面に
析出するのが防止される。
【００１２】
【実施例】以下、本発明の実施例を図面を参照して説明
する。
する。
【００１３】図１（Ａ）〜（Ｆ）は、本発明の半導体装
置の製造方法の一実施例の各工程を示す工程図である。
置の製造方法の一実施例の各工程を示す工程図である。
【００１４】まず、図１（Ａ）に示すように、シリコン
基板１１の主面側に、素子領域１２を規定するフィール
ド酸化膜１３を、公知のＬＯＣＯＳ法に従って形成す
る。フィールド酸化膜１２の最大膜厚は、４０００オン
グストローム（以下、「Ａ」と記す）である。
基板１１の主面側に、素子領域１２を規定するフィール
ド酸化膜１３を、公知のＬＯＣＯＳ法に従って形成す
る。フィールド酸化膜１２の最大膜厚は、４０００オン
グストローム（以下、「Ａ」と記す）である。
【００１５】次に、素子領域１２を含むシリコン基板１
１の表面上に、膜厚１６５Ａのゲート絶縁膜１４を、常
法に従って、例えば熱酸化により形成する。
１の表面上に、膜厚１６５Ａのゲート絶縁膜１４を、常
法に従って、例えば熱酸化により形成する。
【００１６】次いで、図１（Ｂ）に示すように、ゲート
絶縁膜１４の表面上に、常法に従って、例えばＣＶＤ法
により、膜厚２０００Ａのポリシリコン層１５を堆積さ
せる。次に、ポリシリコン層１５に不純物（例えば、
Ｐ）を拡散またはイオン注入によりドープして低抵抗化
する。
絶縁膜１４の表面上に、常法に従って、例えばＣＶＤ法
により、膜厚２０００Ａのポリシリコン層１５を堆積さ
せる。次に、ポリシリコン層１５に不純物（例えば、
Ｐ）を拡散またはイオン注入によりドープして低抵抗化
する。
【００１７】この後、ポリシリコン層１５の表面上に、
タングステンシリサイド（ＷＳｉx）層１６を形成す
る。ＷＳｉx 層１６は、例えば、ソースガスとしてＳｉ
Ｈ４ガスおよびＷＦ６ガスを用い、温度３６０℃、圧力
０．２Ｔｏｒｒの条件下でのＣＶＤ法により形成する。
ＷＳｉx 層１６の膜厚さは、約２０００Ａである。ＷＳ
ｉx 層１６の他に、例えば、チタンシリサイド（ＴｉＳ
ｉ）のような高融点金属シリサイドを用いることができ
る。
タングステンシリサイド（ＷＳｉx）層１６を形成す
る。ＷＳｉx 層１６は、例えば、ソースガスとしてＳｉ
Ｈ４ガスおよびＷＦ６ガスを用い、温度３６０℃、圧力
０．２Ｔｏｒｒの条件下でのＣＶＤ法により形成する。
ＷＳｉx 層１６の膜厚さは、約２０００Ａである。ＷＳ
ｉx 層１６の他に、例えば、チタンシリサイド（ＴｉＳ
ｉ）のような高融点金属シリサイドを用いることができ
る。
【００１８】ＷＳｉx 層１６の表面上に、シリコン酸化
物層１７を形成する。シリコン酸化物層１７の膜厚は、
例えば、２００〜１０００Ａであり、この実施例では、
５００Ａである。シリコン酸化物層１７は、例えば、ソ
ースガスとしてＴＥＯＳ（テトラエトシキシラン）およ
びＯ2 ガスを用いた、４００℃，８Ｔｏｒｒの条件下で
のプラズマＣＶＤにより形成したプラズマＴＥＯＳ酸化
膜である。また、ソースガスとしてシラン（ＳｉＨ4 ）
ガスおよびＯ2 ガスを用いた、４５０℃，０．１ＴＯｒ
ｒの条件下での低圧ＣＶＤにより形成した低温酸化膜で
も良い。また、ソースガスとしてシランガスおよびＮ2
Ｏガスを用いた、４００℃，３Ｔｏｒｒの条件下でのプ
ラズマＣＶＤにより形成したプラズマ酸化膜であっても
良い。
物層１７を形成する。シリコン酸化物層１７の膜厚は、
例えば、２００〜１０００Ａであり、この実施例では、
５００Ａである。シリコン酸化物層１７は、例えば、ソ
ースガスとしてＴＥＯＳ（テトラエトシキシラン）およ
びＯ2 ガスを用いた、４００℃，８Ｔｏｒｒの条件下で
のプラズマＣＶＤにより形成したプラズマＴＥＯＳ酸化
膜である。また、ソースガスとしてシラン（ＳｉＨ4 ）
ガスおよびＯ2 ガスを用いた、４５０℃，０．１ＴＯｒ
ｒの条件下での低圧ＣＶＤにより形成した低温酸化膜で
も良い。また、ソースガスとしてシランガスおよびＮ2
Ｏガスを用いた、４００℃，３Ｔｏｒｒの条件下でのプ
ラズマＣＶＤにより形成したプラズマ酸化膜であっても
良い。
【００１９】上述のように形成したシリコン酸化物層１
７の表面上にフォトレジスト材１８を塗布する。フォト
レジスト材１８としては、一般的なポジ型フォトレジス
ト材を使用することができる。本実施例では、ＴＨＣＲ
（商品名；東京応化工業（株））８０ｉ（１３ｃｐ）を
スピンコーティング（２５００ｒｐｍ）により塗布し
た。
７の表面上にフォトレジスト材１８を塗布する。フォト
レジスト材１８としては、一般的なポジ型フォトレジス
ト材を使用することができる。本実施例では、ＴＨＣＲ
（商品名；東京応化工業（株））８０ｉ（１３ｃｐ）を
スピンコーティング（２５００ｒｐｍ）により塗布し
た。
【００２０】この後、所定のパターンを有するフォトマ
スクを用いて、２３０ｍＪ／ｃｍ2の照射光を照射して
フォトレジスト材１８を露光する。次いで、フォトレジ
スト材１８の現像を常法に従って行い、図１（Ｃ）に示
すように、シリコン酸化物層１７の表面上にゲート電極
に対応する形状を有するレジストパターン１９を形成す
る。
スクを用いて、２３０ｍＪ／ｃｍ2の照射光を照射して
フォトレジスト材１８を露光する。次いで、フォトレジ
スト材１８の現像を常法に従って行い、図１（Ｃ）に示
すように、シリコン酸化物層１７の表面上にゲート電極
に対応する形状を有するレジストパターン１９を形成す
る。
【００２１】形成されたレジストパターン１９を用い
て、シリコン酸化物層１７、ＷＳｉx１６、ポリシリコ
ン層１５およびゲート絶縁膜１４を、常法に従ってエッ
チングする。シリコン酸化物層１７，ＷＳｉx 層１６お
よびゲート絶縁膜１４は、エッチングガスとしてＳＦ６
およびＨＢｒを用い、４０℃，２．５ｍＴｏｒｒの条件
下でエッチングした。また、ポリシリコン層１５は、エ
ッチングガスとしてＣｌ2 およびＨＢｒを用い、４０
℃，１１０ｍＴｏｒｒの条件下でエッチングした。その
後、レジストパターン１９を除去した。この結果、図１
（Ｄ）に示すように、シリコン基板１１の表面上に、下
側からゲート絶縁膜１４、ポリシリコン層１５、ＷＳｉ
x 層１６およびシリコン酸化物層１７が順次積層された
ゲート電極２０が形成される。
て、シリコン酸化物層１７、ＷＳｉx１６、ポリシリコ
ン層１５およびゲート絶縁膜１４を、常法に従ってエッ
チングする。シリコン酸化物層１７，ＷＳｉx 層１６お
よびゲート絶縁膜１４は、エッチングガスとしてＳＦ６
およびＨＢｒを用い、４０℃，２．５ｍＴｏｒｒの条件
下でエッチングした。また、ポリシリコン層１５は、エ
ッチングガスとしてＣｌ2 およびＨＢｒを用い、４０
℃，１１０ｍＴｏｒｒの条件下でエッチングした。その
後、レジストパターン１９を除去した。この結果、図１
（Ｄ）に示すように、シリコン基板１１の表面上に、下
側からゲート絶縁膜１４、ポリシリコン層１５、ＷＳｉ
x 層１６およびシリコン酸化物層１７が順次積層された
ゲート電極２０が形成される。
【００２２】次いで、図１（Ｅ）に示すように、シリコ
ン基板１１の素子領域１２の露出面に対して、常法に従
ってイオン注入を行い、低濃度不純物領域（ｎ−）を形
成する。この後、さらに、ゲート電極２０を含むシリコ
ン基板１１の表面上に、シリコン酸化膜２１を堆積し、
次いで、異方性エッチングによりシリコン酸化膜２１を
エッチングして、図１（Ｆ）に示すようにゲート電極２
０の側面部に側壁２２を形成する。引き続き、シリコン
基板１１の素子領域１２の露出面に対して、常法に従っ
てイオン注入を行い、高濃度不純物領域（ｎ＋）を形成
する。
ン基板１１の素子領域１２の露出面に対して、常法に従
ってイオン注入を行い、低濃度不純物領域（ｎ−）を形
成する。この後、さらに、ゲート電極２０を含むシリコ
ン基板１１の表面上に、シリコン酸化膜２１を堆積し、
次いで、異方性エッチングによりシリコン酸化膜２１を
エッチングして、図１（Ｆ）に示すようにゲート電極２
０の側面部に側壁２２を形成する。引き続き、シリコン
基板１１の素子領域１２の露出面に対して、常法に従っ
てイオン注入を行い、高濃度不純物領域（ｎ＋）を形成
する。
【００２３】上述の半導体装置の製造方法によれば、素
子領域１２の表面上に、ゲート絶縁膜１４、ポリシリコ
ン層１５、ＷＳｉx 層１６およびシリコン酸化物層１７
を順次積層した後、シリコン酸化物層１７の表面上にフ
ォトレジスト材１８を塗布する。従って、フォトレジス
ト材１８に対してフォトマスクを用いて露光を行った際
に、フォトレジスト材１８の直下にはシリコン酸化物層
１７が存在するため、照射光がフィールド酸化膜１３の
隆起によるＷＳｉx 層１６の斜面で反射してハレーショ
ンを起こしても、反射光はシリコン酸化物層１７により
散乱または吸収されるため、フォトレジスト材１８に全
く到達しないか、著しく減少される。これにより、本
来、未露光である部分のフォトレジスト材１８が露光さ
れて、現像処理後に得られるレジストパターン１９の形
状が異常になることが防止される。この結果、ゲート電
極２０の形状精度が向上し、トランジスタ特性の低下を
防止することができる。
子領域１２の表面上に、ゲート絶縁膜１４、ポリシリコ
ン層１５、ＷＳｉx 層１６およびシリコン酸化物層１７
を順次積層した後、シリコン酸化物層１７の表面上にフ
ォトレジスト材１８を塗布する。従って、フォトレジス
ト材１８に対してフォトマスクを用いて露光を行った際
に、フォトレジスト材１８の直下にはシリコン酸化物層
１７が存在するため、照射光がフィールド酸化膜１３の
隆起によるＷＳｉx 層１６の斜面で反射してハレーショ
ンを起こしても、反射光はシリコン酸化物層１７により
散乱または吸収されるため、フォトレジスト材１８に全
く到達しないか、著しく減少される。これにより、本
来、未露光である部分のフォトレジスト材１８が露光さ
れて、現像処理後に得られるレジストパターン１９の形
状が異常になることが防止される。この結果、ゲート電
極２０の形状精度が向上し、トランジスタ特性の低下を
防止することができる。
【００２４】また、エッチング後に形成されるゲート電
極２０は、下層からゲート絶縁膜１４、ポリシリコン層
１５、ＷＳｉx 層１６およびシリコン酸化物層１７の積
層構造を有する。従って、ＷＳｉx 層１６の表面はシリ
コン酸化物層１７により適度に抑えられるために、後の
工程で行われる熱処理において、ＷＳｉx 層１６および
ポリシリコン層１５の間で生ずる熱剪断効力を抑制し、
ＷＳｉx 層１６がポリシリコン層１５から剥離するのが
防止される。
極２０は、下層からゲート絶縁膜１４、ポリシリコン層
１５、ＷＳｉx 層１６およびシリコン酸化物層１７の積
層構造を有する。従って、ＷＳｉx 層１６の表面はシリ
コン酸化物層１７により適度に抑えられるために、後の
工程で行われる熱処理において、ＷＳｉx 層１６および
ポリシリコン層１５の間で生ずる熱剪断効力を抑制し、
ＷＳｉx 層１６がポリシリコン層１５から剥離するのが
防止される。
【００２５】また、ＷＳｉx 層１６の表面が、シリコン
酸化物層１７により覆われているので、洗浄または熱処
理工程で、ＷＳｉx 層１６の表面にＷＯ3 等のタングス
テン酸化物が異常に成長することが防止される。この結
果、リーク電流を発生を防止できる。また、ＷＳｉx 層
１６中のＳｉが余剰となって、ＷＳｉx 層１６およびポ
リシリコン層１７の界面に析出されないので、ＷＳｉx
層１６の高抵抗化を防止し、トランジスタ特性が低下す
るのを阻止できると共に、ＷＳｉx 層１６がポリシリコ
ン層１７から剥離するのを防止することができる。
酸化物層１７により覆われているので、洗浄または熱処
理工程で、ＷＳｉx 層１６の表面にＷＯ3 等のタングス
テン酸化物が異常に成長することが防止される。この結
果、リーク電流を発生を防止できる。また、ＷＳｉx 層
１６中のＳｉが余剰となって、ＷＳｉx 層１６およびポ
リシリコン層１７の界面に析出されないので、ＷＳｉx
層１６の高抵抗化を防止し、トランジスタ特性が低下す
るのを阻止できると共に、ＷＳｉx 層１６がポリシリコ
ン層１７から剥離するのを防止することができる。
【００２６】また、ゲート電極２０を含むシリコン基板
１１の表面上にシリコン酸化膜から成る層間絶縁層を形
成した場合に、シリコン酸化物層１７と同じ材質である
ため、両者を同一条件でエッチングすることが可能であ
り、層間絶縁層およびゲート電極２０にコンタクトホー
ルを形成し、層間絶縁層の上部の配線層との間に電極構
造を形成する際にエッチングが一工程で足りる。
１１の表面上にシリコン酸化膜から成る層間絶縁層を形
成した場合に、シリコン酸化物層１７と同じ材質である
ため、両者を同一条件でエッチングすることが可能であ
り、層間絶縁層およびゲート電極２０にコンタクトホー
ルを形成し、層間絶縁層の上部の配線層との間に電極構
造を形成する際にエッチングが一工程で足りる。
【００２７】上述の半導体装置の製造方法において、シ
リコン酸化物層１７に代えて、シリコン窒化物層を形成
することも考えられる。しかしながら、ＷＳｉx はＣＶ
Ｄにより堆積した直後は、ＷＳｉ2.7 の組成であるが、
アニール処理によりＷＳｉ2. 2 の組成になる。低下分の
Ｓｉは、ＷＳｉx 層１６の上下に拡散し、析出する。Ｗ
Ｓｉx 層１６の表面上にシリコン窒化物層を形成した場
合には、析出したＳｉとシリコン窒化物は反応しないの
で、両者の界面にＳｉが析出する。この結果、ＷＳｉx
層１６およびシリコン地下物層の間で剥離が起こりやす
い。
リコン酸化物層１７に代えて、シリコン窒化物層を形成
することも考えられる。しかしながら、ＷＳｉx はＣＶ
Ｄにより堆積した直後は、ＷＳｉ2.7 の組成であるが、
アニール処理によりＷＳｉ2. 2 の組成になる。低下分の
Ｓｉは、ＷＳｉx 層１６の上下に拡散し、析出する。Ｗ
Ｓｉx 層１６の表面上にシリコン窒化物層を形成した場
合には、析出したＳｉとシリコン窒化物は反応しないの
で、両者の界面にＳｉが析出する。この結果、ＷＳｉx
層１６およびシリコン地下物層の間で剥離が起こりやす
い。
【００２８】また、上述のようにゲート電極２０を形成
するためにエッチングを行う際に、シリコン窒化物層
と、それ以外のゲート絶縁膜１４およびポリシリコン層
１５とではエッチング条件が大きく異なるため、工程数
が増加する問題がある。以上の理由からシリコン窒化物
層よりもシリコン酸化物層１８を形成する方が好まし
い。
するためにエッチングを行う際に、シリコン窒化物層
と、それ以外のゲート絶縁膜１４およびポリシリコン層
１５とではエッチング条件が大きく異なるため、工程数
が増加する問題がある。以上の理由からシリコン窒化物
層よりもシリコン酸化物層１８を形成する方が好まし
い。
【００２９】
【発明の効果】以上説明したように、本発明の半導体装
置の製造方法によれば、フォトレジスト材の下にシリコ
ン酸化物層が存在するため、フォトレジスト材の露光の
際に、フィールド酸化膜のような半導体基板上の起伏部
での反射光が到達しないか、あるいは、減少させること
ができる。この結果、レジストパターンの形状異常が生
じることがほとんどなく、トランジスタ特性の低下を防
止することができる。また、ゲート電極が、下側からゲ
ート絶縁膜、ポリシリコン層、高融点金属シリサイド層
およびシリコン酸化物層からなる積層構造であるため、
高融点金属シリサイド層の表面上にシリコン酸化物層を
形成しているため、熱処理の際のポリシリコン層および
高融点金属シリサイド層間の熱剪断応力を抑制し、ま
た、高融点金属シリサイド層の表面に高融点金属酸化物
が形成されるのが防止される。この結果、ポリシリコン
層から高融点金属シリサイド層が剥離するのを防止し、
半導体装置に欠陥が発生するのを極めて減少させること
ができる。
置の製造方法によれば、フォトレジスト材の下にシリコ
ン酸化物層が存在するため、フォトレジスト材の露光の
際に、フィールド酸化膜のような半導体基板上の起伏部
での反射光が到達しないか、あるいは、減少させること
ができる。この結果、レジストパターンの形状異常が生
じることがほとんどなく、トランジスタ特性の低下を防
止することができる。また、ゲート電極が、下側からゲ
ート絶縁膜、ポリシリコン層、高融点金属シリサイド層
およびシリコン酸化物層からなる積層構造であるため、
高融点金属シリサイド層の表面上にシリコン酸化物層を
形成しているため、熱処理の際のポリシリコン層および
高融点金属シリサイド層間の熱剪断応力を抑制し、ま
た、高融点金属シリサイド層の表面に高融点金属酸化物
が形成されるのが防止される。この結果、ポリシリコン
層から高融点金属シリサイド層が剥離するのを防止し、
半導体装置に欠陥が発生するのを極めて減少させること
ができる。
【図１】（Ａ）〜（Ｆ）は、本発明の半導体装置の製造
方法の一実施例の各工程を示す工程図。
方法の一実施例の各工程を示す工程図。
１１…シリコン基板、１２…素子領域、１３…フィール
ド酸化膜、１４…ゲート絶縁膜、１５…ポリシリコン
層、１６…ＷＳｉx 層、１７…シリコン酸化物層、１８
…フォトレジスト材、１９…レジストパターン、２０…
ゲート電極。
ド酸化膜、１４…ゲート絶縁膜、１５…ポリシリコン
層、１６…ＷＳｉx 層、１７…シリコン酸化物層、１８
…フォトレジスト材、１９…レジストパターン、２０…
ゲート電極。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/336
Claims (1)
- 【請求項１】半導体基板に所定の素子領域を規定するフ
ィールド酸化膜を形成する工程と、 前記素子領域の表面上にゲート絶縁膜を形成する工程
と、 前記ゲート絶縁膜の表面上にポリシリコン層を形成する
工程と、 前記ポリシリコン層の表面上に高融点金属シリサイド層
を形成する工程と、 前記高融点金属シリサイド層の表面上にシリコン酸化物
層を形成する工程と、 前記シリコン酸化物層の表面上にフォトレジスト材を塗
布した後、所定のパターンを有するフォトマスクを用い
て前記フォトレジスト材の露光および現像を行い、前記
シリコン酸化物層の表面上にゲート電極に対応するレジ
ストパターンを形成する工程と、 前記シリコン酸化物層、前記高融点金属シリサイド層、
ポリシリコン層およびゲート絶縁膜をエッチングしてゲ
ート電極を形成する工程とを具備することを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19387994A JPH0845876A (ja) | 1994-07-27 | 1994-07-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19387994A JPH0845876A (ja) | 1994-07-27 | 1994-07-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0845876A true JPH0845876A (ja) | 1996-02-16 |
Family
ID=16315265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19387994A Pending JPH0845876A (ja) | 1994-07-27 | 1994-07-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0845876A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010059660A (ko) * | 1999-12-30 | 2001-07-06 | 박종섭 | 반도체소자의 게이트전극 형성방법 |
| KR100456316B1 (ko) * | 2002-06-29 | 2004-11-10 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 형성 방법 |
| KR100585011B1 (ko) * | 2000-06-30 | 2006-05-29 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트전극 형성 방법 |
| KR100632619B1 (ko) * | 2000-06-30 | 2006-10-09 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 전극 형성 방법 |
| KR100646984B1 (ko) * | 2000-06-30 | 2006-11-17 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 전극 형성 방법 |
-
1994
- 1994-07-27 JP JP19387994A patent/JPH0845876A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010059660A (ko) * | 1999-12-30 | 2001-07-06 | 박종섭 | 반도체소자의 게이트전극 형성방법 |
| KR100585011B1 (ko) * | 2000-06-30 | 2006-05-29 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트전극 형성 방법 |
| KR100632619B1 (ko) * | 2000-06-30 | 2006-10-09 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 전극 형성 방법 |
| KR100646984B1 (ko) * | 2000-06-30 | 2006-11-17 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 전극 형성 방법 |
| KR100456316B1 (ko) * | 2002-06-29 | 2004-11-10 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5591672A (en) | Annealing of titanium - titanium nitride in contact hole | |
| US6365472B1 (en) | Semiconductor device and method of manufacturing the same | |
| JPH0613403A (ja) | Ｍｏｓ集積回路上の自己整列珪化コバルト | |
| JPH1074847A (ja) | 半導体記憶装置の製造方法 | |
| JP3426170B2 (ja) | 半導体装置の製造方法 | |
| JP3485656B2 (ja) | 半導体装置の製造方法 | |
| JPH0845876A (ja) | 半導体装置の製造方法 | |
| US6693341B2 (en) | Semiconductor device | |
| US6218252B1 (en) | Method of forming gate in semiconductor device | |
| JP3305490B2 (ja) | 半導体装置の製造方法 | |
| JPH05335330A (ja) | 接続孔埋め込み形成方法 | |
| JPH11111857A (ja) | 半導体装置の容量部形成方法、および半導体装置の容量部およびゲート部形成方法 | |
| JPH0831931A (ja) | 半導体装置およびその製造方法 | |
| JP2836585B2 (ja) | 半導体装置の製造方法 | |
| JP3061027B2 (ja) | 半導体装置の製造方法 | |
| JP2001015754A (ja) | 半導体素子の電導性ライン形成方法 | |
| JPH1065171A (ja) | モストランジスタの製造方法 | |
| JPH08107153A (ja) | 半導体装置の製造方法 | |
| JPH0846186A (ja) | 半導体装置 | |
| US6544852B1 (en) | Method of fabricating semiconductor device | |
| JP3394391B2 (ja) | 半導体装置及びその製造方法 | |
| KR100312382B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR19980055970A (ko) | 트랜지스터 제조 방법 | |
| JPH07273344A (ja) | 薄膜トランジスタの製造方法 | |
| JPS62190849A (ja) | 半導体装置の製造方法 |