JPH0846186A

JPH0846186A - 半導体装置

Info

Publication number: JPH0846186A
Application number: JP17552694A
Authority: JP
Inventors: Masanori Tsukamoto; 雅則塚本
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1994-07-27
Filing date: 1994-07-27
Publication date: 1996-02-16

Abstract

(57)【要約】【構成】Ｓｉ基板１上に、ＳｉＯ系材料よりなるゲー
ト絶縁膜３、ゲート電極９、Ａｌ系配線層１７が形成さ
れ、ゲート電極９上には該ゲート電極９と共通パターン
をもってＳｉＯＮ系薄膜よりなる反射防止膜７が形成さ
れ、Ａｌ系配線層１７上には該Ａｌ系配線層１７と共通
パターンをもってＳｉＯＮ系薄膜よりなる反射防止膜１
８が形成されてなるＭＯＳ型トランジスタにおいて、ゲ
ート電極９は、ポリシリコン層４、チタンシリサイド層
６、Ｔｉ層５から構成される。【効果】Ｔｉ層５がＳｉＯＮ系薄膜から拡散する水素
がゲート絶縁膜３へ到達するのを防止する。このため、
ホットキャリア耐性が向上し、信頼性の高いＭＯＳ型ト
ランジスタが得られる。また、製造に際して、ＳｉＯＮ
系薄膜の除去工程が削減でき、また、次のフォトリソグ
ラフィにもこれを使用できることから生産性にも優れて
いる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、反射防止膜として酸窒
化シリコン系薄膜を用いてパターニングがなされた半導
体装置に関し、水素の拡散による電気特性の劣化が防止
されたものである。

【０００２】

【従来の技術】半導体装置の配線材料としては、アルミ
ニウム（Ａｌ）系合金や高融点金属シリサイド等が広く
用いられているが、これらの光反射率の高い材料層の表
面には、フォトリソグラフィの精度を向上させる目的で
反射防止膜を設けることが必須となりつつある。これ
は、半導体装置のデザイン・ルールの微細化に伴ってフ
ォトレジスト塗膜に対する露光波長が短波長側へシフト
し、しかもパターン寸法がその露光波長に近づいている
ため、光反射率の高い材料層の上では安定した解像を達
成することが困難となっているからである。

【０００３】特にエキシマ・レーザ光のように単色性の
強い露光光源を用いた場合、反射防止膜を設けないと、
定在波効果が強く現れてレジスト・パターンの変形が生
じたり、得られる配線パターンの線幅が変動しやすくな
る。

【０００４】反射防止膜としては、その光学定数を任意
に設定できることから、酸窒化シリコン（ＳｉＯＮ）系
薄膜を用いることが注目されている。このＳｉＯＮ系薄
膜は、例えばプラズマＣＶＤ法によって成膜することが
でき、膜中の水素含有量を変化させることによって、光
学定数の制御が行えることから、上記エキシマ・レーザ
光を用いたフォトリソグラフィへの適用も可能である。

【０００５】ここで、上述の反射防止膜が用いられたＭ
ＯＳ型トランジスタの一例について説明する。図６に示
されるように、このＭＯＳ型トランジスタは、素子分離
領域２および酸化シリコン（ＳｉＯ）系材料膜であるゲ
ート絶縁膜３が形成されたシリコン（Ｓｉ）基板１上
に、ポリシリコン層４、タングステンシリサイド層１０
５より構成されるゲート電極１０９が形成されてなる。
そして、該ゲート電極１０９の上面にはＳｉＯＮ系薄膜
よりなる反射防止膜７、両側面にはサイドウォール１０
が形成されており、この上方にはＳｉＯ系層間絶縁膜１
１、Ａｌ系配線層１７が設けられている。

【０００６】該Ａｌ系配線層１７は、ＳｉＯ系層間絶縁
膜１１に開口されたコンタクト・ホール１３を介してＳ
ｉ基板１におけるソース／ドレイン領域１２と電気的に
接続し、また、コンタクト・ホール１４を介してゲート
電極１０９と電気的に接続している。なお、Ａｌ系配線
層１７の下層には、バリヤメタルとしてチタン（Ｔｉ）
膜１５および窒化チタン（ＴｉＮ）膜１６が設けられて
おり、該Ａｌ系配線層１７の上層には、ＳｉＯＮ系薄膜
よりなる反射防止膜１８が設けられている。

【０００７】上述のように、図６に示されるＭＯＳ型ト
ランジスタにおいては、反射防止膜７がゲート電極１０
９上に該ゲート電極１０９と共通パターンをもって積層
され、反射防止膜１８がＡｌ系配線層１７上に該Ａｌ系
配線層１７と共通パターンをもって積層されている。

【０００８】上記反射防止膜７は、ゲート電極１０９の
パターニングのためのフォトリソグラフィに際して用い
られたものである。具体的には、図７に示されるよう
に、Ｓｉ基板１にポリシリコン層４、タングステンシリ
サイド層１０５を成膜した後、フォトレジスト塗膜８を
形成するに先立って該反射防止膜７を成膜し、タングス
テンシリサイド層１０５からの強い反射光を防止しなが
らフォトレジスト塗膜８の選択露光を行う。そして、上
記選択露光後、現像処理を経て形成されたフォトレジス
ト・パターンをマスクとして、反射防止膜７、タングス
テンシリサイド層１０５、ポリシリコン層４をエッチン
グすることにより、ゲート電極１０９を所望形状にて形
成できる。

【０００９】さらに、上記反射防止膜７は、ゲート電極
１０９のパターニング終了後も存続されることにより、
ゲート電極１０９の上方に設けられたＳｉＯ系層間絶縁
膜１１にコンタクト・ホール１３，１４の開口を行うた
めのフォトリソグラフィを行うに際し、再びタングステ
ンシリサイド１０５からの反射光を防止する。

【００１０】なお、ここでは、反射防止膜７はタングス
テンシリサイド層１０５からの光反射を防止するために
設けられているが、エキシマ・レーザ光のような短波長
の露光光に対してはポリシリコン層の光反射率も高いも
のとなるため、このような場合には、ポリシリコン層の
みより構成されるゲート電極をパターニングするに際し
ても同様に反射防止膜が設けられる。

【００１１】一方、Ａｌ系配線層１７上に該Ａｌ系配線
層１７と共通パターンをもって積層された反射防止膜１
８は、Ａｌ系配線層１７のパターニングのためのフォト
リソグラフィに際して用いられたものである。具体的に
は、図８に示されるように、ＳｉＯ系層間絶縁膜１１に
コンタクト・ホール１３，１４を開口した後、バリアメ
タルとしてＴｉ膜１５およびＴｉＮ膜１６を成膜し、続
いて、Ａｌ系配線層１７したら、フォトレジスト塗膜１
９を形成するに先立って反射防止膜１８を成膜する。そ
して、該反射防止膜１８によってＡｌ系配線層１７から
の強い反射光を防止しながら、フォトレジスト塗膜１９
の選択露光を行う。そして、選択露光後、現像処理を経
て形成されたフォトレジストパターンをマスクとして、
反射防止膜１８、Ａｌ系配線層１７、Ｔｉ膜１５および
ＴｉＮ膜１６をエッチングすれば、図６に示されるよう
に、Ａｌ系配線層１７が所望形状にて形成される。

【００１２】さらに、上述の反射防止膜１８は、Ａｌ系
配線層１７のパターニング終了後にも存続されることに
よって、Ａｌ系配線層１７上に図示しないＳｉＯ系層間
絶縁膜を形成し、これにビア・ホールを開口するための
フォトリソグラフィを行うような場合、再びＡｌ系配線
層１７からの強い反射光の影響を防止する働きをする。

【００１３】

【発明が解決しようとする課題】以上のように、反射防
止膜７，１８は、ゲート電極１０９、Ａｌ系配線層１７
のパターニングに際して用いられた後、これらの上に設
けられる材料層のパターニングに際しても使用できるこ
とから、製造されたＭＯＳ型トランジスタの中に存続さ
れている。しかしながら、この反射防止膜７，１８を構
成するＳｉＯＮ系薄膜には、２０％程度もの水素が含有
されており、反射防止膜７，１８として成膜された後、
不純物の活性化アニールやパッシベーション等の加熱工
程にて、水素を周囲へ拡散させてしまう。そして、この
ようにして拡散した水素がゲート絶縁膜３にまで達する
と、いわゆるホットキャリア耐性を劣化させる虞れがあ
る。

【００１４】これを防止するには、反射防止膜を使用す
る度に、これをエッチング除去することが考えられる
が、反射防止膜とその直下の材料層との選択比がとれな
かったり、同一の反射防止膜を１回しか使用できなくな
るため、フォトリソグラフィの度に該反射防止膜の成膜
工程を要することになるといった問題もある。

【００１５】そこで本発明は、かかる従来の実情に鑑み
て提案されたものであり、ＳｉＯＮ系薄膜よりなる反射
防止膜を存続させたままでも、ゲート絶縁膜への水素の
拡散が防止できる構造を有する半導体装置を提供するこ
とを目的とする。

【００１６】

【課題を解決するための手段】本発明に係る半導体装置
は、上述の目的を達成するために提案されたものであ
り、基板上に、少なくとも、ゲート絶縁膜、ゲート電
極、ＳｉＯＮ系薄膜、上層配線が形成されてなる半導体
装置において、前記ゲート電極がＴｉ層を含むものであ
る。特に、Ｓｉ基板上にＳｉＯ系材料膜よりなるゲート
絶縁膜が形成されている場合、ゲート電極の一部がＴｉ
層にて構成されて好適である。

【００１７】ゲート電極は、通常、ポリシリコン層ある
いはアモルファスシリコン層より構成され、低抵抗化を
図る場合には、さらに高融点金属シリサイドが積層され
てなる。本発明においては、ポリシリコン層あるいはア
モルファスシリコン層上にＴｉ層が積層されてゲート電
極が構成される。該Ｔｉ層は導電材料層であるため、当
然ゲート電極の一部として機能するが、ＳｉＯＮ系薄膜
から拡散してくる水素を吸収することができることか
ら、ゲート絶縁膜への水素到達を防止するトラップとし
ても機能する。

【００１８】そして、このゲート電極はチタンシリサイ
ド層を含むものとされて好適である。即ち、ポリシリコ
ン層あるいはアモルファスシリコン層上にチタンシリサ
イド層が設けられれば、ゲート電極はポリサイド構造と
なり、低抵抗化が図られる。

【００１９】なお、該チタンシリサイド層を形成するに
は、ＣＶＤによってチタンシリサイド層として成膜して
もよいが、ポリシリコン層あるいはアモルファスシリコ
ン層上にＴｉ層を成膜し、熱処理により、両層の界面に
てＴｉのシリサイデーションを行う方が簡便であり、こ
の方法を適用すると、通常のポリサイド構造を有するゲ
ート電極の形成プロセスに比して生産性が劣化すること
もない。但し、シリサイデーションを行う場合、ポリシ
リコン層あるいはアモルファスシリコン層、Ｔｉ層のど
ちらも全て消費されてしまうことがないように、膜厚設
定および熱処理の条件を適正化しておくことが必要であ
る。

【００２０】ところで、ＳｉＯＮ系薄膜をプラズマＣＶ
Ｄにて成膜すると、原料ガスの流量比に基づいてその原
子組成比を調整でき、その光学定数を制御することがで
きる。このため、該ＳｉＯＮ系薄膜を反射防止膜として
最適な膜厚にて設けると、下地材料層や使用する露光光
に応じた最適な露光が行える。

【００２１】特に、ゲート電極を微細にパターニングす
るためのフォトリソグラフィに際しては、ゲート電極を
構成する材料層からの反射光を防止するために、反射防
止膜としてＳｉＯＮ系薄膜が設けられて好適である。そ
して、この反射防止膜をフォトリソグラフィ後も存続さ
せると、該反射防止膜はゲート電極と共通パターンをも
って積層されることとなる。

【００２２】また、上層配線をパターニングするための
フォトリソグラフィに際しても、Ａｌ等の光反射率の高
い上層配線からの強い反射光を防止するために、反射防
止膜としてＳｉＯＮ系薄膜が設けられて好適である。そ
して、この反射防止膜をフォトリソグラフィ後も存続さ
せれば、該反射防止膜は上層配線と共通パターンをもっ
て積層されることとなる。なお、上層配線上にさらに層
間絶縁膜を設け、該層間絶縁膜のパターニングのための
フォトリソグラフィを行うならば、該上層配線上に存続
する反射防止膜によって、再び上層配線からの反射光を
防止することができる。

【００２３】但し、上層配線を成膜するに際し予めバリ
ヤメタルとしてＴｉ膜が設けられている場合には、この
Ｔｉ膜によっても水素の吸収が起こるため、上層配線上
のＳｉＯＮ系薄膜からゲート絶縁膜へ到達する水素は極
めて少なくなる。

【００２４】

【作用】Ｔｉ層には水素を吸収する性質があるため、本
発明を適用して、ゲート電極の一部をＴｉ層より構成す
ると、該ゲート電極より上方に設けられたＳｉＯＮ系薄
膜から拡散する水素がゲート絶縁膜へ到達しにくくな
る。このため、ゲート絶縁膜がＳｉＯ系材料膜からなる
場合にも、ホットキャリア耐性が向上し、半導体装置の
信頼性を高めることができる。

【００２５】また、ゲート電極にチタンシリサイド層が
含まれると、ゲート電極をポリシリコン層あるいはアモ
ルファスシリコン層のみから構成した場合に比して、低
抵抗化を図ることができる。

【００２６】ところで、本発明に係る半導体装置は、Ｓ
ｉＯＮ系薄膜がゲート電極のパターニングに際して反射
防止膜として用いられる場合と、ＳｉＯＮ系薄膜が配線
のパターニングに際して反射防止膜として用いられる場
合のいずれの場合においても、また、両者に用いられる
場合においても、ホットキャリア耐性が劣化することは
ない。これは、以下のような理由による。

【００２７】ゲート絶縁膜において膜質が最も厳しく管
理されるべき部分は、チャネル領域に接する部分であ
る。なお、チャネル領域は、上記ソース領域とドレイン
領域との間に形成される領域であるため、該ソース領域
と該ドレイン領域の広がりによって規制される。このソ
ース領域とドレイン領域は、通常、ゲート電極をマスク
として基板に不純物を注入し、さらに該不純物の活性化
および拡散を行うことにより設けられるため、チャネル
領域はゲート電極のエッジよりも多少内側に存在するこ
とになる。本発明においては、Ｔｉ層がゲート電極パタ
ーンを有しているため、チャネル領域に接する部分にお
けるゲート絶縁膜は、ゲート電極上のＳｉＯＮ系薄膜か
ら拡散してくる水素からも、上層配線上のＳｉＯＮ系薄
膜から拡散してくる水素からもほぼ守られることとな
る。そして、このようにチャネル領域に接する部分にお
けるゲート絶縁膜の膜質が良好に保てれば、ホットキャ
リア耐性を向上させることができる。

【００２８】

【実施例】以下、本発明を適用した具体的な実施例につ
いて、図面を参照しながら説明する。

【００２９】本実施例は、ＭＯＳ型トランジスタに対し
て本発明を適用したものであり、反射防止膜として設け
られたＳｉＯＮ系薄膜から拡散する水素をゲート絶縁膜
に到達させないための構造を有するものである。

【００３０】このＭＯＳ型トランジスタは、図１に示さ
れるように、素子分離領域２およびゲート絶縁膜３が形
成されたＳｉ基板１上にて、ポリシリコン層４、Ｔｉ層
５、これらに挟み込まれたチタンシリサイド層６よりな
るゲート電極９が形成されてなる。該ゲート電極９の上
にはＳｉＯＮ系薄膜よりなる反射防止膜７が、該ゲート
電極９と共通パターンをもって積層されており、該ゲー
ト電極の両壁面にはサイドウォール１０が設けられてい
る。さらに、これらの上には、ＳｉＯ系層間絶縁膜１
１、Ａｌ系配線層１７が積層されている。そして、該Ａ
ｌ系配線層１７は、ＳｉＯ系層間絶縁膜１１に開口され
たコンタクト・ホール１３を介してソース／ドレイン領
域１２と電気的に接続され、コンタクト・ホール１４を
介してゲート電極９と電気的に接続されている。

【００３１】なお、Ａｌ系配線層１７の下層には、バリ
ヤメタルとして用いられたＴｉ膜１５およびＴｉＮ膜１
６が設けられており、該Ａｌ系配線層１７上には、Ｓｉ
ＯＮ系薄膜よりなる反射防止膜１８が、該Ａｌ系配線層
１７と共通パターンをもって積層されている。

【００３２】このような構成を有するＭＯＳ型トランジ
スタについて、電気特性の測定を行ったところ、ゲート
電極９中にＴｉ層５を有さない従来型のＭＯＳ型トラン
ジスタに比して、大幅にホットキャリア耐性が向上し
た。これより、ＳｉＯＮ系薄膜よりなる反射防止膜７，
１８が存続されても、ゲート電極９に含まれるＴｉ層５
によってゲート絶縁膜３への水素の到達が防止されたこ
とがわかった。

【００３３】なお、以上のような構成を有するＭＯＳ型
トランジスタは、下記のようにして製造することができ
る。以下、図２〜図５を用いて製造プロセスについて説
明する。

【００３４】先ず、図２に示されるように、素子分離領
域２、ゲート絶縁膜３が形成されたＳｉ基板１に対し、
ゲート電極９の構成材料層であるｎ型のポリシリコン層
４、チタンシリサイド層６、Ｔｉ層５を形成し、さらに
ＳｉＯＮ系薄膜よりなる反射防止膜７、フォトレジスト
塗膜８を形成した。

【００３５】具体的には、Ｓｉ基板１に対し、いわゆる
ＬＯＣＯＳ法を適用した選択酸化によって、２７０ｎｍ
なる厚さの素子分離領域２を形成し、Ｈ₂ガスとＯ₂ガ
スの雰囲気下、８５０℃にて熱酸化によって、８ｎｍな
るゲート絶縁膜３を形成した。その後、原料ガスとして
ＳｉＨ₄、ＰＨ₃を用い、５５０℃にてＣＶＤを行っ
て、ｎ型のポリシリコン層４を７０ｎｍなる膜厚に成膜
し、続いて、スパッタリングによりＴｉ層５を３０〜１
００ｎｍなる膜厚に成膜した。

【００３６】そして、６００℃にて３０秒、８００℃に
て２０秒、ラピット・サーマル・アニール（ＲＴＡ）を
行うことにより、ポリシリコン層４とＴｉ層５との界面
にて、Ｔｉのシリサイデーションを行わせ、チタンシリ
サイド層６を形成した。その後、原料ガスとしてＳｉＨ
₄とＮ₂Ｏを用い、３６０℃にてプラズマＣＶＤを行う
ことにより、Ｔｉ層５の上にＳｉＯＮ系薄膜よりなる反
射防止膜７を成膜してから、フォトレジスト塗膜８を形
成した。なお、反射防止膜７の光学定数は、複素屈折率
の実数部ｎが２．１０、虚数部係数ｋが０．６２となる
ように設定した。

【００３７】次に、図３に示されるように、ゲート電極
９のパターニングを行った。具体的には、反射防止膜７
によってＴｉ層５からの強い反射光を防止しながら、２
４８ｎｍなる波長の露光光を用いてフォトレジスト塗膜
８の選択露光を行った。続いて、現像処理を経て形成さ
れたフォトレジスト・パターンをマスクとして、反射防
止膜７、Ｔｉ層５、チタンシリサイド層６、ポリシリコ
ン層４に対して、反応性イオンエッチング（ＲＩＥ）を
行った。これにより、所望形状にパターニングされたゲ
ート電極９が形成できた。なお、反射防止膜７の除去を
行わなかったため、反射防止膜７はゲート電極９上に存
続された状態となった。

【００３８】その後、図４に示されるように、サイドウ
ォール１０、ＳｉＯ系層間絶縁膜１１を形成した。具体
的には、以上のようにして形成されたゲート電極９を被
覆するごとくウェハ全面に亘って、ＣＶＤによりＳｉＯ
₂層を１５０ｎｍ成膜した後、異方性エッチングを行う
ことにより、ゲート電極９の両壁面を被覆するサイドウ
ォール１０を形成した。続いて、ＣＶＤによりＳｉＯ系
層間絶縁膜１１を３００ｎｍなる膜厚にて成膜した。な
お、サイドウォール１０の形成前には、Ａｓをイオン加
速エネルギー２０ｋｅＶ、ドース量６×１０¹²個／ｃｍ
²なる条件にてイオン注入することにより浅い拡散領域
を形成し、サイドウォール１０の形成後には、Ａｓをイ
オン加速エネルギー２０ｋｅＶ、ドース量３×１０¹⁵個
／ｃｍ²なる条件にてイオン注入することにより深い拡
散領域を形成し、その後、１０５０℃にて１０秒間、Ｒ
ＴＡを行って、注入した不純物を活性化および拡散させ
ることによって、ソース／ドレイン領域１２を形成し
た。

【００３９】そして、図５に示されるように、ソース／
ドレイン領域１２やゲート電極９に電気的に接続するＡ
ｌ系配線層１７を形成した。

【００４０】具体的には、先ず、上記ＳｉＯ系層間絶縁
膜１１に対するフォトリソグラフィおよびエッチングに
より、ソース／ドレイン領域１２に臨むコンタクト・ホ
ール１３、ゲート電極９に臨むコンタクト・ホール１４
をそれぞれ開口した。なお、このコンタクト・ホール１
３，１４を開口するためのフォトリソグラフィにおいて
も、反射防止膜７によりＴｉ層５からの反射光を防止し
た。

【００４１】その後、ウェハ表面から該コンタクト・ホ
ール１３，１４内部を被覆するごとく、スパッタリング
によりＴｉ膜１５を３０ｎｍ、ＴｉＮ膜１６を７０ｎｍ
なる膜厚して成膜し、続いて、上記コンタクト・ホール
１３，１４内部を埋め込みながら、１％Ｓｉを含むＡｌ
系配線層１７をスパッタリングにて３００ｎｍなる膜厚
に成膜した。そして、ゲート電極９上の反射防止膜７を
成膜するのと同様にして、上記Ａｌ系配線層１７上に反
射防止膜１８を２３ｎｍなる膜厚にて成膜してから、フ
ォトレジスト塗膜１８を形成した。なお、反射防止膜１
８の光学定数は、複素屈折率の実数部ｎが２．１６、虚
数部係数ｋが０．８７５となるように設定した。

【００４２】上述のようなウェハに対して、反射防止膜
１８によりＡｌ系配線層１７からの強い反射光を防止し
ながら、２４８ｎｍなる露光光を用いてフォトレジスト
塗膜１９の選択露光を行い、続いて、現像処理を施して
フォトレジスト塗膜１９を所望形状にパターニングし
た。そして、これをマスクとして、反射防止膜１８、Ａ
ｌ系配線層１７、Ｔｉ膜１５およびＴｉＮ膜１６をＲＩ
Ｅによってエッチングすることによって、Ａｌ系配線層
１７を所望形状にパターニングした。その後、フォトレ
ジスト塗膜１９を除去し、Ｎ₂ガス中にＨ₂ガスを２％
添加したガス雰囲気下、４００℃にてアニールを行うこ
とにより、図１に示されたＭＯＳ型トランジスタが完成
した。

【００４３】なお、反射防止膜１８の除去を行わなかっ
たため、該反射防止膜１８はＡｌ系配線層１７上に存続
された状態となった。この反射防止膜１８は、パターニ
ングされたＡｌ系配線層１７を被覆して設けられたＳｉ
Ｏ系層間絶縁膜（図示せず。）にビア・ホールを開口す
るためのパターニングを行う場合にも、Ａｌ系配線層１
７からの反射光を防止する働きをする。

【００４４】以上、本発明に係る半導体装置を適用した
具体例について説明したが、本発明は上述の実施例に限
定されるものではなく、種々の変形変更が可能である。
本発明は該反射防止膜から拡散する水素を吸収可能なＴ
ｉ層５がゲート電極９の一部として形成されたものであ
ることから、該Ｔｉ層５よりも上層であれば、いずれの
位置に反射防止膜が存続されていてもよく、ゲート電極
９およびＡｌ系配線層１７上に限られない。もちろん、
ゲート電極９のパターン寸法が大きく、該ゲート電極９
のパターニングに際して反射防止膜７が必要ない場合
等、上述した位置に反射防止膜が設けられていなくとも
よい。また、ゲート電極９におけるポリシリコン層４の
代わりにアモルファスシリコン層を設ける等、ウェハの
構成や各材料層の成膜条件も上述した実施例に限られな
い。

【００４５】

【発明の効果】以上の説明から明らかなように、本発明
に係る半導体装置においては、ＳｉＯＮ系薄膜から拡散
する水素がゲート絶縁膜へ到達しにくいため、ＳｉＯＮ
系薄膜を存続させたままでも半導体装置のホットキャリ
ア耐性が劣化しない、即ち、従来の半導体装置に比して
大幅にホットキャリア耐性を向上させることができる。

【００４６】また、ゲート電極の一部を構成するチタン
シリサイド層は、ポリシリコン層あるいはアモルファス
シリコン層上にＴｉ層を成膜した後、熱処理することに
よって、両者の界面に容易に生成させることができ、該
チタンシリサイド層を形成することにより、ゲート電極
の低抵抗化を図ることができる。

【００４７】さらに、本発明の半導体装置においては、
ＳｉＯＮ系薄膜の存続によるホットキャリア耐性の劣化
が防がれているため、該半導体装置を製造するに際し
て、ＳｉＯＮ系薄膜の除去工程を削減できる。また、Ｓ
ｉＯＮ系薄膜を存続させることにより、該ＳｉＯＮ系薄
膜を次のフォトリソグラフィにも使用することができ、
生産性にも優れている。

【００４８】したがって、本発明を適用すると、非常に
信頼性の高い半導体装置を大幅なコスト上昇を伴わずに
提供可能となり、工業的価値が極めて高い。

【図面の簡単な説明】

【図１】本発明の半導体装置の一構成例を示す模式的断
面図である。

【図２】図１のウェハの製造プロセスを示すものであ
り、ポリシリコン層とＴｉ層との界面にてチタンシリサ
イド層が形成されてから、反射防止膜が成膜され、フォ
トレジスト塗膜が形成された状態を示す模式的断面図で
ある。

【図３】図２のウェハにおいて、ゲート電極のパターニ
ングがなされた状態を示す模式的断面図である。

【図４】図３のウェハにおいて、サイドウォール、ソー
ス／ドレイン領域、ＳｉＯ系層間絶縁膜が形成された状
態を示す模式的断面図である。

【図５】図４のウェハにおいて、ゲート電極およびソー
ス／ドレイン領域と電気的に接続するＡｌ系配線層が形
成された状態を示す模式的断面図である。

【図６】従来の半導体装置の一構成例を示す模式的断面
図である。

【図７】図６のウェハの製造プロセスを示すものであ
り、ポリシリコン層とタングステンシリサイド層、反射
防止膜が成膜され、フォトレジスト塗膜が形成された状
態を示す模式的断面図である。

【図８】図６のウェハにおいて、ソース／ドレイン領
域、ＳｉＯ系層間絶縁膜が形成され、ゲート電極および
ソース／ドレイン領域と電気的に接続するＡｌ系配線層
が形成された状態を示す模式的断面図である。

【符号の説明】

１Ｓｉ基板２素子分離領域３ゲート絶縁膜４ポリシリコン層５Ｔｉ層６チタンシリサイド層７，１８反射防止膜８，１９フォトレジスト塗膜１０サイドウォール１１ＳｉＯ系層間絶縁膜１２ソース／ドレイン領域１３，１４コンタクト・ホール１５Ｔｉ膜１６ＴｉＮ膜１７Ａｌ系配線層

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 21/3205 Ｈ０１Ｌ 21/88 Ｒ

Claims

【特許請求の範囲】

【請求項１】基板上に、少なくとも、ゲート絶縁膜、
ゲート電極、酸窒化シリコン系薄膜、上層配線が形成さ
れてなる半導体装置において、前記ゲート電極がチタン層を含むことを特徴とする半導
体装置。
【請求項２】前記ゲート絶縁膜が酸化シリコン系材料
膜であることを特徴とする請求項１記載の半導体装置。
【請求項３】前記ゲート電極がチタンシリサイド層を
含むことを特徴とする請求項１または請求項２記載の半
導体装置。
【請求項４】前記酸窒化シリコン系薄膜は、ゲート電
極をパターニングする際の反射防止膜であり、該ゲート
電極と共通パターンをもって積層されてなることを特徴
とする請求項１ないし請求項３のいずれか１項に記載の
半導体装置。
【請求項５】前記酸窒化シリコン系薄膜は、上層配線
をパターニングする際の反射防止膜であり、該上層配線
と共通パターンをもって積層されてなることを特徴とす
る請求項１ないし請求項３のいずれか１項に記載の半導
体装置。