JP2009081268A - ヒロックの発生状況の評価パターン及びそれを備えた基板、並びに評価方法 - Google Patents
ヒロックの発生状況の評価パターン及びそれを備えた基板、並びに評価方法 Download PDFInfo
- Publication number
- JP2009081268A JP2009081268A JP2007249246A JP2007249246A JP2009081268A JP 2009081268 A JP2009081268 A JP 2009081268A JP 2007249246 A JP2007249246 A JP 2007249246A JP 2007249246 A JP2007249246 A JP 2007249246A JP 2009081268 A JP2009081268 A JP 2009081268A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- evaluation pattern
- annular
- evaluation
- isolated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000011156 evaluation Methods 0.000 title claims abstract description 60
- 239000000758 substrate Substances 0.000 title claims abstract description 28
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- 229910000838 Al alloy Inorganic materials 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 8
- 238000001514 detection method Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000008646 thermal stress Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【解決手段】本発明の評価パターン11は、ヒロック4の発生状況を評価する評価パターン11であって、絶縁膜12の上層に形成された所定の配線幅W1の環状配線13aと、環状配線13aの対向する2点間を縦横に接続する多数の格子配線13bとを有する格子状パターン13と、格子間に、環状配線13aと所定の隙間寸法L1をあけて配置された孤立配線14とを備える。
【選択図】図1
Description
(1)図6(a)に示すように、太い配線2同士が他の配線3aで相互接続された格好の配線パターンにヒロック4が発生しやすい。
(2)図6(b)に示すように、折れ曲がった太い配線2のコーナ部近傍にヒロック4が発生しやすい。
ヒロックの発生状況を評価する評価パターンであって、
環状配線と、環状配線で取り囲まれる領域を複数の領域に区画する縦横に交差して配置され環状配線より細い配線幅の格子配線と、
環状配線と格子配線の間または格子配線間に配置された孤立配線とを備えた評価パターンである。
環状配線と、環状配線で取り囲まれる領域を複数の領域に区画する縦横に交差して配置され環状配線より細い配線幅の格子配線と、
環状配線と格子配線の間または格子配線間に配置された孤立配線とを備えたヒロックの発生状況の評価パターンが、基板の一部領域、または基板全面に設けられた基板である。基板としては半導体基板、ガラス基板、セラミック基板などが用いられる。
環状配線と、環状配線で取り囲まれる領域を複数の領域に区画する縦横に交差して配置され環状配線より細い配線幅の格子配線と、
環状配線と格子配線の間または格子配線間に配置された孤立配線とを備えた評価パターンを用いた評価方法であって、環状配線と孤立配線との間に所定の電圧を印加し、電気的導通または非導通を検知してヒロックの発生を検出する評価方法である。
2 太い配線
3 細い配線
3a 他の配線
4 ヒロック
5 近接配線
11 本発明の評価パターン
12 絶縁膜
13a 環状配線
13b 格子配線
13 格子状パターン
14 孤立配線
15 コンタクトプラグ
16 導電配線
17 第1電極パッド
18 第2電極パッド
19 半導体基板
20 製品形成領域
21 評価用領域
22 直流電源
23 電流計
24a,24b プローブ針
A 対向領域
L1 環状配線13aと孤立配線14との間の隙間寸法
L2 環状配線13aと孤立配線14との対向長
W1 環状配線13aの配線幅
W2 格子配線13bの配線幅
Claims (13)
- ヒロックの発生状況を評価する評価パターンであって、
環状配線と、前記環状配線で取り囲まれる領域を複数の領域に区画する縦横に交差して配置され前記環状配線より細い配線幅の格子配線と、
前記環状配線と前記格子配線の間または前記格子配線間に配置された孤立配線とを備えた評価パターン。 - 前記孤立配線は、前記環状配線と所定の隙間寸法をあけて対向配置された請求項1に記載の評価パターン。
- 前記孤立配線は、前記環状配線と対向するすべての前記格子配線間に配置された請求項1または2に記載の評価パターン。
- 前記環状配線、前記格子配線および前記孤立配線は、絶縁膜の上層に形成され、前記孤立配線は、前記絶縁膜に設けられたビアを通して前記絶縁膜の下層に形成された導電配線に接続された請求項1から3のいずれかに記載の評価パターン。
- 前記環状配線および前記孤立配線は、前記絶縁膜から露出した第1電極パッドおよび第2電極パッドに、それぞれ接続された請求項1から4のいずれかに記載の評価パターン。
- 前記環状配線の配線幅は、10μm以上である請求項1から5のいずれかに記載の評価パターン。
- 前記格子配線の配線幅は、0.4〜1.0μmの範囲である請求項1から6のいずれかに記載の評価パターン。
- 前記環状配線と前記孤立配線との間の隙間寸法は、0.1〜0.5μmの範囲である請求項1から7のいずれかに記載の評価パターン。
- 前記環状配線は、正方形状である請求項1から8のいずれかに記載の評価パターン。
- 前記格子配列を行数,列数を同数として、評価パターン全体を上下左右対称とした請求項1から9のいずれかに記載の評価パターン。
- 前記環状配線、前記格子配線および前記孤立配線は、アルミニウムまたはアルミニウム合金からなる請求項1から10のいずれかに記載の評価パターン。
- 請求項1から11のいずれかに記載の評価パターンが、基板の一部領域、または基板全面に設けられた基板。
- 請求項1から11のいずれかに記載の評価パターンを用いた評価方法であって、前記環状配線と前記孤立配線との間に所定の電圧を印加し、電気的導通または非導通を検知してヒロックの発生を検出する評価方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007249246A JP2009081268A (ja) | 2007-09-26 | 2007-09-26 | ヒロックの発生状況の評価パターン及びそれを備えた基板、並びに評価方法 |
US12/232,486 US7807998B2 (en) | 2007-09-26 | 2008-09-18 | Evaluation pattern suitable for evaluation of lateral hillock formation |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007249246A JP2009081268A (ja) | 2007-09-26 | 2007-09-26 | ヒロックの発生状況の評価パターン及びそれを備えた基板、並びに評価方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009081268A true JP2009081268A (ja) | 2009-04-16 |
Family
ID=40470963
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007249246A Pending JP2009081268A (ja) | 2007-09-26 | 2007-09-26 | ヒロックの発生状況の評価パターン及びそれを備えた基板、並びに評価方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7807998B2 (ja) |
JP (1) | JP2009081268A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05315335A (ja) * | 1992-05-08 | 1993-11-26 | Nec Corp | 半導体集積回路 |
JPH08115914A (ja) * | 1994-10-14 | 1996-05-07 | Hitachi Ltd | 半導体装置 |
JP2002009073A (ja) * | 2000-06-19 | 2002-01-11 | Mitsubishi Electric Corp | 半導体装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3481222B2 (ja) * | 2001-09-07 | 2003-12-22 | 松下電器産業株式会社 | 配線構造及びその設計方法 |
JP2004247360A (ja) * | 2003-02-10 | 2004-09-02 | Nec Electronics Corp | 半導体信頼性評価装置およびその評価方法 |
EP1633175A4 (en) * | 2003-09-29 | 2009-11-11 | Ibiden Co Ltd | INSULATION INTERIOR FOR PRINTED CONNECTION CARD, PRINTED CONNECTION CARD, AND METHOD OF MANUFACTURING THE SAME |
JP2008047589A (ja) * | 2006-08-11 | 2008-02-28 | Nec Electronics Corp | 電気特性評価パターン、電気特性評価方法、半導体装置の製造方法および信頼性保証方法 |
-
2007
- 2007-09-26 JP JP2007249246A patent/JP2009081268A/ja active Pending
-
2008
- 2008-09-18 US US12/232,486 patent/US7807998B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05315335A (ja) * | 1992-05-08 | 1993-11-26 | Nec Corp | 半導体集積回路 |
JPH08115914A (ja) * | 1994-10-14 | 1996-05-07 | Hitachi Ltd | 半導体装置 |
JP2002009073A (ja) * | 2000-06-19 | 2002-01-11 | Mitsubishi Electric Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US20090079459A1 (en) | 2009-03-26 |
US7807998B2 (en) | 2010-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104849880B (zh) | 显示器面板teg测试组件及其形成方法和测试方法 | |
WO2005069018A1 (ja) | 電気的接続装置及び接触子 | |
TW200935125A (en) | Peripheral circuit | |
TWI430411B (zh) | 堆式防護結構 | |
JP6781598B2 (ja) | プローブカード | |
JP2009081268A (ja) | ヒロックの発生状況の評価パターン及びそれを備えた基板、並びに評価方法 | |
TW200939445A (en) | Active device array mother substrate | |
CN104183510B (zh) | 半导体装置的制造方法 | |
TWI288452B (en) | Semiconductor test circuit structure and method of testing semiconductor circuit | |
JP2006003191A (ja) | 電気的接続装置 | |
TW200405499A (en) | Semiconductor device including evaluation elements | |
JP5075585B2 (ja) | 電気的接続装置 | |
JP2009049269A (ja) | 半導体装置 | |
JP2004207353A (ja) | 半導体装置及びその検査方法 | |
JP2012014854A (ja) | シート状コネクタ、及びその製造方法 | |
JP3563289B2 (ja) | 配線間ショート検出用テストエレメントグループ、その製造方法及び配線間ショート検出方法 | |
KR100787745B1 (ko) | 반도체 제조용 pcm 테스트 패턴 | |
JP2015056411A (ja) | 半導体装置 | |
JP2018157140A (ja) | 半導体装置およびその製造方法 | |
CN115910822A (zh) | 一种金属连线电性测试结构 | |
KR100676612B1 (ko) | 반도체 소자의 패드 | |
JP2010192521A (ja) | 半導体装置の製造方法及びteg素子 | |
JP2007078386A (ja) | プローブカードおよび半導体素子検査方法 | |
JP2008002804A (ja) | プローブカード及びその製造方法 | |
JPH081444B2 (ja) | プローブ組立体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100426 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100517 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120426 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120815 |