JP2009081268A - ヒロックの発生状況の評価パターン及びそれを備えた基板、並びに評価方法 - Google Patents

ヒロックの発生状況の評価パターン及びそれを備えた基板、並びに評価方法 Download PDF

Info

Publication number
JP2009081268A
JP2009081268A JP2007249246A JP2007249246A JP2009081268A JP 2009081268 A JP2009081268 A JP 2009081268A JP 2007249246 A JP2007249246 A JP 2007249246A JP 2007249246 A JP2007249246 A JP 2007249246A JP 2009081268 A JP2009081268 A JP 2009081268A
Authority
JP
Japan
Prior art keywords
wiring
evaluation pattern
annular
evaluation
isolated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007249246A
Other languages
English (en)
Inventor
Takayuki Watanabe
孝幸 渡邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2007249246A priority Critical patent/JP2009081268A/ja
Priority to US12/232,486 priority patent/US7807998B2/en
Publication of JP2009081268A publication Critical patent/JP2009081268A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】本発明の課題は、ヒロックの発生状況をより効率的に把握することができる評価パターン及びそれを備えた半導体基板、並びに評価方法を提供することである。
【解決手段】本発明の評価パターン11は、ヒロック4の発生状況を評価する評価パターン11であって、絶縁膜12の上層に形成された所定の配線幅W1の環状配線13aと、環状配線13aの対向する2点間を縦横に接続する多数の格子配線13bとを有する格子状パターン13と、格子間に、環状配線13aと所定の隙間寸法L1をあけて配置された孤立配線14とを備える。
【選択図】図1

Description

本発明は、アルミ配線等に発生するヒロックの発生状況の評価パターン及びそれを備えた基板、並びに評価方法に関する。
アルミニウムまたはアルミニウム合金からなる配線等には、その後の熱処理によるストレスでアルミニウム結晶が突起状に異常成長するヒロックが発生することが知られている。
とくに、基板面に水平方向に成長するラテラルヒロック(以降、単にヒロックと呼ぶ)は、太い配線幅の外縁に発生しやすく、大きいもので1μm以上に成長することもあり、隣接する配線間をショートさせるおそれがあった。
従来、このようなヒロックの発生に対して、図5に示すような配線パターンが提案されている。尚、図5は配線パターンの平面図である。
図5に示すように、従来の配線パターン1は、太い配線2(例えば10μm以上)の両サイドに、ヒロックが生じにくい細い配線3(例えば10μm未満)が太い配線2から分割して設けられている。
このような配線パターン1にすれば、万一、太い配線2の外縁からヒロック4が発生して細い配線3に接触しても両者は同電位であるため問題ない。
また、近接配線5に対しては、細い配線3が対向するため、ヒロック4は生じにくい。(例えば、特許文献1参照)。
特開平5−315335号広報
しかしながら、上記のような配線パターン1は、ヒロック4による配線間ショートは防止できるが、ヒロック4の発生状況を把握してプロセス評価を行うという観点では適しているとは言えなかった。
なぜなら、上記のような配線パターン1では、ヒロック4の発生を促す工夫が特に為されていないため、通常のヒロック4の発生頻度を考慮するとプロセス評価を行うための十分なヒロック4の発生個数が得られにくかった。
また、その数少ないヒロック4の発生状況を例えば光学顕微鏡などで観察して把握することは非常に時間がかかるため、その検出方法においても効率が悪かった。
このため、発明者は、ヒロックが比較的数多く発生している配線パターンを慎重に観察して次のような知見を得た。
その知見とは、
(1)図6(a)に示すように、太い配線2同士が他の配線3aで相互接続された格好の配線パターンにヒロック4が発生しやすい。
(2)図6(b)に示すように、折れ曲がった太い配線2のコーナ部近傍にヒロック4が発生しやすい。
この理由は、太い配線3同士が他の配線3aで相互接続されていると、熱ストレスが加わった際に、その熱ストレスが相互接続によって助長されるためと推定される。
ただし、このメカニズムは推定メカニズムであり、これに限定されるものではない。
本発明は上記の知見に基づいてなされたもので、本発明の課題は、ヒロックの発生状況を、より効率的に把握することができる評価パターン及びそれを備えた基板、並びに評価方法を提供することである。
本発明の評価パターンは、
ヒロックの発生状況を評価する評価パターンであって、
環状配線と、環状配線で取り囲まれる領域を複数の領域に区画する縦横に交差して配置され環状配線より細い配線幅の格子配線と、
環状配線と格子配線の間または格子配線間に配置された孤立配線とを備えた評価パターンである。
本発明の基板は、
環状配線と、環状配線で取り囲まれる領域を複数の領域に区画する縦横に交差して配置され環状配線より細い配線幅の格子配線と、
環状配線と格子配線の間または格子配線間に配置された孤立配線とを備えたヒロックの発生状況の評価パターンが、基板の一部領域、または基板全面に設けられた基板である。基板としては半導体基板、ガラス基板、セラミック基板などが用いられる。
また、本発明の評価方法は、
環状配線と、環状配線で取り囲まれる領域を複数の領域に区画する縦横に交差して配置され環状配線より細い配線幅の格子配線と、
環状配線と格子配線の間または格子配線間に配置された孤立配線とを備えた評価パターンを用いた評価方法であって、環状配線と孤立配線との間に所定の電圧を印加し、電気的導通または非導通を検知してヒロックの発生を検出する評価方法である。
本発明のヒロックの発生状況の評価パターン及びそれを備えた基板、並びに評価方法によると、ヒロックの発生状況を、より効率的に把握することができる。
以下に図面を参照して本発明の評価パターン及びそれを備えた半導体基板、並びに評価方法の実施例について説明する。
本発明の評価パターンの一例を図1,図2に示す。図1は斜視図、図2は各部の寸法を示す平面図である。
図1に示すように、評価パターン11は、絶縁膜12(図中、一点鎖線で示す)の上層に形成された所定の太い配線幅を有する矩形状または正方形状の環状配線13aと、環状配線13aで取り囲まれる領域を複数の領域に区画する縦横に交差して配置された細い配線幅の格子配線13bとで構成する格子状パターン13(図1,2中では5行×5列の格子配列)を備えている。
また、環状配線13aと対向する格子配線13b間には、環状配線13aと所定の隙間寸法をあけて配置された正方形状の孤立配線14を備えている。
ここで、環状配線13aと孤立配線14との対向領域A(図2中に破線円で示す)がヒロック4の検出領域となる。
尚、格子状パターン13および孤立配線14は、アルミニウムまたはアルミニウム合金からなる。
このような格子状パターン13では、上述したように、「太い配線同士(環状配線13a)が他の配線(格子配線13b)で相互接続された格好」となり、知見(1)を反映してヒロック4が発生しやすい。
また、環状配線13aは矩形状(正方形状)であるため、「折れ曲がった太い配線パターンのコーナ部」を4箇所、有しており、知見(2)を反映してヒロック4が発生しやすい。
また、矩形状(正方形状)の環状配線13aは、対向する2組の太い配線が直交配置された格好であるため、直交する2方向(図中、X,Y方向)のいずれの向きに発生するヒロック4に対しても検出領域を有し好適である。
またさらに、正方形状の環状配線13a内に、格子配列の行数,列数が同数となるようにして、評価パターン全体を上下左右対称なパターンとすると、直交する2方向(図中、X,Y方向)において、環状配線13aと孤立配線14との対向長の合計長さが同じとなり、同等の検出領域が得られて好適である。
環状配線13aは絶縁膜12上の所定位置に形成された第1電極パッド17に接続されている。
複数の孤立配線14は、絶縁膜12に設けられたビアを通してタングステンなどからなるコンタクトプラグ15で絶縁膜12の下層に形成された連結用のアルミニウムからなる導電配線16にそれぞれ接続され末端で統合されている。
そして、導電配線16は、絶縁膜12上の所定位置に形成された第2電極パッド18にコンタクトプラグ15で接続されている。すなわち、絶縁膜12を挟んで、絶縁膜12の上層に環状配線13a、格子配線13bおよび孤立配線14、第1,2電極パッド17,18が形成され、絶縁膜12の下層に導電配線16が形成されている。
評価パターン11の各部の寸法としては、図2に示すように、環状配線13aの配線幅W1は、ヒロック4が発生しやすいように10μm以上の太さとする。
また、環状配線13aと孤立配線14との間の隙間寸法L1は、発生するヒロック4で両者がショートしやすい寸法として、0.1〜0.5μmの範囲とする。
また、格子配線13bの配線幅W2は、熱ストレスを助長するためにはできるだけ太い方がよいが、環状配線13と孤立配線14との対向長L2を、より長く確保することを考慮して、0.4〜1.0μmの範囲とする。
このような評価パターン11は、ヒロック4が発生しやすくプロセス評価に適している。
上記のような評価パターン11を単位パターンとして、図3(a)に示すように、半導体基板19の上に製品形成領域20とは別に設けた一部の評価用領域21に配置してもよいし、また、図3(b)に示すように、基板19全面に単位パターンを多数設けて評価用基板として用いてもよい。また基板としては半導体基板以外に、ガラス基板やセラミック基板などが用いられる。
次に、上記のような評価パターン11を用いた評価方法は、図4に示すように、末端を直流電源22および電流計23に接続したプローブ針24a,24bをそれぞれ第1電極パッド17、第2電極パッド18に接触させて、環状 配線13と孤立配線14との間に所定の電圧を印加し、電流計23の電流値を読み取ることで電気的導通/非導通を検知してヒロック4の発生を検出する。
すなわち、ヒロック4によるパターン間ショートが発生していなければ非導通となり、ヒロック4によるパターン間ショートが発生していれば導通する。
このようにすると、光学顕微鏡などで観察するよりも効率よくヒロック4の発生を検出できる。
尚、上記では、5行×5列の格子配列の例で説明したが、特にこれに限るわけではなく、適宜、変更してもよい。また孤立配線は正方形状としたが矩形形状でもよい。
また、コンタクトプラグ15や導電配線16の材料は特に限定するものではなく導電体であれば何でもよい。
本発明は、ヒロックの発生状況をより効率的に把握することができる評価パターン及びそれを備えた半導体基板、並びに評価方法に適用できる。
本発明の評価パターンの一例の斜視図 本発明の評価パターンの一例の各部の寸法を示す平面図 本発明の評価パターンを備えた半導体基板の平面図 本発明の評価パターンを用いた評価方法を説明する斜視図 従来の配線パターンの平面図 知見を説明する平面図
符号の説明
1 従来の配線パターン
2 太い配線
3 細い配線
3a 他の配線
4 ヒロック
5 近接配線
11 本発明の評価パターン
12 絶縁膜
13a 環状配線
13b 格子配線
13 格子状パターン
14 孤立配線
15 コンタクトプラグ
16 導電配線
17 第1電極パッド
18 第2電極パッド
19 半導体基板
20 製品形成領域
21 評価用領域
22 直流電源
23 電流計
24a,24b プローブ針
A 対向領域
L1 環状配線13aと孤立配線14との間の隙間寸法
L2 環状配線13aと孤立配線14との対向長
W1 環状配線13aの配線幅
W2 格子配線13bの配線幅

Claims (13)

  1. ヒロックの発生状況を評価する評価パターンであって、
    環状配線と、前記環状配線で取り囲まれる領域を複数の領域に区画する縦横に交差して配置され前記環状配線より細い配線幅の格子配線と、
    前記環状配線と前記格子配線の間または前記格子配線間に配置された孤立配線とを備えた評価パターン。
  2. 前記孤立配線は、前記環状配線と所定の隙間寸法をあけて対向配置された請求項1に記載の評価パターン。
  3. 前記孤立配線は、前記環状配線と対向するすべての前記格子配線間に配置された請求項1または2に記載の評価パターン。
  4. 前記環状配線、前記格子配線および前記孤立配線は、絶縁膜の上層に形成され、前記孤立配線は、前記絶縁膜に設けられたビアを通して前記絶縁膜の下層に形成された導電配線に接続された請求項1から3のいずれかに記載の評価パターン。
  5. 前記環状配線および前記孤立配線は、前記絶縁膜から露出した第1電極パッドおよび第2電極パッドに、それぞれ接続された請求項1から4のいずれかに記載の評価パターン。
  6. 前記環状配線の配線幅は、10μm以上である請求項1から5のいずれかに記載の評価パターン。
  7. 前記格子配線の配線幅は、0.4〜1.0μmの範囲である請求項1から6のいずれかに記載の評価パターン。
  8. 前記環状配線と前記孤立配線との間の隙間寸法は、0.1〜0.5μmの範囲である請求項1から7のいずれかに記載の評価パターン。
  9. 前記環状配線は、正方形状である請求項1から8のいずれかに記載の評価パターン。
  10. 前記格子配列を行数,列数を同数として、評価パターン全体を上下左右対称とした請求項1から9のいずれかに記載の評価パターン。
  11. 前記環状配線、前記格子配線および前記孤立配線は、アルミニウムまたはアルミニウム合金からなる請求項1から10のいずれかに記載の評価パターン。
  12. 請求項1から11のいずれかに記載の評価パターンが、基板の一部領域、または基板全面に設けられた基板。
  13. 請求項1から11のいずれかに記載の評価パターンを用いた評価方法であって、前記環状配線と前記孤立配線との間に所定の電圧を印加し、電気的導通または非導通を検知してヒロックの発生を検出する評価方法。
JP2007249246A 2007-09-26 2007-09-26 ヒロックの発生状況の評価パターン及びそれを備えた基板、並びに評価方法 Pending JP2009081268A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007249246A JP2009081268A (ja) 2007-09-26 2007-09-26 ヒロックの発生状況の評価パターン及びそれを備えた基板、並びに評価方法
US12/232,486 US7807998B2 (en) 2007-09-26 2008-09-18 Evaluation pattern suitable for evaluation of lateral hillock formation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007249246A JP2009081268A (ja) 2007-09-26 2007-09-26 ヒロックの発生状況の評価パターン及びそれを備えた基板、並びに評価方法

Publications (1)

Publication Number Publication Date
JP2009081268A true JP2009081268A (ja) 2009-04-16

Family

ID=40470963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007249246A Pending JP2009081268A (ja) 2007-09-26 2007-09-26 ヒロックの発生状況の評価パターン及びそれを備えた基板、並びに評価方法

Country Status (2)

Country Link
US (1) US7807998B2 (ja)
JP (1) JP2009081268A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315335A (ja) * 1992-05-08 1993-11-26 Nec Corp 半導体集積回路
JPH08115914A (ja) * 1994-10-14 1996-05-07 Hitachi Ltd 半導体装置
JP2002009073A (ja) * 2000-06-19 2002-01-11 Mitsubishi Electric Corp 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3481222B2 (ja) * 2001-09-07 2003-12-22 松下電器産業株式会社 配線構造及びその設計方法
JP2004247360A (ja) * 2003-02-10 2004-09-02 Nec Electronics Corp 半導体信頼性評価装置およびその評価方法
EP1633175A4 (en) * 2003-09-29 2009-11-11 Ibiden Co Ltd INSULATION INTERIOR FOR PRINTED CONNECTION CARD, PRINTED CONNECTION CARD, AND METHOD OF MANUFACTURING THE SAME
JP2008047589A (ja) * 2006-08-11 2008-02-28 Nec Electronics Corp 電気特性評価パターン、電気特性評価方法、半導体装置の製造方法および信頼性保証方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315335A (ja) * 1992-05-08 1993-11-26 Nec Corp 半導体集積回路
JPH08115914A (ja) * 1994-10-14 1996-05-07 Hitachi Ltd 半導体装置
JP2002009073A (ja) * 2000-06-19 2002-01-11 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
US20090079459A1 (en) 2009-03-26
US7807998B2 (en) 2010-10-05

Similar Documents

Publication Publication Date Title
CN104849880B (zh) 显示器面板teg测试组件及其形成方法和测试方法
WO2005069018A1 (ja) 電気的接続装置及び接触子
TW200935125A (en) Peripheral circuit
TWI430411B (zh) 堆式防護結構
JP6781598B2 (ja) プローブカード
JP2009081268A (ja) ヒロックの発生状況の評価パターン及びそれを備えた基板、並びに評価方法
TW200939445A (en) Active device array mother substrate
CN104183510B (zh) 半导体装置的制造方法
TWI288452B (en) Semiconductor test circuit structure and method of testing semiconductor circuit
JP2006003191A (ja) 電気的接続装置
TW200405499A (en) Semiconductor device including evaluation elements
JP5075585B2 (ja) 電気的接続装置
JP2009049269A (ja) 半導体装置
JP2004207353A (ja) 半導体装置及びその検査方法
JP2012014854A (ja) シート状コネクタ、及びその製造方法
JP3563289B2 (ja) 配線間ショート検出用テストエレメントグループ、その製造方法及び配線間ショート検出方法
KR100787745B1 (ko) 반도체 제조용 pcm 테스트 패턴
JP2015056411A (ja) 半導体装置
JP2018157140A (ja) 半導体装置およびその製造方法
CN115910822A (zh) 一种金属连线电性测试结构
KR100676612B1 (ko) 반도체 소자의 패드
JP2010192521A (ja) 半導体装置の製造方法及びteg素子
JP2007078386A (ja) プローブカードおよび半導体素子検査方法
JP2008002804A (ja) プローブカード及びその製造方法
JPH081444B2 (ja) プローブ組立体

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100426

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120426

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120815