JP3563289B2 - 配線間ショート検出用テストエレメントグループ、その製造方法及び配線間ショート検出方法 - Google Patents
配線間ショート検出用テストエレメントグループ、その製造方法及び配線間ショート検出方法 Download PDFInfo
- Publication number
- JP3563289B2 JP3563289B2 JP06020099A JP6020099A JP3563289B2 JP 3563289 B2 JP3563289 B2 JP 3563289B2 JP 06020099 A JP06020099 A JP 06020099A JP 6020099 A JP6020099 A JP 6020099A JP 3563289 B2 JP3563289 B2 JP 3563289B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wirings
- semiconductor integrated
- integrated circuit
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ウエハ基板等に半導体集積回路と共に形成され、該半導体集積回路内の配線間ショートを検出するために用いられる配線間ショート検出用テストエレメントグループと、配線間ショート検出用テストエレメントグループの製造方法と、配線間ショート検出方法とに関するものである。
【０００２】
【従来の技術】
図４は、従来の配線間ショート検出用テストエレメントグループを示す構成図である。
このテストエレメントグループは、基板１の上部に図示しない半導体集積回路と共に形成された複数の下層配線２を備えている。基板１上には層間絶縁膜１ａが堆積され、該層間絶縁膜１ａ上に下層配線２が形成されている。各下層配線２は、基板１の図示しない半導体集積回路とは別の位置に独立し、同じ幅で平行に配列され、その間隔も等しくなっている。複数の下層配線２の間及び上部は、層間絶縁膜３で覆われている。層間絶縁膜３上には、２系統の櫛形の上層配線４，５が形成されている。櫛形の上層配線４における複数の櫛歯は、下層配線２と直交するように形成されている。櫛形の上層配線５における複数の櫛歯も、下層配線２と直交するように形成されている。上層配線４の櫛歯と上層配線５の櫛歯は、交互になるように配置されている。上層配線４，５は、前記半導体集積回路の検査対象の配線パターンと同一の製造工程により、形成されたものであり、該各上層配線４，５は、それぞれパッド６，７に接続されている。
【０００３】
このテストエレメントグループは、半導体集積回路における同一層内の配線間ショートを検出するために、基板１に形成されたものであり、下層配線２により上層配線４，５に段差を生じさせた構造にしている。段差を生じさせた構造を採用したのは、上層配線４，５の状態を悪化させてその部分にエッチング不良を発生させるためである。上層配線４，５の下層配線２の間隙に対応する部分では、エッチングが不完全となり、配線部材がフイラメント状に残り、この残った配線部材によって上層配線４の櫛歯と上層配線５の櫛歯とがつながった状態になる。上層配線４及び上層配線５と半導体集積回路内の検査対象の配線パターンとは同じ工程で形成されているので、上層配線４，５間の導通テストを行って導通状態を検出することにより、半導体集積回路にも配線間ショートが発生している危険性があるか否かを検出できる。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来のテストエレメントグループには、次のような課題があった。
上層配線４及び上層配線５に生じている段差は、下層配線２の配置により決定されるが、下層配線２の幅や間隔は一定でなので、最悪の状態が必ずしも上層配線４，５に設定されていないことがあり、半導体集積回路で配線間ショートが発生している場合でも、上層配線４，５の導通テストではそれが検出できない場合が考えられ、信頼性に課題があった。
【０００５】
【課題を解決するための手段】
前記課題を解決するために、本発明のうちの第１の発明は、配線間ショート検出用テストエレメントグループにおいて、次のような構成にしている。
即ち、半導体集積回路が形成された基板の上部に該半導体集積回路とは独立して形成され、所定の方向を向き互いに平行にかつ線幅を変えて配列された複数の下層配線と、下層配線間を埋めかつ該下層配線の上部を覆うように堆積された層間絶縁膜と、層間絶縁膜上に形成されて櫛形をなし、櫛形における複数の櫛歯が複数の下層配線とは直交する方向を向く第１の上層配線と、その層間絶縁膜上に形成されて櫛形をなし、櫛形における複数の櫛歯が前記下層配線とは直交する方向を向きかつ第１の上層配線の複数の櫛歯とは交互に配置された第２の上層配線とで構成している。
【０００６】
このような構成を採用したことにより、下層配線の線幅が変わるので、下層配線によって生じる段差の状態が複数種類でき、第１の上層配線と第２の上層配線にエッチング不良を発生させやすくなり、最悪の状態を設定できるようになる。
【０００７】
第２の発明では、テストエレメントグループにおいて、複数の下層配線は、線幅を変えてそれぞれ形成すると共に間隔を変えて配列している。
このような構成を採用したことにより、下層配線の幅及び間隔を変えるので、下層配線によって生じる段差の状態が複数種類でき、第１の上層配線と第２の上層配線にエッチング不良を発生させやすくなり、最悪の状態を設定できるようになる。
【０００８】
第３の発明では、第１または第２の発明のテストエレメントグループを製造する配線間ショート検出用テストエレメントグループの製造方法において、次のような製造方法を講じている。
即ち、前記半導体集積回路が形成される基板の上部に該半導体集積回路とは独立に、複数の下層配線を配列して形成し、下層配線間を埋めかつ該下層配線の上部を覆うように層間絶縁膜を堆積し、半導体集積回路中の検査対象の配線パターンを製造する工程と同じ工程により、第１の上層配線及び第２の上層配線を層間絶縁膜上に形成するようにしている。
このような製造方法を採用したことにより、第１の上層配線及び第２の上層配線が検査対象の配線パターンと同じ工程により形成されるので、半導体集積回路の配線パタンの製造条件に変動があっても、それが第１の上層配線及び第２の上層配線の状態に顕われ、下層配線によって生じる複数種類の段差において、その第１及び第２の上層配線の状態に応じてエッチング不良が発生する。
【０００９】
第４の発明では、配線間ショート検出方法において、第１または第２の発明のテストエレメントグループを基板に形成しておき、第１の上層配線と第２の上層配線との間の導通テストを行うことにより、前記半導体集積回路における検査対象の配線パターンの配線間ショートの有無を検出するようにしている。
このような方法を採用したことにより、半導体集積回路中の検査対象の配線パターンに、配線間ショートが発生する場合には、複数種類の段差のいずれかにエッチング不良が発生する。よって、第１及び第２の上層配線間の導通テストを行うことにより、配線間ショートの発生状態を推定することができる。
【００１０】
【発明の実施の形態】
（参考例）
図２は、本発明の参考例を示す配線間ショート検出用テストエレメントグループの構成図である。
このテストエレメントグループは、図示しない半導体集積回路における配線間ショートの有無を判定するために基板１０の上部に設けられた回路である。
【００１１】
基板１０の上には、層間絶縁膜１１が堆積され、その上に、テストエレメントグループを構成するポリシリコン製の複数の下層配線１２が形成されている。下層配線１２は半導体集積回路とは独立した位置に配列されている。各下層配線１２の厚みは、例えば０．７μｍであり、従来と同様に、同じ幅で形成されており、互いが平行になっている。複数の下層配線１２の間隔Ｇは、従来とは異なり、例えば０．５μｍを中心として変化させ、左端側から右側に行くほど大きくなっている。複数の下層配線１２の間及び上部は、例えばＰＳＧ（リンガラス）等の層間絶縁膜１３で覆われている。層間絶縁膜１３の上には、第１の上層配線１４と第２の上層配線１５とが、例えば厚さ約０．３μｍで形成されている。上層配線１４及び上層配線１５は、半導体集積回路内の検査対象の配線パターンを形成する工程と同じ工程によって形成されたものであり、アルミニウム等の配線部材がエッチングされて形成されている。これら上層配線１４及び上層配線１５は共に櫛形をなし、該上層配線１４及び上層配線１５における櫛形の櫛歯が複数の下層配線１２の方向に対して垂直になっている。上層配線１４の各櫛歯と上層配線１５の各櫛歯は、それぞれ交互に配置されて平行になっている。上層配線１４が導通テスト用のパッド１６ａに接続され、上層配線１５が導通テスト用のパッド１６ｂに接続されている。
【００１２】
図３は、図２に発生するエッチング残りを示す図である。
下層配線１２が形成されているので、層間絶縁膜１３には段差が生じ、該層間絶縁膜１３の上の上層配線１４及び１５にも、下層配線１２の方向に沿った段差が生じている。このような段差を生じた上層配線１４，１５では、エッチングが不完全となって配線部材がフィラメント状に残りやすい。例えば、段差のために上層配線１４，１５の上側の落ち込み部分が、下層配線１２の高さ程度になったＡの部分等では、下層配線１２の肩付近に、配線部材のエッチング残り１７が発生しやすい。また、下層配線１２の間隔Ｇが広く、上層配線１４，１５の落ち込み部分が、下層配線１２の隙間の底部に近くまで落ち込んだＢの部分等では、該上層配線１４，１５の落ち込んだ部分の底部付近で、配線部材のエッチング残り１８が発生しやすい。
【００１３】
導通テスト用パッド１６ａ，１６ｂにテスタを当てて導通テストを行うことにより、エッチング残り１７，１８が発生しているか否かが検証できる。エッチング残り１７，１８が発生していれば、パッド１６ａ，１６ｂ間が導通状態を示す。このときには、半導体集積回路にも配線間ショートが発生している可能性が高いので、ウエハを不良として処理する。
【００１４】
以上のように、この参考例では、下層配線１２の間隔Ｇを変化させているので、段差のでき方が複数種類となり、上層配線１４，１５と下層配線１２との間の層間絶縁膜１３の膜厚や形状が変化した場合でも、該上層配線１４，１５のエッチング残りが発生しやすい最悪の形状が常に確保でき、半導体集積回路における配線間ショートのテストの信頼性が向上する。
【００１５】
（実施形態）
図１は、本発明の実施形態を示す配線間ショート検出用テストエレメントグループの構成図である。
このテストエレメントグループは、図示しない半導体集積回路における配線間ショートの有無を判定するために基板２０の上部に設けられた回路である。
基板２０の上には、層間絶縁膜２１が堆積され、その上に、テストエレメントグループを構成するポリシリコン製の複数の下層配線２２が形成されている。下層配線２２は半導体集積回路とは独立した位置に配列されている。各下層配線２２の厚みは例えば０．７μｍであり、第１の実施形態とは異なり、間隔Ｇを等しくし、幅Ｗを変化させている。各下層配線２２は、互いが平行になっている。複数の下層配線２２の間隔Ｇは、例えば０．５μｍになっている。
【００１６】
複数の下層配線２２の間及び上部は、例えばＰＳＧ（リンガラス）等の層間絶縁膜２３で覆われている。層間絶縁膜２３の上には、第１の上層配線２４と第２の上層配線２５とが、例えば厚さ約０．３μｍで形成されている。上層配線２４及び上層配線２５は、半導体集積回路内の検査対象の配線パターンを形成する工程と同じ工程によって形成されたものであり、アルミニウム等の配線部材で構成されている。これら上層配線２４及び上層配線２５は共に櫛形をなし、該上層配線２４及び上層配線２５における櫛形の櫛歯が複数の下層配線２２の方向に対して垂直になっている。上層配線２４の各櫛歯と上層配線２５の各櫛歯は、それぞれ交互に配置されて平行になっている。上層配線２４が導通テスト用のパッド２６ａに接続され、上層配線２５が導通テスト用のパッド２６ｂに接続されている。
【００１７】
このテストエレメントグループでは、下層配線２２が形成されているので、層間絶縁膜２３には段差が生じ、該層間絶縁膜２３の上の上層配線２４及び２５にも、下層配線２２の方向に沿った段差が生じている。段差のでき方は、下層配線２２の幅が異なることによっても、状態が異なる。このような段差を生じた上層配線２４，２５では、エッチングが不完全となって配線部材がフィラメント状に残りやすい。そこで、導通テスト用パッド２６ａ，２６ｂにテスタを当てて導通テストを行うことにより、エッチング残りが発生しているか否かが検証できる。エッチング残りが発生していれば、パッド２６ａ，２６ｂ間が導通状態を示す。このときには、半導体集積回路にも配線間ショートが発生している可能性が高いので、ウエハを不良として処理する。
【００１８】
以上のように、この実施形態では、下層配線２２の幅Ｗを変化させているので、段差のでき方が複数種類となり、上層配線２４，２５と下層配線２２との間の層間絶縁膜２３の膜厚や形状が変化した場合でも、該上層配線２４，２５のエッチング残りが発生しやすい最悪の形状が常に確保でき、半導体集積回路における配線間ショートのテストの信頼性が向上する。
【００１９】
なお、本発明は、上記の参考例や実施形態に限定されず種々の変形が可能である。その変形例としては、例えば次のようなものがある。
（１） テストエレメントグループにおける下層配線１２，２２の幅Ｗや間隔Ｇ及び厚み等は、参考例や実施形態に限定されず、半導体集積回路の構造に応じて設定することが望ましい。
（２） 参考例では下層配線１２の間隔Ｇを変化させ、実施形態では下層配線２２の幅Ｗを変化させているが、これらを併用し、間隔Ｇと幅Ｗの両方を変化させてもよい。
【００２０】
【発明の効果】
以上詳細に説明したように、第１の発明によれば、複数の下層配線の幅をそれぞれ変化させたので、層間絶縁膜及び第１及び第２の上層配線の段差のでき方が複数種類となり、第１及び第２の上層配線のエッチング残りが発生しやすい最悪の形状が常に確保できるようになる。
【００２１】
そのため、第４の発明により、第１及び第２の上層配線の導通テストを行って、半導体集積回路における配線間ショートの有無を検出するときのテストの信頼性が向上する。
【００２２】
第２の発明によれば、下層配線の間隔及び幅を変化させたので、層間絶縁膜及び第１及び第２の上層配線の段差のでき方が複数種類となり、第１及び第２の上層配線のエッチング残りが発生しやすい最悪の形状が常に確保できるようになる。そのため、第４の発明により、第１及び第２の上層配線の導通テストを行って、半導体集積回路における配線間ショートの有無を検出するときのテストの信頼性が向上する。
【００２３】
第３の発明によれば、基板の上部に第１または第２の発明における複数の下層配線を配列して形成し、層間絶縁膜を堆積し、第１の上層配線及び第２の上層配線は、検査対象の配線パターンを製造する工程と同じ工程により形成するので、配線パタンの製造条件に変動があっても、それが第１の上層配線及び第２の上層配線の状態に顕われる。そのため、第１及び第２の上層配線の導通テストを行って、半導体集積回路における配線間ショートの有無を検出するときのテストの信頼性が向上する。
【図面の簡単な説明】
【図１】本発明の実施形態を示すテストエレメントグループの構成図である。
【図２】本発明の参考例を示すテストエレメントグループの構成図である。
【図３】図２に発生するエッチング残りを示す図である。
【図４】従来のテストエレメントグループを示す構成図である。
【符号の説明】
１０，２０ 基板
１２，２２ 下層配線
１３，２３ 層間絶縁膜
１４，１５，２４，２５ 上層配線
Ｇ 下層配線の間隔
Ｗ 下層配線の線幅
【発明の属する技術分野】
本発明は、ウエハ基板等に半導体集積回路と共に形成され、該半導体集積回路内の配線間ショートを検出するために用いられる配線間ショート検出用テストエレメントグループと、配線間ショート検出用テストエレメントグループの製造方法と、配線間ショート検出方法とに関するものである。
【０００２】
【従来の技術】
図４は、従来の配線間ショート検出用テストエレメントグループを示す構成図である。
このテストエレメントグループは、基板１の上部に図示しない半導体集積回路と共に形成された複数の下層配線２を備えている。基板１上には層間絶縁膜１ａが堆積され、該層間絶縁膜１ａ上に下層配線２が形成されている。各下層配線２は、基板１の図示しない半導体集積回路とは別の位置に独立し、同じ幅で平行に配列され、その間隔も等しくなっている。複数の下層配線２の間及び上部は、層間絶縁膜３で覆われている。層間絶縁膜３上には、２系統の櫛形の上層配線４，５が形成されている。櫛形の上層配線４における複数の櫛歯は、下層配線２と直交するように形成されている。櫛形の上層配線５における複数の櫛歯も、下層配線２と直交するように形成されている。上層配線４の櫛歯と上層配線５の櫛歯は、交互になるように配置されている。上層配線４，５は、前記半導体集積回路の検査対象の配線パターンと同一の製造工程により、形成されたものであり、該各上層配線４，５は、それぞれパッド６，７に接続されている。
【０００３】
このテストエレメントグループは、半導体集積回路における同一層内の配線間ショートを検出するために、基板１に形成されたものであり、下層配線２により上層配線４，５に段差を生じさせた構造にしている。段差を生じさせた構造を採用したのは、上層配線４，５の状態を悪化させてその部分にエッチング不良を発生させるためである。上層配線４，５の下層配線２の間隙に対応する部分では、エッチングが不完全となり、配線部材がフイラメント状に残り、この残った配線部材によって上層配線４の櫛歯と上層配線５の櫛歯とがつながった状態になる。上層配線４及び上層配線５と半導体集積回路内の検査対象の配線パターンとは同じ工程で形成されているので、上層配線４，５間の導通テストを行って導通状態を検出することにより、半導体集積回路にも配線間ショートが発生している危険性があるか否かを検出できる。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来のテストエレメントグループには、次のような課題があった。
上層配線４及び上層配線５に生じている段差は、下層配線２の配置により決定されるが、下層配線２の幅や間隔は一定でなので、最悪の状態が必ずしも上層配線４，５に設定されていないことがあり、半導体集積回路で配線間ショートが発生している場合でも、上層配線４，５の導通テストではそれが検出できない場合が考えられ、信頼性に課題があった。
【０００５】
【課題を解決するための手段】
前記課題を解決するために、本発明のうちの第１の発明は、配線間ショート検出用テストエレメントグループにおいて、次のような構成にしている。
即ち、半導体集積回路が形成された基板の上部に該半導体集積回路とは独立して形成され、所定の方向を向き互いに平行にかつ線幅を変えて配列された複数の下層配線と、下層配線間を埋めかつ該下層配線の上部を覆うように堆積された層間絶縁膜と、層間絶縁膜上に形成されて櫛形をなし、櫛形における複数の櫛歯が複数の下層配線とは直交する方向を向く第１の上層配線と、その層間絶縁膜上に形成されて櫛形をなし、櫛形における複数の櫛歯が前記下層配線とは直交する方向を向きかつ第１の上層配線の複数の櫛歯とは交互に配置された第２の上層配線とで構成している。
【０００６】
このような構成を採用したことにより、下層配線の線幅が変わるので、下層配線によって生じる段差の状態が複数種類でき、第１の上層配線と第２の上層配線にエッチング不良を発生させやすくなり、最悪の状態を設定できるようになる。
【０００７】
第２の発明では、テストエレメントグループにおいて、複数の下層配線は、線幅を変えてそれぞれ形成すると共に間隔を変えて配列している。
このような構成を採用したことにより、下層配線の幅及び間隔を変えるので、下層配線によって生じる段差の状態が複数種類でき、第１の上層配線と第２の上層配線にエッチング不良を発生させやすくなり、最悪の状態を設定できるようになる。
【０００８】
第３の発明では、第１または第２の発明のテストエレメントグループを製造する配線間ショート検出用テストエレメントグループの製造方法において、次のような製造方法を講じている。
即ち、前記半導体集積回路が形成される基板の上部に該半導体集積回路とは独立に、複数の下層配線を配列して形成し、下層配線間を埋めかつ該下層配線の上部を覆うように層間絶縁膜を堆積し、半導体集積回路中の検査対象の配線パターンを製造する工程と同じ工程により、第１の上層配線及び第２の上層配線を層間絶縁膜上に形成するようにしている。
このような製造方法を採用したことにより、第１の上層配線及び第２の上層配線が検査対象の配線パターンと同じ工程により形成されるので、半導体集積回路の配線パタンの製造条件に変動があっても、それが第１の上層配線及び第２の上層配線の状態に顕われ、下層配線によって生じる複数種類の段差において、その第１及び第２の上層配線の状態に応じてエッチング不良が発生する。
【０００９】
第４の発明では、配線間ショート検出方法において、第１または第２の発明のテストエレメントグループを基板に形成しておき、第１の上層配線と第２の上層配線との間の導通テストを行うことにより、前記半導体集積回路における検査対象の配線パターンの配線間ショートの有無を検出するようにしている。
このような方法を採用したことにより、半導体集積回路中の検査対象の配線パターンに、配線間ショートが発生する場合には、複数種類の段差のいずれかにエッチング不良が発生する。よって、第１及び第２の上層配線間の導通テストを行うことにより、配線間ショートの発生状態を推定することができる。
【００１０】
【発明の実施の形態】
（参考例）
図２は、本発明の参考例を示す配線間ショート検出用テストエレメントグループの構成図である。
このテストエレメントグループは、図示しない半導体集積回路における配線間ショートの有無を判定するために基板１０の上部に設けられた回路である。
【００１１】
基板１０の上には、層間絶縁膜１１が堆積され、その上に、テストエレメントグループを構成するポリシリコン製の複数の下層配線１２が形成されている。下層配線１２は半導体集積回路とは独立した位置に配列されている。各下層配線１２の厚みは、例えば０．７μｍであり、従来と同様に、同じ幅で形成されており、互いが平行になっている。複数の下層配線１２の間隔Ｇは、従来とは異なり、例えば０．５μｍを中心として変化させ、左端側から右側に行くほど大きくなっている。複数の下層配線１２の間及び上部は、例えばＰＳＧ（リンガラス）等の層間絶縁膜１３で覆われている。層間絶縁膜１３の上には、第１の上層配線１４と第２の上層配線１５とが、例えば厚さ約０．３μｍで形成されている。上層配線１４及び上層配線１５は、半導体集積回路内の検査対象の配線パターンを形成する工程と同じ工程によって形成されたものであり、アルミニウム等の配線部材がエッチングされて形成されている。これら上層配線１４及び上層配線１５は共に櫛形をなし、該上層配線１４及び上層配線１５における櫛形の櫛歯が複数の下層配線１２の方向に対して垂直になっている。上層配線１４の各櫛歯と上層配線１５の各櫛歯は、それぞれ交互に配置されて平行になっている。上層配線１４が導通テスト用のパッド１６ａに接続され、上層配線１５が導通テスト用のパッド１６ｂに接続されている。
【００１２】
図３は、図２に発生するエッチング残りを示す図である。
下層配線１２が形成されているので、層間絶縁膜１３には段差が生じ、該層間絶縁膜１３の上の上層配線１４及び１５にも、下層配線１２の方向に沿った段差が生じている。このような段差を生じた上層配線１４，１５では、エッチングが不完全となって配線部材がフィラメント状に残りやすい。例えば、段差のために上層配線１４，１５の上側の落ち込み部分が、下層配線１２の高さ程度になったＡの部分等では、下層配線１２の肩付近に、配線部材のエッチング残り１７が発生しやすい。また、下層配線１２の間隔Ｇが広く、上層配線１４，１５の落ち込み部分が、下層配線１２の隙間の底部に近くまで落ち込んだＢの部分等では、該上層配線１４，１５の落ち込んだ部分の底部付近で、配線部材のエッチング残り１８が発生しやすい。
【００１３】
導通テスト用パッド１６ａ，１６ｂにテスタを当てて導通テストを行うことにより、エッチング残り１７，１８が発生しているか否かが検証できる。エッチング残り１７，１８が発生していれば、パッド１６ａ，１６ｂ間が導通状態を示す。このときには、半導体集積回路にも配線間ショートが発生している可能性が高いので、ウエハを不良として処理する。
【００１４】
以上のように、この参考例では、下層配線１２の間隔Ｇを変化させているので、段差のでき方が複数種類となり、上層配線１４，１５と下層配線１２との間の層間絶縁膜１３の膜厚や形状が変化した場合でも、該上層配線１４，１５のエッチング残りが発生しやすい最悪の形状が常に確保でき、半導体集積回路における配線間ショートのテストの信頼性が向上する。
【００１５】
（実施形態）
図１は、本発明の実施形態を示す配線間ショート検出用テストエレメントグループの構成図である。
このテストエレメントグループは、図示しない半導体集積回路における配線間ショートの有無を判定するために基板２０の上部に設けられた回路である。
基板２０の上には、層間絶縁膜２１が堆積され、その上に、テストエレメントグループを構成するポリシリコン製の複数の下層配線２２が形成されている。下層配線２２は半導体集積回路とは独立した位置に配列されている。各下層配線２２の厚みは例えば０．７μｍであり、第１の実施形態とは異なり、間隔Ｇを等しくし、幅Ｗを変化させている。各下層配線２２は、互いが平行になっている。複数の下層配線２２の間隔Ｇは、例えば０．５μｍになっている。
【００１６】
複数の下層配線２２の間及び上部は、例えばＰＳＧ（リンガラス）等の層間絶縁膜２３で覆われている。層間絶縁膜２３の上には、第１の上層配線２４と第２の上層配線２５とが、例えば厚さ約０．３μｍで形成されている。上層配線２４及び上層配線２５は、半導体集積回路内の検査対象の配線パターンを形成する工程と同じ工程によって形成されたものであり、アルミニウム等の配線部材で構成されている。これら上層配線２４及び上層配線２５は共に櫛形をなし、該上層配線２４及び上層配線２５における櫛形の櫛歯が複数の下層配線２２の方向に対して垂直になっている。上層配線２４の各櫛歯と上層配線２５の各櫛歯は、それぞれ交互に配置されて平行になっている。上層配線２４が導通テスト用のパッド２６ａに接続され、上層配線２５が導通テスト用のパッド２６ｂに接続されている。
【００１７】
このテストエレメントグループでは、下層配線２２が形成されているので、層間絶縁膜２３には段差が生じ、該層間絶縁膜２３の上の上層配線２４及び２５にも、下層配線２２の方向に沿った段差が生じている。段差のでき方は、下層配線２２の幅が異なることによっても、状態が異なる。このような段差を生じた上層配線２４，２５では、エッチングが不完全となって配線部材がフィラメント状に残りやすい。そこで、導通テスト用パッド２６ａ，２６ｂにテスタを当てて導通テストを行うことにより、エッチング残りが発生しているか否かが検証できる。エッチング残りが発生していれば、パッド２６ａ，２６ｂ間が導通状態を示す。このときには、半導体集積回路にも配線間ショートが発生している可能性が高いので、ウエハを不良として処理する。
【００１８】
以上のように、この実施形態では、下層配線２２の幅Ｗを変化させているので、段差のでき方が複数種類となり、上層配線２４，２５と下層配線２２との間の層間絶縁膜２３の膜厚や形状が変化した場合でも、該上層配線２４，２５のエッチング残りが発生しやすい最悪の形状が常に確保でき、半導体集積回路における配線間ショートのテストの信頼性が向上する。
【００１９】
なお、本発明は、上記の参考例や実施形態に限定されず種々の変形が可能である。その変形例としては、例えば次のようなものがある。
（１） テストエレメントグループにおける下層配線１２，２２の幅Ｗや間隔Ｇ及び厚み等は、参考例や実施形態に限定されず、半導体集積回路の構造に応じて設定することが望ましい。
（２） 参考例では下層配線１２の間隔Ｇを変化させ、実施形態では下層配線２２の幅Ｗを変化させているが、これらを併用し、間隔Ｇと幅Ｗの両方を変化させてもよい。
【００２０】
【発明の効果】
以上詳細に説明したように、第１の発明によれば、複数の下層配線の幅をそれぞれ変化させたので、層間絶縁膜及び第１及び第２の上層配線の段差のでき方が複数種類となり、第１及び第２の上層配線のエッチング残りが発生しやすい最悪の形状が常に確保できるようになる。
【００２１】
そのため、第４の発明により、第１及び第２の上層配線の導通テストを行って、半導体集積回路における配線間ショートの有無を検出するときのテストの信頼性が向上する。
【００２２】
第２の発明によれば、下層配線の間隔及び幅を変化させたので、層間絶縁膜及び第１及び第２の上層配線の段差のでき方が複数種類となり、第１及び第２の上層配線のエッチング残りが発生しやすい最悪の形状が常に確保できるようになる。そのため、第４の発明により、第１及び第２の上層配線の導通テストを行って、半導体集積回路における配線間ショートの有無を検出するときのテストの信頼性が向上する。
【００２３】
第３の発明によれば、基板の上部に第１または第２の発明における複数の下層配線を配列して形成し、層間絶縁膜を堆積し、第１の上層配線及び第２の上層配線は、検査対象の配線パターンを製造する工程と同じ工程により形成するので、配線パタンの製造条件に変動があっても、それが第１の上層配線及び第２の上層配線の状態に顕われる。そのため、第１及び第２の上層配線の導通テストを行って、半導体集積回路における配線間ショートの有無を検出するときのテストの信頼性が向上する。
【図面の簡単な説明】
【図１】本発明の実施形態を示すテストエレメントグループの構成図である。
【図２】本発明の参考例を示すテストエレメントグループの構成図である。
【図３】図２に発生するエッチング残りを示す図である。
【図４】従来のテストエレメントグループを示す構成図である。
【符号の説明】
１０，２０ 基板
１２，２２ 下層配線
１３，２３ 層間絶縁膜
１４，１５，２４，２５ 上層配線
Ｇ 下層配線の間隔
Ｗ 下層配線の線幅
Claims (4)
- 半導体集積回路が形成された基板の上部に該半導体集積回路とは独立して形成され、所定の方向を向き互いに平行にかつ線幅を変えて配列された複数の下層配線と、
前記下層配線間を埋めかつ該下層配線の上部を覆うように堆積された層間絶縁膜と、
前記層間絶縁膜上に形成されて櫛形をなし、該櫛形における複数の櫛歯が前記複数の下層配線とは直交する方向を向く第１の上層配線と、
前記層間絶縁膜上に形成されて櫛形をなし、該櫛形における複数の櫛歯が前記下層配線とは直交する方向を向きかつ前記第１の上層配線の複数の櫛歯とは交互に配置された第２の上層配線とを、備えたことを特徴とする配線間ショート検出用テストエレメントグループ。 - 半導体集積回路が形成された基板の上部に該半導体集積回路とは独立して形成され、所定の方向を向き互いに平行にかつ間隔及び線幅を変えて配列された複数の下層配線と、
前記下層配線間を埋めかつ該下層配線の上部を覆うように堆積された層間絶縁膜と、
前記層間絶縁膜上に形成されて櫛形をなし、該櫛形における複数の櫛歯が前記複数の下層配線とは直交する方向を向く第１の上層配線と、
前記層間絶縁膜上に形成されて櫛形をなし、該櫛形における複数の櫛歯が前記下層配線とは直交する方向を向きかつ前記第１の上層配線の複数の櫛歯とは交互に配置された第２の上層配線とを、備えたことを特徴とする配線間ショート検出用エレメントグループ。 - 請求項１または２記載の配線間ショート検出用エレメントグループを製造する配線間ショート検出用エレメントグループの製造方法において、
前記半導体集積回路が形成される前記基板の上部に該半導体集積回路とは独立に、前記複数の下層配線を配列して形成し、
前記下層配線間を埋めかつ該下層配線の上部を覆うように前記層間絶縁膜を堆積し、
前記半導体集積回路中の検査対象の配線パターンを製造する工程と同じ工程により、前記第１の上層配線及び前記第２の上層配線を前記層間絶縁膜上に形成することを特徴とする配線間ショート検出用エレメントグループの製造方法。 - 請求項１または２記載の配線間ショート検出用エレメントグループを前記基板に形成しておき、前記第１の上層配線と前記第２の上層配線との間の導通テストを行うことにより、前記半導体集積回路における検査対象の配線パターンの配線間ショートの有無を検出することを特徴とする配線間ショート検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06020099A JP3563289B2 (ja) | 1999-03-08 | 1999-03-08 | 配線間ショート検出用テストエレメントグループ、その製造方法及び配線間ショート検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06020099A JP3563289B2 (ja) | 1999-03-08 | 1999-03-08 | 配線間ショート検出用テストエレメントグループ、その製造方法及び配線間ショート検出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000260842A JP2000260842A (ja) | 2000-09-22 |
| JP3563289B2 true JP3563289B2 (ja) | 2004-09-08 |
Family
ID=13135289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06020099A Expired - Fee Related JP3563289B2 (ja) | 1999-03-08 | 1999-03-08 | 配線間ショート検出用テストエレメントグループ、その製造方法及び配線間ショート検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3563289B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104681429A (zh) * | 2013-11-27 | 2015-06-03 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102532200B1 (ko) * | 2015-12-09 | 2023-05-12 | 삼성전자 주식회사 | 테스트 패턴, 반도체 소자의 테스트 방법, 및 집적 회로의 레이아웃 설계를 위한 컴퓨터 구현 방법 |
| WO2018087807A1 (ja) * | 2016-11-08 | 2018-05-17 | 三菱電機株式会社 | 半導体装置 |
| CN108962877B (zh) * | 2017-05-26 | 2020-09-29 | 中芯国际集成电路制造(上海)有限公司 | 测试结构及凹槽刻蚀检测方法 |
-
1999
- 1999-03-08 JP JP06020099A patent/JP3563289B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104681429A (zh) * | 2013-11-27 | 2015-06-03 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN104681429B (zh) * | 2013-11-27 | 2017-12-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000260842A (ja) | 2000-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7098676B2 (en) | Multi-functional structure for enhanced chip manufacturibility and reliability for low k dielectrics semiconductors and a crackstop integrity screen and monitor | |
| US6614049B1 (en) | System LSI chip having a logic part and a memory part | |
| KR20170068311A (ko) | 테스트 패턴, 반도체 소자의 테스트 방법, 및 집적 회로의 레이아웃 설계를 위한 컴퓨터 구현 방법 | |
| JP3563289B2 (ja) | 配線間ショート検出用テストエレメントグループ、その製造方法及び配線間ショート検出方法 | |
| JP3356056B2 (ja) | 配線不良検出回路、配線不良検出用半導体ウェハ及びこれらを用いた配線不良検出方法 | |
| JP3853260B2 (ja) | 評価用素子を含む半導体装置及び該評価用素子を用いた故障解析方法 | |
| JP2890442B2 (ja) | 半導体装置のコンタクトホールの目ずれ検査方法 | |
| JP4746609B2 (ja) | 半導体装置及びその製造方法 | |
| JP3521564B2 (ja) | 半導体装置 | |
| JP5370250B2 (ja) | 半導体装置の製造方法 | |
| US11270918B2 (en) | Laminate structure and test method for detecting inter-metal dielectric layer defects | |
| KR100290483B1 (ko) | 테스트 패턴 형성 방법 및 이를 이용한 절연막의 공극검출 방법 | |
| KR100871756B1 (ko) | 반도체 소자의 모니터링용 패턴 및 형성방법 | |
| JP2985525B2 (ja) | 多層配線構造を有する半導体装置の製造方法 | |
| KR100774623B1 (ko) | 금속배선의 연속성 검사를 위한 ｐｃｍ 테스트 패턴 | |
| JP2000114335A (ja) | 半導体装置の測定方法 | |
| JP2003051521A (ja) | 接続孔モニタ及び半導体装置 | |
| KR100971214B1 (ko) | 반도체 소자의 테스트 패턴, 패턴의 제조 방법 및 그패턴을 이용한 테스트 방법 | |
| KR19990005852A (ko) | 반도체 소자의 테스트 패턴 | |
| JPS629260A (ja) | センサ | |
| JPH053237A (ja) | スルーホール／上層配線の合わせずれ検知方法 | |
| JP2014049471A (ja) | 半導体装置およびその試験方法並びに製造方法 | |
| KR20090087224A (ko) | 반도체 소자의 테스트 패턴 | |
| JP2007059572A (ja) | 半導体集積回路の配線検査素子 | |
| JPH07231025A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040323 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040427 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040601 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040602 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080611 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |