WO2018087807A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2018087807A1
WO2018087807A1 PCT/JP2016/083068 JP2016083068W WO2018087807A1 WO 2018087807 A1 WO2018087807 A1 WO 2018087807A1 JP 2016083068 W JP2016083068 W JP 2016083068W WO 2018087807 A1 WO2018087807 A1 WO 2018087807A1
Authority
WO
WIPO (PCT)
Prior art keywords
protective film
metal
film
semiconductor device
wiring
Prior art date
Application number
PCT/JP2016/083068
Other languages
English (en)
French (fr)
Inventor
誠也 中野
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2016/083068 priority Critical patent/WO2018087807A1/ja
Priority to US16/317,916 priority patent/US10804169B2/en
Priority to JP2018549653A priority patent/JP6766881B2/ja
Priority to DE112016007417.4T priority patent/DE112016007417T5/de
Priority to CN201680090598.5A priority patent/CN109923647B/zh
Publication of WO2018087807A1 publication Critical patent/WO2018087807A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/022—Protective coating, i.e. protective bond-through coating
    • H01L2224/02205—Structure of the protective coating
    • H01L2224/02206—Multilayer protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/022—Protective coating, i.e. protective bond-through coating
    • H01L2224/0221—Shape of the protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/022—Protective coating, i.e. protective bond-through coating
    • H01L2224/02215—Material of the protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/037—Manufacturing methods involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices

Abstract

基板に形成された表面金属と、該表面金属の上に形成された第１保護膜と、該第１保護膜の上に設けられた第１部分と、該第１部分につながり該表面金属の上に設けられた第２部分と、を有し、光に対して透明な第２保護膜と、該表面金属の上に設けられた本体部と、該本体部につながり該第１保護膜に乗り上げた乗り上げ部と、を有する金属膜と、を備え、該本体部は該第１保護膜より厚く、該第１部分は該乗り上げ部より厚く、該第２部分は該本体部より厚い。

Description

半導体装置
　本発明は、例えば大電力のスイッチングなどに用いられる半導体装置に関する。
　特許文献１には、大電流をスイッチングする半導体装置において半導体素子の電極と外部電極との接続は、大電流に適したものである必要があることが開示されている。特許文献２には、銅板である外部電極と、半導体素子の電極とをはんだで直接接合することが開示されている。これにより、電気抵抗を下げつつ大電流通電が可能な接続が実現され得る。
　特許文献３には、はんだ接合用の金属膜として適正な厚みのＮｉ層を形成することで、はんだ接合時の信頼性を向上させることが開示されている。Ｎｉ厚みを最適化することで、プロセス成立性と接合信頼性とをより良好に両立させ得る。
国際公開第２０１４／１３６３０３号 日本特開２００８－１８２０７４号公報 日本特開２０１０－２７２７１１号公報
　半導体素子の電極上に、例えば膜厚が１．５μｍ以上のＮｉを形成してこれをはんだ接合用の金属膜として用いる場合がある。このような金属膜はリフトオフ法で形成するよりも無電解めっき法で形成した方がコストメリットがある。ただし、無電解めっき法で金属膜を形成する場合は、リフトオフ法で形成する場合と比較してロット内のウエハ間での金属膜厚ばらつき及びウエハ面内での金属膜厚ばらつきが大きいことが問題となっている。
　上述の特許文献にもあるとおり信頼性向上のためには金属膜の厚みは予め定められた範囲にあることが求められる。そのため、理想としてはチップの全数検査により金属膜の厚みが予め定められた範囲にあることを確認することが望ましい。既知の非破壊測定方法として例えば蛍光Ｘ線分析法が用いられる。蛍光Ｘ線分析法とは、Ｘ線を照射しためっき膜から放出される蛍光Ｘ線を検出し、膜厚が既知の標準試料のものと比較する方法である。しかしながら、製造した半導体装置の全数を検査することは処理時間の増大を招くので回避するべきである。そのため、容易に、金属膜の膜厚が妥当か判定できる半導体装置が求められていた。
　本発明は、上述のような課題を解決するためになされたもので、主として外部電極の接合に用いられる金属膜の膜厚が妥当か容易に判定できる半導体装置を提供することを目的とする。
　本願の発明に係る半導体装置は、基板に形成された表面金属と、該表面金属の上に形成された第１保護膜と、該第１保護膜の上に設けられた第１部分と、該第１部分につながり該表面金属の上に設けられた第２部分と、を有し、光に対して透明な第２保護膜と、該表面金属の上に設けられた本体部と、該本体部につながり該第１保護膜に乗り上げた乗り上げ部と、を有する金属膜と、を備え、該本体部は該第１保護膜より厚く、該第１部分は該乗り上げ部より厚く、該第２部分は該本体部より厚いことを特徴とする。
　本願の発明に係る他の半導体装置は、基板に形成された表面金属と、該表面金属の上に形成された第１基準保護膜と、該表面金属の上に形成され、該第１基準保護膜より面積が小さい第２基準保護膜と、該第１基準保護膜と該第２基準保護膜の一部を覆う支持保護膜と、該表面金属の上に設けられた本体部と、該本体部につながり該第２基準保護膜の上面のうち該支持保護膜に覆われていない部分全体に乗り上げた第２乗り上げ部と、該本体部につながり該第１基準保護膜の上面のうち該支持保護膜に覆われていない部分の一部に乗り上げた第１乗り上げ部と、を有する金属膜と、を備えたことを特徴とする。
　本願の発明に係る他の半導体装置は、基板に形成された表面電極と、該表面電極にはんだ付けされた外部電極と、該基板に形成された膜厚モニタと、を備え、該膜厚モニタは、異なる間隔で設けられた複数のパッドと、該複数のパッドを覆う、該表面電極と同じ材料で形成されたモニタ金属と、を有することを特徴とする。
　本願の発明に係る他の半導体装置は、基板に形成された表面電極と、該表面電極にはんだ付けされた外部電極と、該基板に形成された膜厚モニタと、を備え、該膜厚モニタは、該基板に形成された第１パッドと、該基板に形成され、該第１パッドと離れて形成された第２パッドと、該第１パッドに接続された第１配線と、該第１パッドに接続された第２配線と、該第２パッドに接続された第３配線と、該第２パッドに接続された第４配線と、該第１配線に形成された第１金属と、該第２配線に形成された第２金属と、該第３配線に形成された第３金属と、該第４配線に形成された第４金属と、を備え、該第１配線と該第３配線の間の距離と、該第２配線と該第４配線の間の距離が異なり、該金属膜、該第１金属、該第２金属、該第３金属及び該第４金属は同じ材料であることを特徴とする。
　本発明によれば、保護膜に対する金属膜の乗り上げ量を観察したり、電気的特性の測定により金属膜の膜厚を判定したりすることで、金属膜の膜厚が妥当か容易に判定できる。
実施の形態１に係る膜厚モニタの斜視図である。 未完成の膜厚モニタの平面図である。 膜厚モニタの平面図である。 外部電極を示す図である。 製造途中における実施の形態２に係る膜厚モニタの斜視図である。 図５のモニタの平面図である。 実施の形態２に係る膜厚モニタの平面図である。 膜厚上限を超えている金属膜を示す図である。 膜厚下限を下回っている金属膜を示す図である。 製造途中における実施の形態３に係る膜厚モニタの平面図である。 図１０のモニタの斜視図である。 膜厚モニタの平面図である。 膜厚上限を超えている金属膜を示す図である。 膜厚下限を下回っている金属膜を示す図である。 実施の形態４に係る半導体装置の平面図である。 実施の形態５に係る半導体装置の平面図である。 実施の形態６に係る半導体装置の平面図である。 実施の形態７に係る半導体装置の膜厚モニタ部分の断面図である。 実施の形態８に係る半導体装置の膜厚モニタ部分の平面図である。
　本発明の実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
　図１は、実施の形態１に係る半導体装置の一部を示す斜視図である。この半導体装置は例えばトランジスタ又はダイオードなどが形成された基板１２を備えている。基板１２には表面金属１４が形成されている。表面金属１４の材料は例えばアルミである。表面金属１４は主電流が流れる主電極として形成されている。表面金属１４の上には第１保護膜１６が形成されている。第１保護膜１６は表面金属１４の一部に形成される。第１保護膜１６はめっき膜が成長しない材料又は難めっき材で形成されている。また、第１保護膜１６はめっき処理に対して安定でありめっき処理によって変質しないことが好ましい。第１保護膜１６の材料はガラス、ＳｉＮ、ＴｉまたはＷとすることができる。第１保護膜１６は無機材料で無くても良い。
　第１保護膜１６の上に設けられた第１部分１８ａと、第１部分１８ａにつながり表面金属１４の上に設けられた第２部分１８ｂと、を有する第２保護膜１８が設けられている。第１部分１８ａは第１保護膜１６の一部を覆う。第２部分１８ｂは表面金属１４の一部の上に形成される。第２保護膜１８はめっき膜が成長しない材料又は難めっき材で形成されている。また、第２保護膜１８はめっき処理に対して安定であることが好ましい。加えて、第２保護膜１８は光に対して透明な材料で形成される。第２保護膜１８の材料は例えばポリイミドである。
　表面金属１４のうち、第１保護膜１６も第２保護膜１８も形成されていない部分には金属膜２０が形成されている。金属膜２０は、表面金属１４の上に設けられた本体部２０ａと、本体部２０ａにつながり第１保護膜１６に乗り上げた乗り上げ部２０ｂと、を有している。乗り上げ部２０ｂは、距離ｘ１にわたって第１保護膜１６に乗り上げている。本体部２０ａは第１保護膜１６より厚い。つまり、本体部２０ａの厚さｚ４は第１保護膜１６の厚さｚ１より大きい。第１保護膜１６の厚さｚ１は本体部２０ａの厚さｚ４より十分小さいことが好ましい。例えば、第１保護膜１６の厚さｚ１は本体部２０ａの厚さｚ４の半分以下とすることが望ましい。
　第１部分１８ａは乗り上げ部２０ｂより厚い。つまり、乗り上げ部２０ｂの厚さｚ５は第１部分１８ａの厚さｚ２より小さい。第２部分１８ｂは本体部２０ａより厚い。すなわち、第２部分１８ｂの厚さｚ３は本体部２０ａの厚さｚ４より大きい。第２部分１８ｂは本体部２０ａより十分厚いことが好ましい。例えば、第２部分１８ｂの厚さｚ３は本体部２０ａの厚さｚ４の２倍以上とすることが望ましい。
　次に、本発明の実施の形態１に係る半導体装置の製造方法を説明する。まず、表面金属１４の上に第１保護膜１６と第２保護膜１８を形成する。図２は、表面金属１４の上に形成された第１保護膜１６と第２保護膜１８の平面図である。第２保護膜１８は光に対して透明な材料で形成されているので、基準線ＬＡが視認できる。基準線ＬＡは、平面視で、第２保護膜１８の下の第１保護膜１６と、第２保護膜１８の下の表面金属１４との境界線である。また、平面視で、第２保護膜１８に覆われていない第１保護膜１６と、表面金属１４との境界は接触線ＬＢである。基準線ＬＡと接触線ＬＢは１つの直線を形成している。
　次いで、無電解めっき法で金属膜２０を形成する。金属膜２０は、第１保護膜１６と第２保護膜１８には成長せず、表面金属１４に成長する。第１保護膜１６と第２保護膜１８はめっき成長に対する耐性があるので、めっきが形成される領域を制限するマスクとして機能する。図３は、金属膜２０を形成した後の装置の平面図である。めっき成長の初期においては金属膜の平面形状と表面金属１４の平面形状は同じである。つまり、表面金属１４の直上だけに金属膜がある。そして、めっき成長が進むと、金属膜２０が接触線ＬＢを乗り越えて第１保護膜１６の上に乗り上げてくる。これにより乗り上げ部２０ｂが形成される。金属膜２０は例えば本体部２０ａにおいて１．５μｍ以上の厚みを有するＮｉである。
　乗り上げ部２０ｂが形成され金属膜２０の形成が終わると、接触線ＬＢは第１保護膜１６と本体部２０ａの境界線を定義する線となる。金属膜２０が乗り上げ部２０ｂを有することで接触線ＬＢは見えなくなっている。図３では説明の便宜上、破線で接触線ＬＢを示している。平面視で乗り上げ部２０ｂと第１保護膜１６の境界線を測定線ＬＣという。測定線ＬＣと基準線ＬＡの距離ｘ１は乗り上げ部２０ｂの成長量を反映する。
　次いで、金属膜２０の膜厚が妥当か判定する。そのためには、金属膜２０の膜厚を何らかの方法で把握しなければならない。金属膜２０の膜厚は、基本的には、第１保護膜１６の厚さｚ１と、測定線ＬＣと基準線ＬＡの距離ｘ１の和に等しい。第１保護膜１６の側面が表面金属１４に対して直立している場合、第１保護膜１６の側面と表面金属１４の表面が鋭角に交わる場合、第１保護膜１６の側面と表面金属１４の表面が鈍角に交わる場合などが想定され、場合に応じて金属膜２０の膜厚の算出方法は若干変化させるのが理想的である。しかしながら、複雑な処理を避けるために、第１保護膜１６の厚さｚ１と、測定線ＬＣと基準線ＬＡの距離ｘ１の和を金属膜２０の膜厚とするのがよい。
　第１保護膜１６の厚さｚ１はプロセス条件などから既知である。したがって、測定線ＬＣと基準線ＬＡの距離ｘ１を画像認識装置又は目視により測定することで、金属膜２０の膜厚を明らかにすることができる。金属膜２０の膜厚が狙い値より小さい場合には、距離ｘ１が狙い値より小さくなり、金属膜２０の膜厚が狙い値より大きい場合には、距離ｘ１が狙い値より大きくなる。距離ｘ１を測定するためには、基準線ＬＡを基準とする必要があるので、第２保護膜１８の上方からこの基準線ＬＡが見えるようにしておかなければならない。そのため、第２保護膜１８の第１保護膜１６からの付き出し量は５μm以上とすることが好ましい。このように基準線ＬＡと測定線ＬＣの距離ｘ１を測定することで金属膜２０の膜厚が妥当か判定できる。金属膜２０の膜厚が予め定められた範囲にある半導体装置又はウエハを良品とする。
　次いで、金属膜２０に外部電極をはんだ付けする。図４は、外部電極３２等を示す図である。金属膜２０の本体部２０ａに、はんだ３０により外部電極３２を固定する。これにより、電気抵抗を下げつつ大電流通電が可能な半導体装置を提供できる。
　実施の形態１に係る半導体装置は、第１保護膜１６に重畳する乗り上げ部２０ｂと、第２保護膜１８の下の第１保護膜１６の端部との位置関係を比較することで、無電解めっき法で形成された金属膜２０の膜厚が妥当か判定するものである。実施の形態１に係る半導体装置はその特徴を失わない範囲で様々な変形が可能である。例えば、実施の形態１では平面視で、基準線ＬＡと接触線ＬＢで１つの直線を形成したが、基準線ＬＡと接触線ＬＢを平行にしてもよい。そうすると、例えば乗り上げ部２０ｂが基準線ＬＡを超えて成長した場合には膜厚エラーと判定することができる。本発明の実施の形態１で言及した変形例は以下の実施の形態に係る半導体装置に適宜応用することができる。
実施の形態２．
　本発明の実施の形態２に係る半導体装置は、実施の形態１との共通点が多いので実施の形態１との相違点を中心に説明する。実施の形態２に係る半導体装置は、２本の基準線を提供し２本の基準線の間に測定線が位置しているかを判定するものである。
　実施の形態２に係る半導体装置の製造方法を説明する。図５は、実施の形態２に係る金属膜を形成する前の半導体装置の一部の斜視図である。まず、第１保護膜５０ａ、５０ｂ、５０ｃ及び第２保護膜５２ａ、５２ｂを形成する。第１保護膜５０ａは第２保護膜５２ａに覆われている。第１保護膜５０ｂは第２保護膜に覆われておらず外部に露出している。第１保護膜５０ｃは第２保護膜５２ｂに覆われている。
　第１保護膜５０ａ、５０ｂ、５０ｃは一括して形成された１つの一体的な保護膜である。したがって、第１保護膜５０ａ、５０ｂ、５０ｃの厚みは同じである。第１保護膜５０ｂの幅ｘｂは、第１保護膜５０ａの幅ｘａおよび第１保護膜５０ｃの幅ｘｃより大きい。第１保護膜５０ａの幅ｘａは第１保護膜５０ｃの幅ｘｃより大きい。したがって、第２保護膜に覆われていない第１保護膜５０ｂが第１保護膜５０ａ、５０ｃよりも張り出している。
　第２保護膜５２ａ、５２ｂは、実施の形態１の第２保護膜と同様に光に対して透明な材料で形成されている。したがって、第２保護膜５２ａの下に基準線ＬＡを見ることができ、第２保護膜５２ｂの下に基準線ＬＤを見ることができる。図６は、図５の半導体装置の平面図である。基準線ＬＡ、ＬＤは、接触線ＬＢよりもｘ負方向にある。２つの基準線ＬＡ、ＬＤは平行である。
　次いで、無電解めっき法で金属膜を形成する。図７は、形成された金属膜２０を示す平面図である。無電解めっき処理を進めると、まず、表面金属に金属が成長し、成長が進むと金属膜の一部が第１保護膜５０ｂの上に乗り上げる。無電解めっき処理により、本体部２０ａと、第１保護膜５０ｂの上に乗り上げた乗り上げ部２０ｂとを有する金属膜２０が形成される。金属膜２０が形成されることで、乗り上げ部２０ｂと第１保護膜５０ｂの境界線である測定線ＬＣが定まる。
　金属膜２０の膜厚が下限値である場合の測定線ＬＣの位置と基準線ＬＡの位置を一致させておくことで、乗り上げ部２０ｂが基準線ＬＡを超えて形成されたことを確認するだけで、金属膜２０が下限値を超えて形成されたことを確認できる。そのため、実施の形態２では、金属膜２０の膜厚が下限値である場合の測定線ＬＣと、基準線ＬＡとが１つの直線を形成するように基準線ＬＡの位置を決めた。
　さらに、金属膜の膜厚が上限値である場合の測定線ＬＣの位置と基準線ＬＤの位置を一致させておくことで、乗り上げ部２０ｂが基準線ＬＤに達しないことを確認するだけで、金属膜２０が上限値を超えていないことを確認できる。そのため、実施の形態２では、金属膜２０の膜厚が上限値である場合の測定線ＬＣと、基準線ＬＤとが１つの直線を形成するように基準線ＬＤの位置を決めた。
　図６に示すように、基準線ＬＡと接触線ＬＢの距離ｘｉを、金属膜２０の膜厚下限値から第１保護膜５０ａ、５０ｂ、５０ｃの膜厚を差し引いた値と一致させる。また、基準線ＬＤと接触線ＬＢの距離ｘｊを、金属膜２０の膜厚上限値から第１保護膜５０ａ、５０ｂ、５０ｃの膜厚を差し引いた値と一致させる。すなわち、基準線ＬＡが金属膜２０の膜厚下限値に対応し、基準線ＬＤが金属膜２０の膜厚上限値に対応している。そうすることで、測定線ＬＣが基準線ＬＡと基準線ＬＤの間にあることを確認するだけで、金属膜２０の膜厚が膜厚規格を満たす良品と判定することができる。
　例えば、図８に示すように、測定線ＬＣが基準線ＬＤを超えている場合は、金属膜２０が膜厚の上限を超えて成長したと判断される。また、図９のように、測定線ＬＣが基準線ＬＡに達しない場合は、金属膜２０が膜厚の下限を下回っていると判断される。
　本発明の実施の形態２では、第１保護膜５０ｂを第１保護膜５０ａ、５０ｃよりも張り出させることで、接触線ＬＢは２つの基準線ＬＡ、ＬＤよりも本体部２０ａの方にある。しかしながら、２つの基準線は他の用途に用いてもよい。例えば、図５に示される構造を２つ準備し、１つ目の構造は金属膜の膜厚上限の監視に用い、２つ目の構造を金属膜の膜厚下限の監視に用いる。具体的には、１つ目の構造において、
（１）測定線ＬＣが基準線ＬＤを超えると膜厚上限を超えたと判断し、
（２）測定線ＬＣが基準線ＬＡと基準線ＬＤの間にある場合には不良品ではないが理想的な膜厚よりはやや厚いと判定し、
（３）測定線ＬＣが基準線ＬＡに達しない場合に膜厚上限より十分膜厚が小さいと判定する。
　他方、２つ目の構造において、
（４）測定線ＬＣが基準線ＬＤを超えると膜厚下限より十分膜厚が大きいと判定し、
（５）測定線ＬＣが基準線ＬＡと基準線ＬＤの間にある場合には不良品ではないが理想的な膜厚よりはやや薄いと判定し、
（６）測定線ＬＣが基準線ＬＡに達しない場合に膜厚下限を下回ったと判定する。
　（１）又は（６）に該当した場合には半導体装置を不良品とし、（２）又は（５）に該当した場合には半導体装置を不良とする必要はないが何らかの工程改善が必要であることを把握し、（３）又は（４）に該当した場合には良品とする。
　実施の形態２の半導体装置によれば、乗り上げ部２０ｂを挟むように２つの第２保護膜５２ａ、５２ｂを設けることで、２つ基準線ＬＡ、ＬＤを提供できるので、精度の高い膜厚判定が可能となる。このような基本構造を用いて上述した方法とは別の判定シーケンスを構築してもよい。
実施の形態３．
　実施の形態３に係る半導体装置の製造方法を説明する。まず、第１保護膜と第２保護膜を形成する。図１０は、金属膜形成前の半導体装置の平面図である。この半導体装置は、基板に形成された表面金属１４を有している。表面金属１４の上に第１基準保護膜５０Ａと第２基準保護膜５０Ｂが形成されている。第１基準保護膜５０Ａの一部と第２基準保護膜５０Ｂの一部は支持保護膜５２で覆われている。支持保護膜５２の下の第１基準保護膜５０Ａは破線で表され、支持保護膜５２の下の第２基準保護膜５０Ｂも破線で表されている。支持保護膜５２は、第１基準保護膜５０Ａと第２基準保護膜５０Ｂがプロセス中に脱落しないようにこれらを固定するものであるから、光に対して透明である必要はない。なお、支持保護膜５２の下で第１基準保護膜５０Ａと第２基準保護膜５０Ｂをつなげてもよい。
　第２基準保護膜５０Ｂの露出部分は、第１基準保護膜５０Ａの露出部分より面積が小さい。第１基準保護膜５０Ａの縦方向長さはｙａであり横方向長さはｘａである。第２基準保護膜５０Ｂの縦方向長さはｙｂであり横方向長さはｘｂである。ｙａはｙｂより大きく、ｘａはｘｂより大きい。第１基準保護膜５０Ａの露出部分の面積は、当該露出部分の全体が金属膜に覆われたときに金属膜の膜厚上限に達するように決める。具体的には、ｙａ／２と第１基準保護膜５０Ａの膜厚の和が、金属膜の膜厚上限と一致するように、ｙａを決める。ｘａは、例えばｙａよりも大きくすることで第１基準保護膜５０Ａの露出部分の視認性を高めることができる。
　他方、第２基準保護膜５０Ｂの露出部分の面積は、当該露出部分の全体が金属膜に覆われると金属膜の膜厚下限を超えるように決める。具体的には、ｙｂ／２と第２基準保護膜５０Ｂの膜厚の和が、金属膜の膜厚下限と一致するように、ｙｂを決める。ｘｂは、例えばｙｂよりも大きくすることで第２基準保護膜５０Ｂの露出部分の視認性を高めることができる。
　図１１は、図１０の半導体装置の斜視図である。第１基準保護膜５０Ａと第２基準保護膜５０Ｂは同時に形成されるので同じ膜厚を有している。支持保護膜５２は、第１基準保護膜５０Ａと第２基準保護膜５０Ｂよりも厚く形成されている。第１基準保護膜５０Ａ、第２基準保護膜５０Ｂ及び支持保護膜５２は、例えば、ガラス、ＳｉＮ、Ｔｉ、Ｗ又はポリイミドなどのめっき膜が成長しない材料又は難めっき材で形成されている。
　次いで、金属膜を形成する。金属膜は無電解めっき法で表面金属１４の上に形成する。図１２は、形成された金属膜２０の平面図である。無電解めっき形成の初期には表面金属の上だけに金属膜が形成される。めっき処理が進み、金属膜２０の膜厚が第１基準保護膜５０Ａと第２基準保護膜５０Ｂの膜厚を超えると、第１基準保護膜５０Ａに乗り上げた第１乗り上げ部２０Ａと、第２基準保護膜５０Ｂに乗り上げた第２乗り上げ部２０Ｂが形成される。したがって、金属膜２０は、表面金属１４の上に設けられた本体部２０ａと、その本体部２０ａにつながる第１乗り上げ部２０Ａと第２乗り上げ部２０Ｂを備える。
　第１乗り上げ部２０Ａは、第１基準保護膜５０Ａの上面のうち支持保護膜５２に覆われていない部分の一部に乗り上げている。第１乗り上げ部２０Ａは平面視でＵ字型に形成されている。第１基準保護膜５０Ａの一部は外部に露出している。第２乗り上げ部２０Ｂは、第２基準保護膜５０Ｂの上面のうち支持保護膜５２に覆われていない部分全体に乗り上げている。第２基準保護膜５０Ｂは外部に露出していない。
　金属膜２０が第１基準保護膜５０Ａの全体を覆っておらず第１基準保護膜５０Ａが一部露出していることを確認することで金属膜２０の膜厚は上限未満であると判定できる。また、金属膜２０が第２基準保護膜５０Ｂの全体を覆っていることを確認することで金属膜２０の膜厚が下限を超えていると判定できる。作業者又は判定装置は、図１２の金属膜２０を検査するだけで、無電解めっき工程で形成された金属膜２０の膜厚は管理規格内であることを判定できる。
　仮に金属膜２０の膜厚が上限値を超えた場合、図１３に示されるように、第１基準保護膜５０Ａの支持保護膜５２から露出した部分全体が金属膜２０に覆われる。この場合、第１基準保護膜５０Ａも第２基準保護膜５０Ｂも外部に露出しておらず、それを観察することで、金属膜２０の膜厚が上限値を超えたと判定できる。
　仮に金属膜２０の膜厚が下限値を下回った場合、図１４に示されるように、第１基準保護膜５０Ａと第２基準保護膜５０Ｂの両方が金属膜２０から露出する。すなわち、第１乗り上げ部２０Ａと第２乗り上げ部２０Ｂが両方ともＵ字型となる。第１基準保護膜５０Ａと第２基準保護膜５０Ｂの両方が露出していることを観察することで、金属膜２０の膜厚が下限値を下回ったと判定できる。
　本実施の形態では、２つの基準保護膜を設けたが、より多くの基準保護膜を設けることで、金属膜２０の膜厚がどの程度なのか精密に判定することができる。大きさの異なる基準保護膜を複数設け、それらが金属膜に覆われたか否かを観察することで、容易に金属膜の膜厚が妥当か判定できる。
　実施の形態１－３では、金属膜２０は膜厚モニタの一部として機能するとともに、表面電極としても機能する。したがって、膜厚モニタ用のためだけに金属膜２０を形成する必要がないので、設計をシンプルにすることができる。
実施の形態４．
　図１５は、実施の形態４に係る半導体装置の平面図である。半導体装置は装置の動作中に電流が流れる表面電極６０、６２を備えている。この表面電極６０、６２に外部電極がはんだ付けされる。例えば図４の本体部２０ａを表面電極６０、６２に置き換えた態様で、表面電極６０、６２に外部電極がはんだ付けされる。
　表面電極６０、６２の周りには絶縁膜６４が形成されている。絶縁膜６４の周りに金属膜２０が形成されている。金属膜２０と表面電極６０、６２は絶縁膜６４により分離している。絶縁膜６４に囲まれた領域はセル領域などと呼ばれる有効領域であり、絶縁膜６４の外側の領域は直接的に装置の動作に寄与しない無効領域である。
　金属膜２０、第１保護膜１６及び第２保護膜１８は、実施の形態１、２で説明した膜厚モニタに相当する構造である。つまり、図１又は図７に示される構造が図１５の装置の無効領域に複数形成されている。金属膜２０と表面電極６０、６２は同一の無電解めっき工程で形成されるので、金属膜２０の膜厚と表面電極６０、６２の膜厚は等しい。したがって、第１保護膜１６と第２保護膜１８により、実施の形態１、２と同様の構造を形成して金属膜２０の膜厚を判定することで、表面電極６０、６２の膜厚が妥当か判定できる。無効領域に実施の形態３で説明した膜厚モニタを作成してもよい。
　チップなどの有効領域に実施の形態１～３で説明した膜厚モニタを設計できない場合でも、無効領域に膜厚モニタを設けることで、有効領域における表面電極の膜厚が妥当か判定することができる。これにより、有効領域における表面電極の設計自由度を高めることができる。また、第１保護膜と第２保護膜を、絶縁膜６４を形成する工程と同一工程で形成することで、プロセスの追加なしに無効領域に膜厚モニタを提供できる。
実施の形態５．
　図１６は、実施の形態５に係る半導体装置の平面図である。半導体装置８０は１つのチップである。半導体装置８０の中央には金属膜８２が形成されたセル領域がある。セル領域は例えばガードリング構造などの耐圧保持構造８４によって囲まれている。耐圧保持構造８４の外側は終端領域と呼ばれる領域である。この終端領域に膜厚モニタ８６が形成されている。
　膜厚モニタ８６は、実施の形態１～３のいずれかの膜厚モニタである。膜厚モニタ８６は、耐圧保持構造の外側に設けられた表面金属を備えている。この表面金属の上に形成される金属膜は、前述の金属膜８２と同時に無電解めっき法で形成される。金属膜８２にははんだで外部電極が接続される。チップの角部にある終端領域に膜厚モニタ８６を設けると装置のサイズに影響を与えることなく、表面電極として機能する金属膜８２の膜厚が妥当か判定できる。
実施の形態６．
　図１７は、実施の形態６に係る半導体装置の平面図である。半導体装置９０は１枚のウエハである。半導体装置９０には複数のチップ９２が形成されている。複数のチップ９２が形成された有効領域の外側には、チップが形成されない無効領域がある。この無効領域に実施の形態１～３のいずれかの膜厚モニタ９４が設けられている。膜厚モニタ９４は表面金属と、その上に形成される金属膜等を有している。各チップ９２に形成される表面電極と、膜厚モニタに形成される金属膜を同一の無電解めっき工程で形成する。無効領域に膜厚モニタ９４を形成することで、表面電極の膜厚が妥当か判断できる。
　膜厚モニタ９４の代替として、複数のチップ９２の間のダイシングラインに膜厚モニタ９６を設けてもよい。その場合、膜厚モニタ９６の金属膜と、チップ９２の表面電極を同一の無電解めっき工程で形成する。
実施の形態７．
　図１８は実施の形態７に係る半導体装置の膜厚モニタ部分の断面図である。基板１２には、異なる間隔で設けられたパッド１０２、１０４、１０６が形成されている。パッド１０２、１０４、１０６は例えばアルミで形成されている。パッド１０２、１０４、１０６はめっき膜が成長しない材料又は難めっき材で形成されればよく、必ずしもアルミでなくてもよい。パッド１０２、１０４、１０６はモニタ金属Ｐ１、Ｐ２、Ｐ３で覆われている。基板１２には、図４に示されているとおり、表面電極として機能する金属膜の本体部２０ａと、表面電極にはんだ３０で固定された外部電極３２が形成されている。
　モニタ金属Ｐ１、Ｐ２、Ｐ３と表面電極を同時に無電解めっき法で形成することで、モニタ金属Ｐ１、Ｐ２、Ｐ３と表面電極は同じ材料であり、しかも同じ膜厚を有している。そして、パッド１０２とパッド１０４の間隔を表面電極の膜厚の下限値を２倍した値と一致させ、パッド１０４とパッド１０６の間隔を表面電極の膜厚の上限値を２倍した値と一致させた。そのため、パッド間の漏れ電流、抵抗又は容量といった電気的特性試験により表面電極のめっき膜厚が妥当かどうか判定できる。
　例えば、パッド１０２とパッド１０４にプローブをあてて抵抗値を測定し、予め定められた値よりも小さい抵抗値を検出した場合はモニタ金属Ｐ１、Ｐ２でパッド１０２、１０４が接続されていると判定できる。この場合表面電極の膜厚は下限値より大きい。他方、パッド１０２とパッド１０４にプローブをあてて抵抗値を測定し、予め定められた値よりも大きい抵抗値を検出した場合はモニタ金属Ｐ１、Ｐ２でパッド１０２、１０４が接続されていないと判定できる。この場合表面電極の膜厚は下限値より小さい。
　その後、パッド１０４とパッド１０６にプローブをあてて抵抗値を測定し、予め定められた値よりも大きい抵抗値を検出した場合はモニタ金属Ｐ２、Ｐ３でパッド１０４、１０６が接続されていないと判定できる。この場合表面電極の膜厚は上限値より小さい。他方、パッド１０４とパッド１０６にプローブをあてて抵抗値を測定し、予め定められた値よりも小さい抵抗値を検出した場合はモニタ金属Ｐ２、Ｐ３でパッド１０４、１０６が接続されていると判定できる。この場合表面電極の膜厚は上限値より大きい。
　このように、パッド間の抵抗等を測定することで、表面電極として機能する金属膜の膜厚が妥当かどうか容易に判定できる。実施の形態１～６の半導体装置の場合、微小なパターンの外観検査が必要となるが、実施の形態７では抵抗を測定することで外観検査は不要であるため、工期短縮及びコスト低減が可能となる。
　図１８に示すように、２つのパッド１０２、１０４がモニタ金属Ｐ１、Ｐ２で接続されることで表面電極の膜厚は下限値より大きいことを確認し、２つのパッド１０４、１０６がモニタ金属Ｐ２、Ｐ３で接続されず電気的に絶縁されていることで表面電極の膜厚は上限値より小さいことを確認できるように、パッド間間隔を定めることが好ましい。なお、図１５では、パッドの数を３つにしているが、４つ以上として膜厚判定精度を向上させることも可能である。
実施の形態８．
　図１９は、実施の形態８に係る半導体装置に設けられた膜厚モニタの平面図である。実施の形態８に係る半導体装置は、実施の形態７と同様に、膜厚モニタが形成された領域とは異なる領域に、表面電極と、表面電極にはんだ付けされた外部電極とを備える。
　図１９を参照して基板１２に形成された膜厚モニタについて説明する。この膜厚モニタは、基板１２に形成された第１パッド１１０と、基板１２に第１パッド１１０と離れて形成された第２パッド１１２を備えている。第１パッド１１０には配線１１４、１１６、１１８が接続されている。第２パッド１１２には配線１２０、１２２、１２４が接続されている。全ての配線は例えばアルミで形成する。
　配線１１４、１１６、１１８、１２０、１２２、１２４の大部分はめっき膜が成長しない材料又は難めっき材で形成された保護膜１２６で覆われている。配線１１４、１１６、１１８、１２０、１２２、１２４のうち保護膜１２６で覆われていないのは、先端部１１４Ａ、１１６Ａ、１１８Ａ、１２０Ａ、１２２Ａ、１２４Ａである。先端部１１４Ａと先端部１２０Ａが対向し、先端部１１６Ａと先端部１２２Ａが対向し、先端部１１８Ａと先端部１２４Ａが対向している。
　先端部１１４Ａと先端部１２０Ａの間の距離ｘ１、先端部１１６Ａと先端部１２２Ａの間の距離ｘ２、先端部１１８Ａと先端部１２４Ａの間の距離ｘ３は、ｘ１＜ｘ２＜ｘ３を満たす。先端部１１４Ａ、１１６Ａ、１１８Ａ、１２０Ａ、１２２Ａ、１２４Ａには、それぞれ金属１４０、１４２、１４４、１４６、１４８、１５０が形成されている。
　表面電極として機能する金属膜、金属１４０、１４２、１４４、１４６、１４８、１５０、第１パッド１１０および第２パッド１１２は同一の無電解めっき工程で形成される。よって、これらは同じ材料でありかつ同じ膜厚である。例えば、表面電極の膜厚のターゲットが２±１μｍである場合、ｘ１は４μｍとし、ｘ２は５μｍとし、ｘ３を６μｍとする。
　無電解めっき工程を終えると、抵抗測定器１６０のプローブを第１パッド１１０と第２パッド１１２に当てて抵抗を測定する。配線１１４と配線１２０が金属１４０、１４６で接続された場合の抵抗をＲ１、配線１１６と配線１２２が金属１４２、１４８で接続された場合の抵抗をＲ２、配線１１８と配線１２４が金属１４４、１５０で接続された場合の抵抗をＲ３とする。
　抵抗測定器１６０で抵抗を測定する場合、配線の接続状況に応じて以下の抵抗が測定される。
　表面電極の膜厚が２．０μｍ未満：オープン
　表面電極の膜厚が２．０μｍ以上２．５μｍ未満であるとき：Ｒ１
　表面電極の膜厚が２．５μｍ以上３．０μｍ未満であるとき：Ｒ１とＲ２の並列成分
　表面電極の膜厚が３．０μｍ以上であるとき：Ｒ１とＲ２とＲ３の並列成分
　このように、表面電極の膜厚に対応して、抵抗測定器１６０で検出される抵抗値が変わることで、容易に表面電極として機能する金属膜の膜厚が妥当か判定できる。実施の形態７では複数回の抵抗測定が必要であるが、実施の形態８では１回の抵抗測定で金属膜の膜厚が妥当か判定できる。
　金属膜の膜厚の測定精度を高めるためには、配線の数を増加させ、配線間の距離を多様化させることが好ましい。しかし、膜厚モニタを小さくするためには、第１パッドに第１配線と第２配線を接続し、第２パッドに第３配線と第４配線を接続することが好ましい。その場合、第１配線と第３配線を対向させ、第２配線と第４配線を対向させるとともに、第１配線と第３配線の距離と、第２配線と第４配線の距離を異なる値にする。そして、表面電極の形成と同時に第１～第４配線に第１～第４金属を形成し、配線間の接続の有無によって金属膜の膜厚が妥当か判定する。
　例えば、第１配線と第３配線の幅と、第２配線と第４配線の幅が異なるように、第１～第４配線を形成することができる。その場合、第１配線と第３配線が接続されたときの抵抗と、第２配線と第４配線が接続されたときの抵抗が異なるので、抵抗測定器１６０による判定が容易になる。なお、「幅」というのは図１９のｙ方向の長さである。
　配線の数と、配線間の距離と、配線の幅は、求められる測定精度に応じて変更することができる。実施の形態１～８で説明した半導体装置についてはその特徴を失わない範囲で適宜変形が可能である。また、実施の形態１～８で説明した技術的特徴は組み合わせて用いてもよい。
　１４　表面金属、　１６　第１保護膜、　１８　第２保護膜、　１８ａ　第１部分、　１８ｂ　第２部分、　２０　金属膜、　２０ａ　本体部、　２０ｂ　乗り上げ部、　ＬＡ，ＬＤ　基準線、　ＬＢ　接触線、　ＬＣ　測定線、　３０　はんだ、　３２　外部電極

Claims (18)

  1. 　基板に形成された表面金属と、
    　前記表面金属の上に形成された第１保護膜と、
    　前記第１保護膜の上に設けられた第１部分と、前記第１部分につながり前記表面金属の上に設けられた第２部分と、を有し、光に対して透明な第２保護膜と、
    　前記表面金属の上に設けられた本体部と、前記本体部につながり前記第１保護膜に乗り上げた乗り上げ部と、を有する金属膜と、を備え、
    　前記本体部は前記第１保護膜より厚く、前記第１部分は前記乗り上げ部より厚く、前記第２部分は前記本体部より厚いことを特徴とする半導体装置。
  2. 　平面視で、前記第２保護膜の下の前記第１保護膜と前記第２保護膜の下の前記表面金属との境界線である基準線は、前記第１保護膜と前記本体部の境界線である接触線と平行であることを特徴とする請求項１に記載の半導体装置。
  3. 　平面視で、前記第２保護膜の下の前記第１保護膜と前記第２保護膜の下の前記表面金属との境界線である基準線と、前記第１保護膜と前記本体部の境界線である接触線とが１つの直線を形成することを特徴とする請求項１に記載の半導体装置。
  4. 　前記第２保護膜は前記乗り上げ部を挟むように２つ設けられることで、２つの前記基準線が提供され、
    　前記２つの前記基準線は平行であることを特徴とする請求項２に記載の半導体装置。
  5. 　前記接触線は前記２つの基準線よりも前記本体部の方にあることを特徴とする請求項４に記載の半導体装置。
  6. 　平面視で前記乗り上げ部と前記第１保護膜の境界線である測定線は、前記２つの基準線の間にあることを特徴とする請求項５に記載の半導体装置。
  7. 　前記第１保護膜の材料はガラス、ＳｉＮ、ＴｉまたはＷであり、
    　前記第２保護膜の材料はポリイミドである、ことを特徴とする請求項１～６のいずれか１項に記載の半導体装置。
  8. 　基板に形成された表面金属と、
    　前記表面金属の上に形成された第１基準保護膜と、
    　前記表面金属の上に形成され、前記第１基準保護膜より面積が小さい第２基準保護膜と、
    　前記第１基準保護膜と前記第２基準保護膜の一部を覆う支持保護膜と、
    　前記表面金属の上に設けられた本体部と、前記本体部につながり前記第２基準保護膜の上面のうち前記支持保護膜に覆われていない部分全体に乗り上げた第２乗り上げ部と、前記本体部につながり前記第１基準保護膜の上面のうち前記支持保護膜に覆われていない部分の一部に乗り上げた第１乗り上げ部と、を有する金属膜と、を備えたことを特徴とする半導体装置。
  9. 　前記第１乗り上げ部は平面視でＵ字型に形成されたことを特徴とする請求項８に記載の半導体装置。
  10. 　前記金属膜にはんだ付けされた外部電極を備えたことを特徴とする請求項１～９のいずれか１項に記載の半導体装置。
  11. 　前記基板に、前記金属膜とは分離して形成された表面電極と、
    　前記表面電極にはんだ付けされた外部電極と、を備えたことを特徴とする請求項１～９のいずれか１項に記載の半導体装置。
  12. 　前記表面電極を囲むように形成された耐圧保持構造を備え、
    　前記表面金属は、前記耐圧保持構造の外側に設けられたことを特徴とする請求項１１に記載の半導体装置。
  13. 　前記表面金属はウエハの無効領域に形成されたことを特徴とする請求項１１に記載の半導体装置。
  14. 　前記表面金属はダイシングラインに形成されたことを特徴とする請求項１１に記載の半導体装置。
  15. 　基板に形成された表面電極と、
    　前記表面電極にはんだ付けされた外部電極と、
    　前記基板に形成された膜厚モニタと、を備え、
    　前記膜厚モニタは、
    　異なる間隔で設けられた複数のパッドと、
    　前記複数のパッドを覆う、前記表面電極と同じ材料で形成されたモニタ金属と、を有することを特徴とする半導体装置。
  16. 　前記複数のパッドのうち２つのパッドは前記モニタ金属で接続され、
    　前記複数のパッドのうち別の２つのパッドは電気的に絶縁されていることを特徴とする請求項１５に記載の半導体装置。
  17. 　基板に形成された表面電極と、
    　前記表面電極にはんだ付けされた外部電極と、
    　前記基板に形成された膜厚モニタと、を備え、
    　前記膜厚モニタは、
    　前記基板に形成された第１パッドと、
    　前記基板に形成され、前記第１パッドと離れて形成された第２パッドと、
    　前記第１パッドに接続された第１配線と、
    　前記第１パッドに接続された第２配線と、
    　前記第２パッドに接続された第３配線と、
    　前記第２パッドに接続された第４配線と、
    　前記第１配線に形成された第１金属と、
    　前記第２配線に形成された第２金属と、
    　前記第３配線に形成された第３金属と、
    　前記第４配線に形成された第４金属と、を備え、
    　前記第１配線と前記第３配線の間の距離と、前記第２配線と前記第４配線の間の距離が異なり、
    　前記表面電極、前記第１金属、前記第２金属、前記第３金属及び前記第４金属は同じ材料であることを特徴とする半導体装置。
  18. 　前記第１配線と前記第３配線の幅は、前記第２配線と前記第４配線の幅と異なることを特徴とする請求項１７に記載の半導体装置。
PCT/JP2016/083068 2016-11-08 2016-11-08 半導体装置 WO2018087807A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
PCT/JP2016/083068 WO2018087807A1 (ja) 2016-11-08 2016-11-08 半導体装置
US16/317,916 US10804169B2 (en) 2016-11-08 2016-11-08 Semiconductor device
JP2018549653A JP6766881B2 (ja) 2016-11-08 2016-11-08 半導体装置
DE112016007417.4T DE112016007417T5 (de) 2016-11-08 2016-11-08 Halbleitervorrichtung
CN201680090598.5A CN109923647B (zh) 2016-11-08 2016-11-08 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/083068 WO2018087807A1 (ja) 2016-11-08 2016-11-08 半導体装置

Publications (1)

Publication Number Publication Date
WO2018087807A1 true WO2018087807A1 (ja) 2018-05-17

Family

ID=62109667

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/083068 WO2018087807A1 (ja) 2016-11-08 2016-11-08 半導体装置

Country Status (5)

Country Link
US (1) US10804169B2 (ja)
JP (1) JP6766881B2 (ja)
CN (1) CN109923647B (ja)
DE (1) DE112016007417T5 (ja)
WO (1) WO2018087807A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52144336A (en) * 1976-05-28 1977-12-01 Nippon Telegraph & Telephone Plating amount controlling method and method of fabricating detecting electrode in said method
JPS6240735A (ja) * 1985-08-16 1987-02-21 Nec Corp 膜厚モニタ法
JPH01265532A (ja) * 1988-04-15 1989-10-23 Ricoh Co Ltd 層間絶縁膜評価用パターン
JP2000260842A (ja) * 1999-03-08 2000-09-22 Oki Electric Ind Co Ltd 配線間ショート検出用テストエレメントグループ、その製造方法及び配線間ショート検出方法
JP2009299166A (ja) * 2008-06-17 2009-12-24 Nec Electronics Corp 被めっき体、めっき膜厚判定方法及び半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4640345B2 (ja) 2007-01-25 2011-03-02 三菱電機株式会社 電力用半導体装置
JP2010272711A (ja) 2009-05-22 2010-12-02 Mitsubishi Electric Corp 半導体デバイスとその製造方法
WO2014136303A1 (ja) 2013-03-08 2014-09-12 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP6316708B2 (ja) * 2014-08-26 2018-04-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6006895B1 (ja) * 2016-02-16 2016-10-12 有限会社 ナプラ 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52144336A (en) * 1976-05-28 1977-12-01 Nippon Telegraph & Telephone Plating amount controlling method and method of fabricating detecting electrode in said method
JPS6240735A (ja) * 1985-08-16 1987-02-21 Nec Corp 膜厚モニタ法
JPH01265532A (ja) * 1988-04-15 1989-10-23 Ricoh Co Ltd 層間絶縁膜評価用パターン
JP2000260842A (ja) * 1999-03-08 2000-09-22 Oki Electric Ind Co Ltd 配線間ショート検出用テストエレメントグループ、その製造方法及び配線間ショート検出方法
JP2009299166A (ja) * 2008-06-17 2009-12-24 Nec Electronics Corp 被めっき体、めっき膜厚判定方法及び半導体装置の製造方法

Also Published As

Publication number Publication date
DE112016007417T5 (de) 2019-07-25
JPWO2018087807A1 (ja) 2019-06-24
US10804169B2 (en) 2020-10-13
US20190295907A1 (en) 2019-09-26
CN109923647A (zh) 2019-06-21
CN109923647B (zh) 2023-06-20
JP6766881B2 (ja) 2020-10-14

Similar Documents

Publication Publication Date Title
US7298051B2 (en) Semiconductor element and manufacturing method thereof
CN106537156A (zh) 分流电阻器
CN108257945A (zh) 半导体器件
US8878559B2 (en) IC current measuring apparatus and IC current measuring adapter
CN109313218A (zh) 分流电阻器的安装结构以及安装基板
TWI243416B (en) Semiconductor wafer, semiconductor chip and dicing method of a semiconductor wafer
JP2020155660A (ja) 半導体装置および半導体装置の検査方法
WO2018087807A1 (ja) 半導体装置
JPH04199651A (ja) 半導体装置およびその製造方法
KR102195561B1 (ko) 전기적 접속 장치
US10629673B2 (en) Method for manufacturing semiconductor and structure thereof
JP2011009407A (ja) 半導体装置、電子部品、半導体装置の製造方法
JP4508023B2 (ja) レーザトリミング評価方法およびレーザトリミング用レーザ強度設定方法
TWI791340B (zh) 電阻器
KR100529453B1 (ko) 프로브 카드용 니들과 그 제조 방법
US7875468B2 (en) Body to be plated, method of determining plated film thickness, and method of manufacturing semiconductor device
KR100774623B1 (ko) 금속배선의 연속성 검사를 위한 ｐｃｍ 테스트 패턴
US8063401B2 (en) Testing for correct undercutting of an electrode during an etching step
JP2022044998A (ja) 半導体装置および半導体装置の検査方法
JP2021089139A (ja) 湿度検知装置
JPH03174732A (ja) 半導体装置の製造方法
TWI520290B (zh) 封裝基板及其檢測方法
KR100248207B1 (ko) 반도체 소자의 테스트 패턴
JP2006112967A (ja) 接合抵抗値測定用半導体チップおよび半導体チップの接合抵抗値測定方法
JP2009206387A (ja) Ｔｅｇチップ及びその評価装置及び評価方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16921132

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2018549653

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 16921132

Country of ref document: EP

Kind code of ref document: A1