WO2018087807A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2018087807A1
WO2018087807A1 PCT/JP2016/083068 JP2016083068W WO2018087807A1 WO 2018087807 A1 WO2018087807 A1 WO 2018087807A1 JP 2016083068 W JP2016083068 W JP 2016083068W WO 2018087807 A1 WO2018087807 A1 WO 2018087807A1
Authority
WO
WIPO (PCT)
Prior art keywords
protective film
metal
film
semiconductor device
wiring
Prior art date
Application number
PCT/JP2016/083068
Other languages
English (en)
French (fr)
Inventor
誠也 中野
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to DE112016007417.4T priority Critical patent/DE112016007417T5/de
Priority to US16/317,916 priority patent/US10804169B2/en
Priority to JP2018549653A priority patent/JP6766881B2/ja
Priority to PCT/JP2016/083068 priority patent/WO2018087807A1/ja
Priority to CN201680090598.5A priority patent/CN109923647B/zh
Publication of WO2018087807A1 publication Critical patent/WO2018087807A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/022—Protective coating, i.e. protective bond-through coating
    • H01L2224/02205—Structure of the protective coating
    • H01L2224/02206—Multilayer protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/022—Protective coating, i.e. protective bond-through coating
    • H01L2224/0221—Shape of the protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/022—Protective coating, i.e. protective bond-through coating
    • H01L2224/02215—Material of the protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/037—Manufacturing methods involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices

Definitions

  • the present invention relates to a semiconductor device used for high power switching, for example.
  • Patent Document 1 discloses that in a semiconductor device that switches a large current, the connection between the electrode of the semiconductor element and the external electrode needs to be suitable for the large current.
  • Patent Document 2 discloses that an external electrode, which is a copper plate, and a semiconductor element electrode are directly joined with solder. As a result, a connection capable of energizing a large current while lowering the electrical resistance can be realized.
  • Patent Document 3 discloses that the reliability at the time of soldering is improved by forming a Ni layer having an appropriate thickness as a metal film for soldering. By optimizing the Ni thickness, it is possible to better balance process feasibility and bonding reliability.
  • Ni having a film thickness of, for example, 1.5 ⁇ m or more is formed on an electrode of a semiconductor element and used as a metal film for solder bonding. It is more cost-effective to form such a metal film by an electroless plating method than by a lift-off method.
  • the metal film thickness variation between the wafers in the lot and the metal film thickness variation within the wafer surface are larger than those formed by the lift-off method. It is a problem.
  • the thickness of the metal film is required to be within a predetermined range in order to improve reliability. Therefore, ideally, it is desirable to confirm that the thickness of the metal film is within a predetermined range by inspection of all chips.
  • a fluorescent X-ray analysis method is used as a known nondestructive measurement method.
  • the fluorescent X-ray analysis method is a method for detecting fluorescent X-rays emitted from a plating film irradiated with X-rays and comparing it with a standard sample having a known film thickness.
  • inspecting the total number of manufactured semiconductor devices should increase the processing time and should be avoided. Therefore, there has been a demand for a semiconductor device that can easily determine whether the thickness of the metal film is appropriate.
  • the present invention has been made to solve the above-described problems, and an object of the present invention is to provide a semiconductor device that can easily determine whether the thickness of a metal film used mainly for bonding of external electrodes is appropriate.
  • a semiconductor device includes a surface metal formed on a substrate, a first protective film formed on the surface metal, a first portion provided on the first protective film, A second protective film connected to the first part and provided on the surface metal, and transparent to light, a main body provided on the surface metal, and the main body A metal film having a riding part connected to a part and riding on the first protective film, the main body part being thicker than the first protective film, the first part being thicker than the riding part, The portion is thicker than the main body.
  • Another semiconductor device includes a surface metal formed on a substrate, a first reference protective film formed on the surface metal, and the first reference protection formed on the surface metal.
  • a second reference protective film having a smaller area than the film, a support protective film covering the first reference protective film and a part of the second reference protective film, a main body provided on the surface metal, and the main body
  • a second riding-up portion that rides on the entire portion of the upper surface of the second reference protective film that is not covered with the support protective film, and the support that is connected to the body portion and that is on the upper surface of the first reference protective film.
  • a metal film having a first riding-up portion that rides on a part of the portion not covered with the protective film.
  • Another semiconductor device includes a surface electrode formed on a substrate, an external electrode soldered to the surface electrode, and a film thickness monitor formed on the substrate. Has a plurality of pads provided at different intervals, and a monitor metal made of the same material as the surface electrode and covering the plurality of pads.
  • Another semiconductor device includes a surface electrode formed on a substrate, an external electrode soldered to the surface electrode, and a film thickness monitor formed on the substrate. Includes a first pad formed on the substrate, a second pad formed on the substrate and formed apart from the first pad, a first wiring connected to the first pad, and the first pad A second wiring connected to the pad; a third wiring connected to the second pad; a fourth wiring connected to the second pad; a first metal formed on the first wiring; A second metal formed on the second wiring; a third metal formed on the third wiring; and a fourth metal formed on the fourth wiring; and the first wiring and the third wiring. And the distance between the second wiring and the fourth wiring are different, and the metal film, the first metal, the second metal, the third metal and Fourth metal is characterized by the same material.
  • the present invention it is possible to easily determine whether the thickness of the metal film is appropriate by observing the amount of the metal film on the protective film or determining the thickness of the metal film by measuring electrical characteristics. .
  • FIG. 2 is a perspective view of a film thickness monitor according to Embodiment 1.
  • FIG. It is a top view of an incomplete film thickness monitor. It is a top view of a film thickness monitor. It is a figure which shows an external electrode. It is a perspective view of the film thickness monitor which concerns on Embodiment 2 in the middle of manufacture. It is a top view of the monitor of FIG. 6 is a plan view of a film thickness monitor according to Embodiment 2.
  • FIG. It is a figure which shows the metal film which exceeds the film thickness upper limit. It is a figure which shows the metal film which is less than a film thickness lower limit. It is a top view of the film thickness monitor which concerns on Embodiment 3 in the middle of manufacture.
  • FIG. 6 is a plan view of a semiconductor device according to a fourth embodiment.
  • FIG. 10 is a plan view of a semiconductor device according to a fifth embodiment.
  • FIG. 10 is a plan view of a semiconductor device according to a sixth embodiment.
  • FIG. 11 is a cross-sectional view of a film thickness monitor portion of a semiconductor device according to a seventh embodiment.
  • FIG. 10 is a plan view of a film thickness monitor portion of a semiconductor device according to an eighth embodiment.
  • FIG. 1 is a perspective view showing a part of the semiconductor device according to the first embodiment.
  • This semiconductor device includes a substrate 12 on which, for example, a transistor or a diode is formed.
  • a surface metal 14 is formed on the substrate 12.
  • the material of the surface metal 14 is, for example, aluminum.
  • the surface metal 14 is formed as a main electrode through which a main current flows.
  • a first protective film 16 is formed on the surface metal 14.
  • the first protective film 16 is formed on a part of the surface metal 14.
  • the first protective film 16 is formed of a material that does not grow a plating film or a difficult plating material. Further, the first protective film 16 is preferably stable with respect to the plating process and is not altered by the plating process.
  • the material of the first protective film 16 can be glass, SiN, Ti, or W.
  • the first protective film 16 may not be an inorganic material.
  • a second protective film 18 having a first portion 18a provided on the first protective film 16 and a second portion 18b connected to the first portion 18a and provided on the surface metal 14 is provided. .
  • the first portion 18 a covers a part of the first protective film 16.
  • the second portion 18 b is formed on a part of the surface metal 14.
  • the second protective film 18 is formed of a material that does not grow a plating film or a difficult plating material.
  • the second protective film 18 is preferably stable with respect to the plating process.
  • the second protective film 18 is formed of a material transparent to light.
  • the material of the second protective film 18 is, for example, polyimide.
  • a metal film 20 is formed on a portion of the surface metal 14 where the first protective film 16 and the second protective film 18 are not formed.
  • the metal film 20 includes a main body portion 20 a provided on the surface metal 14 and a riding portion 20 b connected to the main body portion 20 a and riding on the first protective film 16.
  • the riding portion 20b rides on the first protective film 16 over a distance x1.
  • the main body 20 a is thicker than the first protective film 16. That is, the thickness z4 of the main body 20a is larger than the thickness z1 of the first protective film 16.
  • the thickness z1 of the first protective film 16 is preferably sufficiently smaller than the thickness z4 of the main body portion 20a. For example, it is desirable that the thickness z1 of the first protective film 16 is not more than half the thickness z4 of the main body portion 20a.
  • the first portion 18a is thicker than the riding portion 20b. That is, the thickness z5 of the riding-up portion 20b is smaller than the thickness z2 of the first portion 18a.
  • the second portion 18b is thicker than the main body portion 20a. That is, the thickness z3 of the second portion 18b is larger than the thickness z4 of the main body portion 20a.
  • the second portion 18b is preferably sufficiently thicker than the main body portion 20a. For example, it is desirable that the thickness z3 of the second portion 18b is at least twice the thickness z4 of the main body portion 20a.
  • FIG. 2 is a plan view of the first protective film 16 and the second protective film 18 formed on the surface metal 14. Since the second protective film 18 is formed of a material transparent to light, the reference line LA can be visually recognized.
  • the reference line LA is a boundary line between the first protective film 16 under the second protective film 18 and the surface metal 14 under the second protective film 18 in plan view. Further, in plan view, the boundary between the first protective film 16 that is not covered by the second protective film 18 and the surface metal 14 is a contact line LB.
  • the reference line LA and the contact line LB form one straight line.
  • FIG. 3 is a plan view of the apparatus after the metal film 20 is formed.
  • the planar shape of the metal film and the planar shape of the surface metal 14 are the same. That is, there is a metal film only on the surface metal 14.
  • the metal film 20 gets over the contact line LB and rides on the first protective film 16. Thereby, the riding-up part 20b is formed.
  • the metal film 20 is, for example, Ni having a thickness of 1.5 ⁇ m or more in the main body portion 20a.
  • the contact line LB becomes a line that defines the boundary line between the first protective film 16 and the main body portion 20a.
  • the contact line LB is not visible because the metal film 20 has the riding portion 20b.
  • the contact line LB is indicated by a broken line.
  • a boundary line between the riding-up portion 20b and the first protective film 16 in plan view is referred to as a measurement line LC.
  • the distance x1 between the measurement line LC and the reference line LA reflects the amount of growth of the riding portion 20b.
  • the thickness of the metal film 20 is basically equal to the sum of the thickness z1 of the first protective film 16 and the distance x1 between the measurement line LC and the reference line LA.
  • the thickness of the metal film 20 is basically equal to the sum of the thickness z1 of the first protective film 16 and the distance x1 between the measurement line LC and the reference line LA.
  • the thickness z1 of the first protective film 16 is known from the process conditions and the like. Therefore, the film thickness of the metal film 20 can be clarified by measuring the distance x1 between the measurement line LC and the reference line LA by an image recognition device or by visual observation.
  • the distance x1 is smaller than the target value
  • the distance x1 is larger than the target value.
  • the amount of the second protective film 18 applied from the first protective film 16 is 5 ⁇ m or more.
  • a semiconductor device or wafer in which the thickness of the metal film 20 is in a predetermined range is defined as a good product.
  • FIG. 4 is a diagram showing the external electrode 32 and the like.
  • An external electrode 32 is fixed to the main body portion 20 a of the metal film 20 with solder 30.
  • solder 30 As a result, a semiconductor device capable of energizing a large current while lowering the electrical resistance can be provided.
  • the semiconductor device according to the first embodiment compares the positional relationship between the run-up portion 20b that overlaps the first protective film 16 and the end portion of the first protective film 16 below the second protective film 18. It is judged whether the film thickness of the metal film 20 formed by the electrolytic plating method is appropriate.
  • the semiconductor device according to the first embodiment can be variously modified without losing its characteristics. For example, in the first embodiment, one straight line is formed by the reference line LA and the contact line LB in plan view, but the reference line LA and the contact line LB may be parallel. Then, for example, when the climbing portion 20b grows beyond the reference line LA, it can be determined that there is a film thickness error.
  • the modifications mentioned in the first embodiment of the present invention can be applied as appropriate to the semiconductor devices according to the following embodiments.
  • Embodiment 2 Since the semiconductor device according to the second embodiment of the present invention has much in common with the first embodiment, the difference from the first embodiment will be mainly described.
  • the semiconductor device according to the second embodiment provides two reference lines and determines whether a measurement line is located between the two reference lines.
  • FIG. 5 is a perspective view of a part of the semiconductor device before forming the metal film according to the second embodiment.
  • the first protective films 50a, 50b, and 50c and the second protective films 52a and 52b are formed.
  • the first protective film 50a is covered with the second protective film 52a.
  • the first protective film 50b is not covered with the second protective film and is exposed to the outside.
  • the first protective film 50c is covered with the second protective film 52b.
  • the first protective films 50a, 50b and 50c are one integral protective film formed in a lump. Accordingly, the first protective films 50a, 50b, and 50c have the same thickness.
  • the width xb of the first protective film 50b is larger than the width xa of the first protective film 50a and the width xc of the first protective film 50c.
  • the width xa of the first protective film 50a is larger than the width xc of the first protective film 50c. Therefore, the first protective film 50b that is not covered with the second protective film protrudes beyond the first protective films 50a and 50c.
  • the second protective films 52a and 52b are formed of a material that is transparent to light, like the second protective film of the first embodiment. Therefore, the reference line LA can be seen under the second protective film 52a, and the reference line LD can be seen under the second protective film 52b.
  • FIG. 6 is a plan view of the semiconductor device of FIG.
  • the reference lines LA and LD are in the negative x direction with respect to the contact line LB.
  • the two reference lines LA and LD are parallel.
  • FIG. 7 is a plan view showing the formed metal film 20.
  • a metal grows on the surface metal, and a part of the metal film rides on the first protective film 50b as the growth proceeds.
  • the metal film 20 having the main body portion 20a and the riding portion 20b that rides on the first protective film 50b is formed.
  • a measurement line LC that is a boundary line between the riding portion 20b and the first protective film 50b is determined.
  • the position of the reference line LA is determined so that the measurement line LC and the reference line LA when the film thickness of the metal film 20 is the lower limit value form one straight line.
  • the position of the reference line LD is determined so that the measurement line LC when the film thickness of the metal film 20 is the upper limit value and the reference line LD form one straight line.
  • the distance xi between the reference line LA and the contact line LB is made to coincide with the value obtained by subtracting the film thicknesses of the first protective films 50a, 50b, and 50c from the film thickness lower limit value of the metal film 20.
  • the distance xj between the reference line LD and the contact line LB is made to coincide with a value obtained by subtracting the film thicknesses of the first protective films 50a, 50b, and 50c from the film thickness upper limit value of the metal film 20. That is, the reference line LA corresponds to the film thickness lower limit value of the metal film 20, and the reference line LD corresponds to the film thickness upper limit value of the metal film 20.
  • the first protective film 50b extends beyond the first protective films 50a and 50c, so that the contact line LB is closer to the main body 20a than the two reference lines LA and LD.
  • the two reference lines may be used for other applications.
  • two structures shown in FIG. 5 are prepared, the first structure is used for monitoring the upper limit of the film thickness of the metal film, and the second structure is used for monitoring the lower limit of the film thickness of the metal film.
  • the measurement line LC exceeds the reference line LD, it is determined that the film thickness upper limit has been exceeded.
  • the measurement line LC is between the reference line LA and the reference line LD, it is determined that the measurement line LC is not defective but is slightly thicker than the ideal film thickness.
  • the measurement line LC does not reach the reference line LA, it is determined that the film thickness is sufficiently smaller than the film thickness upper limit.
  • the measurement line LC exceeds the reference line LD, it is determined that the film thickness is sufficiently larger than the film thickness lower limit, (5) If the measurement line LC is between the reference line LA and the reference line LD, it is determined that the measurement line LC is not defective but is slightly thinner than the ideal film thickness. (6) When the measurement line LC does not reach the reference line LA, it is determined that the film thickness is below the lower limit.
  • the semiconductor device is a defective product. If (2) or (5) is met, the semiconductor device does not have to be defective, but some process improvement is necessary. If it falls under (3) or (4), it will be considered a good product.
  • the two reference lines LA and LD can be provided by providing the two second protective films 52a and 52b so as to sandwich the riding portion 20b. Is possible. A determination sequence different from the method described above may be constructed using such a basic structure.
  • FIG. 10 is a plan view of the semiconductor device before the metal film is formed.
  • This semiconductor device has a surface metal 14 formed on a substrate.
  • a first reference protective film 50A and a second reference protective film 50B are formed on the surface metal 14.
  • a part of the first reference protective film 50A and a part of the second reference protective film 50B are covered with a support protective film 52.
  • the first reference protective film 50A under the support protective film 52 is represented by a broken line
  • the second reference protective film 50B under the support protective film 52 is also represented by a broken line.
  • the support protective film 52 fixes the first reference protective film 50A and the second reference protective film 50B so that they do not fall off during the process, and therefore does not need to be transparent to light.
  • the first reference protective film 50A and the second reference protective film 50B may be connected under the support protective film 52.
  • the exposed portion of the second reference protective film 50B has a smaller area than the exposed portion of the first reference protective film 50A.
  • the first reference protective film 50A has a vertical length of ya and a horizontal length of xa.
  • the vertical length of the second reference protective film 50B is yb and the horizontal length is xb.
  • ya is greater than yb and xa is greater than xb.
  • the area of the exposed portion of the first reference protective film 50A is determined so as to reach the upper limit of the thickness of the metal film when the entire exposed portion is covered with the metal film.
  • ya is determined so that the sum of the thicknesses of ya / 2 and the first reference protective film 50A matches the upper limit of the thickness of the metal film.
  • the area of the exposed portion of the second reference protective film 50B is determined so as to exceed the lower limit of the thickness of the metal film when the entire exposed portion is covered with the metal film.
  • yb is determined so that the sum of the thicknesses of yb / 2 and the second reference protective film 50B matches the lower limit of the thickness of the metal film.
  • FIG. 11 is a perspective view of the semiconductor device of FIG. Since the first reference protective film 50A and the second reference protective film 50B are formed at the same time, they have the same film thickness.
  • the support protective film 52 is formed thicker than the first reference protective film 50A and the second reference protective film 50B.
  • the first reference protective film 50A, the second reference protective film 50B, and the support protective film 52 are made of, for example, a material that does not grow a plating film such as glass, SiN, Ti, W, or polyimide, or a difficult plating material.
  • FIG. 12 is a plan view of the formed metal film 20.
  • a metal film is formed only on the surface metal.
  • the metal film 20 includes a main body portion 20a provided on the surface metal 14, and a first riding-up portion 20A and a second riding-up portion 20B connected to the main body portion 20a.
  • the first riding-up portion 20A rides on a part of the upper surface of the first reference protective film 50A that is not covered with the support protective film 52.
  • the first riding-up portion 20A is formed in a U shape in plan view. A portion of the first reference protective film 50A is exposed to the outside.
  • the second riding-up portion 20B rides over the entire portion of the upper surface of the second reference protective film 50B that is not covered with the support protective film 52. The second reference protective film 50B is not exposed to the outside.
  • the film thickness of the metal film 20 is less than the upper limit by confirming that the metal film 20 does not cover the entire first reference protective film 50A and that the first reference protective film 50A is partially exposed. . Moreover, it can be determined that the film thickness of the metal film 20 exceeds the lower limit by confirming that the metal film 20 covers the entire second reference protective film 50B.
  • the operator or the determination device can determine that the film thickness of the metal film 20 formed in the electroless plating process is within the management standard only by inspecting the metal film 20 of FIG.
  • the film thickness of the metal film 20 exceeds the upper limit value, the entire portion exposed from the support protective film 52 of the first reference protective film 50A is covered with the metal film 20, as shown in FIG. In this case, neither the first reference protective film 50A nor the second reference protective film 50B is exposed to the outside, and by observing it, it can be determined that the film thickness of the metal film 20 has exceeded the upper limit value.
  • both the first reference protection film 50A and the second reference protection film 50B are exposed from the metal film 20, as shown in FIG. That is, both the first riding-up portion 20A and the second riding-up portion 20B are U-shaped. By observing that both the first reference protective film 50A and the second reference protective film 50B are exposed, it can be determined that the film thickness of the metal film 20 has fallen below the lower limit.
  • two reference protective films are provided.
  • the metal film 20 functions as a part of the film thickness monitor and also functions as a surface electrode. Therefore, since it is not necessary to form the metal film 20 only for film thickness monitoring, the design can be simplified.
  • FIG. FIG. 15 is a plan view of the semiconductor device according to the fourth embodiment.
  • the semiconductor device includes surface electrodes 60 and 62 through which current flows during operation of the device. External electrodes are soldered to the surface electrodes 60 and 62. For example, external electrodes are soldered to the surface electrodes 60 and 62 in a manner in which the main body 20a of FIG.
  • An insulating film 64 is formed around the surface electrodes 60 and 62.
  • a metal film 20 is formed around the insulating film 64.
  • the metal film 20 and the surface electrodes 60 and 62 are separated by an insulating film 64.
  • a region surrounded by the insulating film 64 is an effective region called a cell region, and a region outside the insulating film 64 is an ineffective region that does not directly contribute to the operation of the device.
  • the metal film 20, the first protective film 16, and the second protective film 18 have a structure corresponding to the film thickness monitor described in the first and second embodiments. That is, a plurality of structures shown in FIG. 1 or FIG. 7 are formed in the invalid region of the apparatus of FIG. Since the metal film 20 and the surface electrodes 60 and 62 are formed in the same electroless plating process, the film thickness of the metal film 20 and the film thickness of the surface electrodes 60 and 62 are equal. Therefore, the same structure as in the first and second embodiments is formed by the first protective film 16 and the second protective film 18, and the film thickness of the surface film 60, 62 is determined by determining the film thickness of the metal film 20. Can be judged appropriate.
  • the film thickness monitor described in the third embodiment may be created in the invalid area.
  • the film thickness monitor described in the first to third embodiments cannot be designed in an effective area such as a chip, it is possible to determine whether the film thickness of the surface electrode in the effective area is appropriate by providing the film thickness monitor in the invalid area. it can. Thereby, the design freedom of the surface electrode in an effective area
  • region can be raised. Further, by forming the first protective film and the second protective film in the same process as the process of forming the insulating film 64, it is possible to provide a film thickness monitor in the ineffective region without adding a process.
  • FIG. FIG. 16 is a plan view of the semiconductor device according to the fifth embodiment.
  • the semiconductor device 80 is one chip.
  • a cell region in which a metal film 82 is formed.
  • the cell region is surrounded by a breakdown voltage holding structure 84 such as a guard ring structure.
  • the outside of the breakdown voltage holding structure 84 is a region called a termination region.
  • a film thickness monitor 86 is formed in this termination region.
  • the film thickness monitor 86 is the film thickness monitor according to any one of the first to third embodiments.
  • the film thickness monitor 86 includes a surface metal provided outside the pressure-resistant holding structure.
  • the metal film formed on the surface metal is formed by the electroless plating method simultaneously with the metal film 82 described above. External electrodes are connected to the metal film 82 with solder. If the film thickness monitor 86 is provided in the terminal region at the corner of the chip, it is possible to determine whether the film thickness of the metal film 82 functioning as the surface electrode is appropriate without affecting the size of the apparatus.
  • FIG. 17 is a plan view of the semiconductor device according to the sixth embodiment.
  • the semiconductor device 90 is a single wafer.
  • a plurality of chips 92 are formed in the semiconductor device 90. Outside the effective area where the plurality of chips 92 are formed, there is an invalid area where no chips are formed.
  • the film thickness monitor 94 of any one of the first to third embodiments is provided in this invalid area.
  • the film thickness monitor 94 has a surface metal and a metal film formed thereon.
  • the surface electrode formed on each chip 92 and the metal film formed on the film thickness monitor are formed in the same electroless plating process. By forming the film thickness monitor 94 in the invalid region, it can be determined whether the film thickness of the surface electrode is appropriate.
  • a film thickness monitor 96 may be provided on a dicing line between the plurality of chips 92.
  • the metal film of the film thickness monitor 96 and the surface electrode of the chip 92 are formed by the same electroless plating process.
  • FIG. FIG. 18 is a cross-sectional view of the film thickness monitor portion of the semiconductor device according to the seventh embodiment.
  • Pads 102, 104, 106 provided at different intervals are formed on the substrate 12.
  • the pads 102, 104, and 106 are made of aluminum, for example.
  • the pads 102, 104, and 106 may be formed of a material that does not grow a plating film or a difficult plating material, and may not necessarily be aluminum.
  • the pads 102, 104, 106 are covered with monitor metals P1, P2, P3.
  • a metal film body 20 a that functions as a surface electrode and an external electrode 32 that is fixed to the surface electrode with solder 30 are formed on the substrate 12.
  • the monitor metals P1, P2, P3 and the surface electrode are made of the same material and have the same film thickness. Then, the distance between the pad 102 and the pad 104 is matched with a value obtained by doubling the lower limit value of the surface electrode film thickness, and the distance between the pad 104 and the pad 106 is matched with a value obtained by doubling the upper limit value of the film thickness of the surface electrode. I let you. Therefore, it can be determined whether or not the plating thickness of the surface electrode is appropriate by an electrical characteristic test such as leakage current between pads, resistance, or capacitance.
  • the film thickness of the surface electrode is larger than the lower limit value.
  • the resistance value is measured by applying probes to the pads 102 and 104 and a resistance value larger than a predetermined value is detected, it is determined that the pads 102 and 104 are not connected by the monitor metals P1 and P2. it can. In this case, the film thickness of the surface electrode is smaller than the lower limit value.
  • a probe is applied to the pads 104 and 106 to measure the resistance value. If a resistance value larger than a predetermined value is detected, it is determined that the pads 104 and 106 are not connected to the monitor metals P2 and P3. it can. In this case, the film thickness of the surface electrode is smaller than the upper limit value. On the other hand, when the resistance value is measured by applying probes to the pads 104 and 106 and a resistance value smaller than a predetermined value is detected, it is determined that the pads 104 and 106 are connected by the monitor metals P2 and P3. it can. In this case, the film thickness of the surface electrode is larger than the upper limit value.
  • the thickness of the metal film functioning as the surface electrode is appropriate.
  • a fine pattern appearance inspection is required.
  • the construction period can be shortened and the cost can be reduced. It becomes.
  • the thickness of the surface electrode is larger than the lower limit value by connecting the two pads 102 and 104 with the monitor metals P1 and P2, and the two pads 104 and 106 are connected to the monitor metal P2. It is preferable to determine the inter-pad spacing so that it can be confirmed that the film thickness of the surface electrode is smaller than the upper limit value by being electrically insulated without being connected at P3.
  • the number of pads is three, but it is also possible to improve the film thickness determination accuracy by using four or more pads.
  • FIG. FIG. 19 is a plan view of a film thickness monitor provided in the semiconductor device according to the eighth embodiment.
  • the semiconductor device according to the eighth embodiment includes a surface electrode and an external electrode soldered to the surface electrode in a region different from the region where the film thickness monitor is formed.
  • the film thickness monitor formed on the substrate 12 will be described with reference to FIG.
  • the film thickness monitor includes a first pad 110 formed on the substrate 12 and a second pad 112 formed on the substrate 12 apart from the first pad 110.
  • Wirings 114, 116, and 118 are connected to the first pad 110.
  • Wirings 120, 122, and 124 are connected to the second pad 112. All wiring is formed of aluminum, for example.
  • the wirings 114, 116, 118, 120, 122, 124 are covered with a protective film 126 formed of a material that does not grow a plating film or a difficult-to-plating material.
  • the tip portions 114 A, 116 A, 118 A, 120 A, 122 A, and 124 A are not covered with the protective film 126.
  • the tip portion 114A and the tip portion 120A face each other, the tip portion 116A and the tip portion 122A face each other, and the tip portion 118A and the tip portion 124A face each other.
  • Metals 140, 142, 144, 146, 148, 150 are formed on the tip portions 114 ⁇ / b> A, 116 ⁇ / b> A, 118 ⁇ / b> A, 120 ⁇ / b> A, 122 ⁇ / b> A, 124 ⁇ / b> A, respectively.
  • the metal film functioning as a surface electrode, the metals 140, 142, 144, 146, 148, 150, the first pad 110 and the second pad 112 are formed by the same electroless plating process. Therefore, they are the same material and have the same film thickness. For example, when the target of the thickness of the surface electrode is 2 ⁇ 1 ⁇ m, x1 is 4 ⁇ m, x2 is 5 ⁇ m, and x3 is 6 ⁇ m.
  • the resistance is measured by applying the probe of the resistance measuring device 160 to the first pad 110 and the second pad 112.
  • the resistance when the wiring 114 and the wiring 120 are connected by the metals 140 and 146 is R1
  • the resistance when the wiring 116 and the wiring 122 are connected by the metals 142 and 148 is R2
  • the resistance when the wiring 118 and the wiring 122 are the metals 144 and 150 is R3
  • R3 be the resistance when connected by.
  • the resistance measuring device 160 When the resistance is measured by the resistance measuring device 160, the following resistance is measured according to the connection state of the wiring.
  • the thickness of the surface electrode When the thickness of the surface electrode is less than 2.0 ⁇ m: Open When the thickness of the surface electrode is not less than 2.0 ⁇ m and less than 2.5 ⁇ m: R1 When the thickness of the surface electrode is 2.5 ⁇ m or more and less than 3.0 ⁇ m: Parallel component of R1 and R2 When the thickness of the surface electrode is 3.0 ⁇ m or more: Parallel component of R1, R2, and R3
  • the resistance measuring device 160 by changing the resistance value detected by the resistance measuring device 160 in accordance with the thickness of the surface electrode, it is possible to easily determine whether the thickness of the metal film functioning as the surface electrode is appropriate.
  • a plurality of resistance measurements are required, but in the eighth embodiment, it can be determined whether the metal film thickness is appropriate by one resistance measurement.
  • the first wiring and the second wiring are connected to the first pad and connect the third wiring and the fourth wiring to the second pad.
  • the first wiring and the third wiring are opposed to each other
  • the second wiring and the fourth wiring are opposed to each other
  • the distance between the first wiring and the third wiring and the distance between the second wiring and the fourth wiring are set to different values.
  • the first to fourth metals are formed on the first to fourth wirings, and whether or not the thickness of the metal film is appropriate is determined by the presence or absence of connection between the wirings.
  • the first to fourth wirings can be formed so that the widths of the first wiring and the third wiring are different from the widths of the second wiring and the fourth wiring.
  • the determination by the resistance measuring device 160 becomes easy.
  • the “width” is the length in the y direction in FIG.
  • the number of wires, the distance between wires, and the wire width can be changed according to the required measurement accuracy.
  • the semiconductor device described in the first to eighth embodiments can be appropriately modified within a range not losing its characteristics. Further, the technical features described in the first to eighth embodiments may be used in combination.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

基板に形成された表面金属と、該表面金属の上に形成された第１保護膜と、該第１保護膜の上に設けられた第１部分と、該第１部分につながり該表面金属の上に設けられた第２部分と、を有し、光に対して透明な第２保護膜と、該表面金属の上に設けられた本体部と、該本体部につながり該第１保護膜に乗り上げた乗り上げ部と、を有する金属膜と、を備え、該本体部は該第１保護膜より厚く、該第１部分は該乗り上げ部より厚く、該第２部分は該本体部より厚い。

Description

半導体装置
　本発明は、例えば大電力のスイッチングなどに用いられる半導体装置に関する。
　特許文献１には、大電流をスイッチングする半導体装置において半導体素子の電極と外部電極との接続は、大電流に適したものである必要があることが開示されている。特許文献２には、銅板である外部電極と、半導体素子の電極とをはんだで直接接合することが開示されている。これにより、電気抵抗を下げつつ大電流通電が可能な接続が実現され得る。
　特許文献３には、はんだ接合用の金属膜として適正な厚みのＮｉ層を形成することで、はんだ接合時の信頼性を向上させることが開示されている。Ｎｉ厚みを最適化することで、プロセス成立性と接合信頼性とをより良好に両立させ得る。
国際公開第２０１４／１３６３０３号 日本特開２００８－１８２０７４号公報 日本特開２０１０－２７２７１１号公報
　半導体素子の電極上に、例えば膜厚が１．５μｍ以上のＮｉを形成してこれをはんだ接合用の金属膜として用いる場合がある。このような金属膜はリフトオフ法で形成するよりも無電解めっき法で形成した方がコストメリットがある。ただし、無電解めっき法で金属膜を形成する場合は、リフトオフ法で形成する場合と比較してロット内のウエハ間での金属膜厚ばらつき及びウエハ面内での金属膜厚ばらつきが大きいことが問題となっている。
　上述の特許文献にもあるとおり信頼性向上のためには金属膜の厚みは予め定められた範囲にあることが求められる。そのため、理想としてはチップの全数検査により金属膜の厚みが予め定められた範囲にあることを確認することが望ましい。既知の非破壊測定方法として例えば蛍光Ｘ線分析法が用いられる。蛍光Ｘ線分析法とは、Ｘ線を照射しためっき膜から放出される蛍光Ｘ線を検出し、膜厚が既知の標準試料のものと比較する方法である。しかしながら、製造した半導体装置の全数を検査することは処理時間の増大を招くので回避するべきである。そのため、容易に、金属膜の膜厚が妥当か判定できる半導体装置が求められていた。
　本発明は、上述のような課題を解決するためになされたもので、主として外部電極の接合に用いられる金属膜の膜厚が妥当か容易に判定できる半導体装置を提供することを目的とする。
　本願の発明に係る半導体装置は、基板に形成された表面金属と、該表面金属の上に形成された第１保護膜と、該第１保護膜の上に設けられた第１部分と、該第１部分につながり該表面金属の上に設けられた第２部分と、を有し、光に対して透明な第２保護膜と、該表面金属の上に設けられた本体部と、該本体部につながり該第１保護膜に乗り上げた乗り上げ部と、を有する金属膜と、を備え、該本体部は該第１保護膜より厚く、該第１部分は該乗り上げ部より厚く、該第２部分は該本体部より厚いことを特徴とする。
　本願の発明に係る他の半導体装置は、基板に形成された表面金属と、該表面金属の上に形成された第１基準保護膜と、該表面金属の上に形成され、該第１基準保護膜より面積が小さい第２基準保護膜と、該第１基準保護膜と該第２基準保護膜の一部を覆う支持保護膜と、該表面金属の上に設けられた本体部と、該本体部につながり該第２基準保護膜の上面のうち該支持保護膜に覆われていない部分全体に乗り上げた第２乗り上げ部と、該本体部につながり該第１基準保護膜の上面のうち該支持保護膜に覆われていない部分の一部に乗り上げた第１乗り上げ部と、を有する金属膜と、を備えたことを特徴とする。
　本願の発明に係る他の半導体装置は、基板に形成された表面電極と、該表面電極にはんだ付けされた外部電極と、該基板に形成された膜厚モニタと、を備え、該膜厚モニタは、異なる間隔で設けられた複数のパッドと、該複数のパッドを覆う、該表面電極と同じ材料で形成されたモニタ金属と、を有することを特徴とする。
　本願の発明に係る他の半導体装置は、基板に形成された表面電極と、該表面電極にはんだ付けされた外部電極と、該基板に形成された膜厚モニタと、を備え、該膜厚モニタは、該基板に形成された第１パッドと、該基板に形成され、該第１パッドと離れて形成された第２パッドと、該第１パッドに接続された第１配線と、該第１パッドに接続された第２配線と、該第２パッドに接続された第３配線と、該第２パッドに接続された第４配線と、該第１配線に形成された第１金属と、該第２配線に形成された第２金属と、該第３配線に形成された第３金属と、該第４配線に形成された第４金属と、を備え、該第１配線と該第３配線の間の距離と、該第２配線と該第４配線の間の距離が異なり、該金属膜、該第１金属、該第２金属、該第３金属及び該第４金属は同じ材料であることを特徴とする。
　本発明によれば、保護膜に対する金属膜の乗り上げ量を観察したり、電気的特性の測定により金属膜の膜厚を判定したりすることで、金属膜の膜厚が妥当か容易に判定できる。
実施の形態１に係る膜厚モニタの斜視図である。 未完成の膜厚モニタの平面図である。 膜厚モニタの平面図である。 外部電極を示す図である。 製造途中における実施の形態２に係る膜厚モニタの斜視図である。 図５のモニタの平面図である。 実施の形態２に係る膜厚モニタの平面図である。 膜厚上限を超えている金属膜を示す図である。 膜厚下限を下回っている金属膜を示す図である。 製造途中における実施の形態３に係る膜厚モニタの平面図である。 図１０のモニタの斜視図である。 膜厚モニタの平面図である。 膜厚上限を超えている金属膜を示す図である。 膜厚下限を下回っている金属膜を示す図である。 実施の形態４に係る半導体装置の平面図である。 実施の形態５に係る半導体装置の平面図である。 実施の形態６に係る半導体装置の平面図である。 実施の形態７に係る半導体装置の膜厚モニタ部分の断面図である。 実施の形態８に係る半導体装置の膜厚モニタ部分の平面図である。
　本発明の実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
　図１は、実施の形態１に係る半導体装置の一部を示す斜視図である。この半導体装置は例えばトランジスタ又はダイオードなどが形成された基板１２を備えている。基板１２には表面金属１４が形成されている。表面金属１４の材料は例えばアルミである。表面金属１４は主電流が流れる主電極として形成されている。表面金属１４の上には第１保護膜１６が形成されている。第１保護膜１６は表面金属１４の一部に形成される。第１保護膜１６はめっき膜が成長しない材料又は難めっき材で形成されている。また、第１保護膜１６はめっき処理に対して安定でありめっき処理によって変質しないことが好ましい。第１保護膜１６の材料はガラス、ＳｉＮ、ＴｉまたはＷとすることができる。第１保護膜１６は無機材料で無くても良い。
　第１保護膜１６の上に設けられた第１部分１８ａと、第１部分１８ａにつながり表面金属１４の上に設けられた第２部分１８ｂと、を有する第２保護膜１８が設けられている。第１部分１８ａは第１保護膜１６の一部を覆う。第２部分１８ｂは表面金属１４の一部の上に形成される。第２保護膜１８はめっき膜が成長しない材料又は難めっき材で形成されている。また、第２保護膜１８はめっき処理に対して安定であることが好ましい。加えて、第２保護膜１８は光に対して透明な材料で形成される。第２保護膜１８の材料は例えばポリイミドである。
　表面金属１４のうち、第１保護膜１６も第２保護膜１８も形成されていない部分には金属膜２０が形成されている。金属膜２０は、表面金属１４の上に設けられた本体部２０ａと、本体部２０ａにつながり第１保護膜１６に乗り上げた乗り上げ部２０ｂと、を有している。乗り上げ部２０ｂは、距離ｘ１にわたって第１保護膜１６に乗り上げている。本体部２０ａは第１保護膜１６より厚い。つまり、本体部２０ａの厚さｚ４は第１保護膜１６の厚さｚ１より大きい。第１保護膜１６の厚さｚ１は本体部２０ａの厚さｚ４より十分小さいことが好ましい。例えば、第１保護膜１６の厚さｚ１は本体部２０ａの厚さｚ４の半分以下とすることが望ましい。
　第１部分１８ａは乗り上げ部２０ｂより厚い。つまり、乗り上げ部２０ｂの厚さｚ５は第１部分１８ａの厚さｚ２より小さい。第２部分１８ｂは本体部２０ａより厚い。すなわち、第２部分１８ｂの厚さｚ３は本体部２０ａの厚さｚ４より大きい。第２部分１８ｂは本体部２０ａより十分厚いことが好ましい。例えば、第２部分１８ｂの厚さｚ３は本体部２０ａの厚さｚ４の２倍以上とすることが望ましい。
　次に、本発明の実施の形態１に係る半導体装置の製造方法を説明する。まず、表面金属１４の上に第１保護膜１６と第２保護膜１８を形成する。図２は、表面金属１４の上に形成された第１保護膜１６と第２保護膜１８の平面図である。第２保護膜１８は光に対して透明な材料で形成されているので、基準線ＬＡが視認できる。基準線ＬＡは、平面視で、第２保護膜１８の下の第１保護膜１６と、第２保護膜１８の下の表面金属１４との境界線である。また、平面視で、第２保護膜１８に覆われていない第１保護膜１６と、表面金属１４との境界は接触線ＬＢである。基準線ＬＡと接触線ＬＢは１つの直線を形成している。
　次いで、無電解めっき法で金属膜２０を形成する。金属膜２０は、第１保護膜１６と第２保護膜１８には成長せず、表面金属１４に成長する。第１保護膜１６と第２保護膜１８はめっき成長に対する耐性があるので、めっきが形成される領域を制限するマスクとして機能する。図３は、金属膜２０を形成した後の装置の平面図である。めっき成長の初期においては金属膜の平面形状と表面金属１４の平面形状は同じである。つまり、表面金属１４の直上だけに金属膜がある。そして、めっき成長が進むと、金属膜２０が接触線ＬＢを乗り越えて第１保護膜１６の上に乗り上げてくる。これにより乗り上げ部２０ｂが形成される。金属膜２０は例えば本体部２０ａにおいて１．５μｍ以上の厚みを有するＮｉである。
　乗り上げ部２０ｂが形成され金属膜２０の形成が終わると、接触線ＬＢは第１保護膜１６と本体部２０ａの境界線を定義する線となる。金属膜２０が乗り上げ部２０ｂを有することで接触線ＬＢは見えなくなっている。図３では説明の便宜上、破線で接触線ＬＢを示している。平面視で乗り上げ部２０ｂと第１保護膜１６の境界線を測定線ＬＣという。測定線ＬＣと基準線ＬＡの距離ｘ１は乗り上げ部２０ｂの成長量を反映する。
　次いで、金属膜２０の膜厚が妥当か判定する。そのためには、金属膜２０の膜厚を何らかの方法で把握しなければならない。金属膜２０の膜厚は、基本的には、第１保護膜１６の厚さｚ１と、測定線ＬＣと基準線ＬＡの距離ｘ１の和に等しい。第１保護膜１６の側面が表面金属１４に対して直立している場合、第１保護膜１６の側面と表面金属１４の表面が鋭角に交わる場合、第１保護膜１６の側面と表面金属１４の表面が鈍角に交わる場合などが想定され、場合に応じて金属膜２０の膜厚の算出方法は若干変化させるのが理想的である。しかしながら、複雑な処理を避けるために、第１保護膜１６の厚さｚ１と、測定線ＬＣと基準線ＬＡの距離ｘ１の和を金属膜２０の膜厚とするのがよい。
　第１保護膜１６の厚さｚ１はプロセス条件などから既知である。したがって、測定線ＬＣと基準線ＬＡの距離ｘ１を画像認識装置又は目視により測定することで、金属膜２０の膜厚を明らかにすることができる。金属膜２０の膜厚が狙い値より小さい場合には、距離ｘ１が狙い値より小さくなり、金属膜２０の膜厚が狙い値より大きい場合には、距離ｘ１が狙い値より大きくなる。距離ｘ１を測定するためには、基準線ＬＡを基準とする必要があるので、第２保護膜１８の上方からこの基準線ＬＡが見えるようにしておかなければならない。そのため、第２保護膜１８の第１保護膜１６からの付き出し量は５μm以上とすることが好ましい。このように基準線ＬＡと測定線ＬＣの距離ｘ１を測定することで金属膜２０の膜厚が妥当か判定できる。金属膜２０の膜厚が予め定められた範囲にある半導体装置又はウエハを良品とする。
　次いで、金属膜２０に外部電極をはんだ付けする。図４は、外部電極３２等を示す図である。金属膜２０の本体部２０ａに、はんだ３０により外部電極３２を固定する。これにより、電気抵抗を下げつつ大電流通電が可能な半導体装置を提供できる。
　実施の形態１に係る半導体装置は、第１保護膜１６に重畳する乗り上げ部２０ｂと、第２保護膜１８の下の第１保護膜１６の端部との位置関係を比較することで、無電解めっき法で形成された金属膜２０の膜厚が妥当か判定するものである。実施の形態１に係る半導体装置はその特徴を失わない範囲で様々な変形が可能である。例えば、実施の形態１では平面視で、基準線ＬＡと接触線ＬＢで１つの直線を形成したが、基準線ＬＡと接触線ＬＢを平行にしてもよい。そうすると、例えば乗り上げ部２０ｂが基準線ＬＡを超えて成長した場合には膜厚エラーと判定することができる。本発明の実施の形態１で言及した変形例は以下の実施の形態に係る半導体装置に適宜応用することができる。
実施の形態２．
　本発明の実施の形態２に係る半導体装置は、実施の形態１との共通点が多いので実施の形態１との相違点を中心に説明する。実施の形態２に係る半導体装置は、２本の基準線を提供し２本の基準線の間に測定線が位置しているかを判定するものである。
　実施の形態２に係る半導体装置の製造方法を説明する。図５は、実施の形態２に係る金属膜を形成する前の半導体装置の一部の斜視図である。まず、第１保護膜５０ａ、５０ｂ、５０ｃ及び第２保護膜５２ａ、５２ｂを形成する。第１保護膜５０ａは第２保護膜５２ａに覆われている。第１保護膜５０ｂは第２保護膜に覆われておらず外部に露出している。第１保護膜５０ｃは第２保護膜５２ｂに覆われている。
　第１保護膜５０ａ、５０ｂ、５０ｃは一括して形成された１つの一体的な保護膜である。したがって、第１保護膜５０ａ、５０ｂ、５０ｃの厚みは同じである。第１保護膜５０ｂの幅ｘｂは、第１保護膜５０ａの幅ｘａおよび第１保護膜５０ｃの幅ｘｃより大きい。第１保護膜５０ａの幅ｘａは第１保護膜５０ｃの幅ｘｃより大きい。したがって、第２保護膜に覆われていない第１保護膜５０ｂが第１保護膜５０ａ、５０ｃよりも張り出している。
　第２保護膜５２ａ、５２ｂは、実施の形態１の第２保護膜と同様に光に対して透明な材料で形成されている。したがって、第２保護膜５２ａの下に基準線ＬＡを見ることができ、第２保護膜５２ｂの下に基準線ＬＤを見ることができる。図６は、図５の半導体装置の平面図である。基準線ＬＡ、ＬＤは、接触線ＬＢよりもｘ負方向にある。２つの基準線ＬＡ、ＬＤは平行である。
　次いで、無電解めっき法で金属膜を形成する。図７は、形成された金属膜２０を示す平面図である。無電解めっき処理を進めると、まず、表面金属に金属が成長し、成長が進むと金属膜の一部が第１保護膜５０ｂの上に乗り上げる。無電解めっき処理により、本体部２０ａと、第１保護膜５０ｂの上に乗り上げた乗り上げ部２０ｂとを有する金属膜２０が形成される。金属膜２０が形成されることで、乗り上げ部２０ｂと第１保護膜５０ｂの境界線である測定線ＬＣが定まる。
　金属膜２０の膜厚が下限値である場合の測定線ＬＣの位置と基準線ＬＡの位置を一致させておくことで、乗り上げ部２０ｂが基準線ＬＡを超えて形成されたことを確認するだけで、金属膜２０が下限値を超えて形成されたことを確認できる。そのため、実施の形態２では、金属膜２０の膜厚が下限値である場合の測定線ＬＣと、基準線ＬＡとが１つの直線を形成するように基準線ＬＡの位置を決めた。
　さらに、金属膜の膜厚が上限値である場合の測定線ＬＣの位置と基準線ＬＤの位置を一致させておくことで、乗り上げ部２０ｂが基準線ＬＤに達しないことを確認するだけで、金属膜２０が上限値を超えていないことを確認できる。そのため、実施の形態２では、金属膜２０の膜厚が上限値である場合の測定線ＬＣと、基準線ＬＤとが１つの直線を形成するように基準線ＬＤの位置を決めた。
　図６に示すように、基準線ＬＡと接触線ＬＢの距離ｘｉを、金属膜２０の膜厚下限値から第１保護膜５０ａ、５０ｂ、５０ｃの膜厚を差し引いた値と一致させる。また、基準線ＬＤと接触線ＬＢの距離ｘｊを、金属膜２０の膜厚上限値から第１保護膜５０ａ、５０ｂ、５０ｃの膜厚を差し引いた値と一致させる。すなわち、基準線ＬＡが金属膜２０の膜厚下限値に対応し、基準線ＬＤが金属膜２０の膜厚上限値に対応している。そうすることで、測定線ＬＣが基準線ＬＡと基準線ＬＤの間にあることを確認するだけで、金属膜２０の膜厚が膜厚規格を満たす良品と判定することができる。
　例えば、図８に示すように、測定線ＬＣが基準線ＬＤを超えている場合は、金属膜２０が膜厚の上限を超えて成長したと判断される。また、図９のように、測定線ＬＣが基準線ＬＡに達しない場合は、金属膜２０が膜厚の下限を下回っていると判断される。
　本発明の実施の形態２では、第１保護膜５０ｂを第１保護膜５０ａ、５０ｃよりも張り出させることで、接触線ＬＢは２つの基準線ＬＡ、ＬＤよりも本体部２０ａの方にある。しかしながら、２つの基準線は他の用途に用いてもよい。例えば、図５に示される構造を２つ準備し、１つ目の構造は金属膜の膜厚上限の監視に用い、２つ目の構造を金属膜の膜厚下限の監視に用いる。具体的には、１つ目の構造において、
（１）測定線ＬＣが基準線ＬＤを超えると膜厚上限を超えたと判断し、
（２）測定線ＬＣが基準線ＬＡと基準線ＬＤの間にある場合には不良品ではないが理想的な膜厚よりはやや厚いと判定し、
（３）測定線ＬＣが基準線ＬＡに達しない場合に膜厚上限より十分膜厚が小さいと判定する。
　他方、２つ目の構造において、
（４）測定線ＬＣが基準線ＬＤを超えると膜厚下限より十分膜厚が大きいと判定し、
（５）測定線ＬＣが基準線ＬＡと基準線ＬＤの間にある場合には不良品ではないが理想的な膜厚よりはやや薄いと判定し、
（６）測定線ＬＣが基準線ＬＡに達しない場合に膜厚下限を下回ったと判定する。
　（１）又は（６）に該当した場合には半導体装置を不良品とし、（２）又は（５）に該当した場合には半導体装置を不良とする必要はないが何らかの工程改善が必要であることを把握し、（３）又は（４）に該当した場合には良品とする。
　実施の形態２の半導体装置によれば、乗り上げ部２０ｂを挟むように２つの第２保護膜５２ａ、５２ｂを設けることで、２つ基準線ＬＡ、ＬＤを提供できるので、精度の高い膜厚判定が可能となる。このような基本構造を用いて上述した方法とは別の判定シーケンスを構築してもよい。
実施の形態３．
　実施の形態３に係る半導体装置の製造方法を説明する。まず、第１保護膜と第２保護膜を形成する。図１０は、金属膜形成前の半導体装置の平面図である。この半導体装置は、基板に形成された表面金属１４を有している。表面金属１４の上に第１基準保護膜５０Ａと第２基準保護膜５０Ｂが形成されている。第１基準保護膜５０Ａの一部と第２基準保護膜５０Ｂの一部は支持保護膜５２で覆われている。支持保護膜５２の下の第１基準保護膜５０Ａは破線で表され、支持保護膜５２の下の第２基準保護膜５０Ｂも破線で表されている。支持保護膜５２は、第１基準保護膜５０Ａと第２基準保護膜５０Ｂがプロセス中に脱落しないようにこれらを固定するものであるから、光に対して透明である必要はない。なお、支持保護膜５２の下で第１基準保護膜５０Ａと第２基準保護膜５０Ｂをつなげてもよい。
　第２基準保護膜５０Ｂの露出部分は、第１基準保護膜５０Ａの露出部分より面積が小さい。第１基準保護膜５０Ａの縦方向長さはｙａであり横方向長さはｘａである。第２基準保護膜５０Ｂの縦方向長さはｙｂであり横方向長さはｘｂである。ｙａはｙｂより大きく、ｘａはｘｂより大きい。第１基準保護膜５０Ａの露出部分の面積は、当該露出部分の全体が金属膜に覆われたときに金属膜の膜厚上限に達するように決める。具体的には、ｙａ／２と第１基準保護膜５０Ａの膜厚の和が、金属膜の膜厚上限と一致するように、ｙａを決める。ｘａは、例えばｙａよりも大きくすることで第１基準保護膜５０Ａの露出部分の視認性を高めることができる。
　他方、第２基準保護膜５０Ｂの露出部分の面積は、当該露出部分の全体が金属膜に覆われると金属膜の膜厚下限を超えるように決める。具体的には、ｙｂ／２と第２基準保護膜５０Ｂの膜厚の和が、金属膜の膜厚下限と一致するように、ｙｂを決める。ｘｂは、例えばｙｂよりも大きくすることで第２基準保護膜５０Ｂの露出部分の視認性を高めることができる。
　図１１は、図１０の半導体装置の斜視図である。第１基準保護膜５０Ａと第２基準保護膜５０Ｂは同時に形成されるので同じ膜厚を有している。支持保護膜５２は、第１基準保護膜５０Ａと第２基準保護膜５０Ｂよりも厚く形成されている。第１基準保護膜５０Ａ、第２基準保護膜５０Ｂ及び支持保護膜５２は、例えば、ガラス、ＳｉＮ、Ｔｉ、Ｗ又はポリイミドなどのめっき膜が成長しない材料又は難めっき材で形成されている。
　次いで、金属膜を形成する。金属膜は無電解めっき法で表面金属１４の上に形成する。図１２は、形成された金属膜２０の平面図である。無電解めっき形成の初期には表面金属の上だけに金属膜が形成される。めっき処理が進み、金属膜２０の膜厚が第１基準保護膜５０Ａと第２基準保護膜５０Ｂの膜厚を超えると、第１基準保護膜５０Ａに乗り上げた第１乗り上げ部２０Ａと、第２基準保護膜５０Ｂに乗り上げた第２乗り上げ部２０Ｂが形成される。したがって、金属膜２０は、表面金属１４の上に設けられた本体部２０ａと、その本体部２０ａにつながる第１乗り上げ部２０Ａと第２乗り上げ部２０Ｂを備える。
　第１乗り上げ部２０Ａは、第１基準保護膜５０Ａの上面のうち支持保護膜５２に覆われていない部分の一部に乗り上げている。第１乗り上げ部２０Ａは平面視でＵ字型に形成されている。第１基準保護膜５０Ａの一部は外部に露出している。第２乗り上げ部２０Ｂは、第２基準保護膜５０Ｂの上面のうち支持保護膜５２に覆われていない部分全体に乗り上げている。第２基準保護膜５０Ｂは外部に露出していない。
　金属膜２０が第１基準保護膜５０Ａの全体を覆っておらず第１基準保護膜５０Ａが一部露出していることを確認することで金属膜２０の膜厚は上限未満であると判定できる。また、金属膜２０が第２基準保護膜５０Ｂの全体を覆っていることを確認することで金属膜２０の膜厚が下限を超えていると判定できる。作業者又は判定装置は、図１２の金属膜２０を検査するだけで、無電解めっき工程で形成された金属膜２０の膜厚は管理規格内であることを判定できる。
　仮に金属膜２０の膜厚が上限値を超えた場合、図１３に示されるように、第１基準保護膜５０Ａの支持保護膜５２から露出した部分全体が金属膜２０に覆われる。この場合、第１基準保護膜５０Ａも第２基準保護膜５０Ｂも外部に露出しておらず、それを観察することで、金属膜２０の膜厚が上限値を超えたと判定できる。
　仮に金属膜２０の膜厚が下限値を下回った場合、図１４に示されるように、第１基準保護膜５０Ａと第２基準保護膜５０Ｂの両方が金属膜２０から露出する。すなわち、第１乗り上げ部２０Ａと第２乗り上げ部２０Ｂが両方ともＵ字型となる。第１基準保護膜５０Ａと第２基準保護膜５０Ｂの両方が露出していることを観察することで、金属膜２０の膜厚が下限値を下回ったと判定できる。
　本実施の形態では、２つの基準保護膜を設けたが、より多くの基準保護膜を設けることで、金属膜２０の膜厚がどの程度なのか精密に判定することができる。大きさの異なる基準保護膜を複数設け、それらが金属膜に覆われたか否かを観察することで、容易に金属膜の膜厚が妥当か判定できる。
　実施の形態１－３では、金属膜２０は膜厚モニタの一部として機能するとともに、表面電極としても機能する。したがって、膜厚モニタ用のためだけに金属膜２０を形成する必要がないので、設計をシンプルにすることができる。
実施の形態４．
　図１５は、実施の形態４に係る半導体装置の平面図である。半導体装置は装置の動作中に電流が流れる表面電極６０、６２を備えている。この表面電極６０、６２に外部電極がはんだ付けされる。例えば図４の本体部２０ａを表面電極６０、６２に置き換えた態様で、表面電極６０、６２に外部電極がはんだ付けされる。
　表面電極６０、６２の周りには絶縁膜６４が形成されている。絶縁膜６４の周りに金属膜２０が形成されている。金属膜２０と表面電極６０、６２は絶縁膜６４により分離している。絶縁膜６４に囲まれた領域はセル領域などと呼ばれる有効領域であり、絶縁膜６４の外側の領域は直接的に装置の動作に寄与しない無効領域である。
　金属膜２０、第１保護膜１６及び第２保護膜１８は、実施の形態１、２で説明した膜厚モニタに相当する構造である。つまり、図１又は図７に示される構造が図１５の装置の無効領域に複数形成されている。金属膜２０と表面電極６０、６２は同一の無電解めっき工程で形成されるので、金属膜２０の膜厚と表面電極６０、６２の膜厚は等しい。したがって、第１保護膜１６と第２保護膜１８により、実施の形態１、２と同様の構造を形成して金属膜２０の膜厚を判定することで、表面電極６０、６２の膜厚が妥当か判定できる。無効領域に実施の形態３で説明した膜厚モニタを作成してもよい。
　チップなどの有効領域に実施の形態１～３で説明した膜厚モニタを設計できない場合でも、無効領域に膜厚モニタを設けることで、有効領域における表面電極の膜厚が妥当か判定することができる。これにより、有効領域における表面電極の設計自由度を高めることができる。また、第１保護膜と第２保護膜を、絶縁膜６４を形成する工程と同一工程で形成することで、プロセスの追加なしに無効領域に膜厚モニタを提供できる。
実施の形態５．
　図１６は、実施の形態５に係る半導体装置の平面図である。半導体装置８０は１つのチップである。半導体装置８０の中央には金属膜８２が形成されたセル領域がある。セル領域は例えばガードリング構造などの耐圧保持構造８４によって囲まれている。耐圧保持構造８４の外側は終端領域と呼ばれる領域である。この終端領域に膜厚モニタ８６が形成されている。
　膜厚モニタ８６は、実施の形態１～３のいずれかの膜厚モニタである。膜厚モニタ８６は、耐圧保持構造の外側に設けられた表面金属を備えている。この表面金属の上に形成される金属膜は、前述の金属膜８２と同時に無電解めっき法で形成される。金属膜８２にははんだで外部電極が接続される。チップの角部にある終端領域に膜厚モニタ８６を設けると装置のサイズに影響を与えることなく、表面電極として機能する金属膜８２の膜厚が妥当か判定できる。
実施の形態６．
　図１７は、実施の形態６に係る半導体装置の平面図である。半導体装置９０は１枚のウエハである。半導体装置９０には複数のチップ９２が形成されている。複数のチップ９２が形成された有効領域の外側には、チップが形成されない無効領域がある。この無効領域に実施の形態１～３のいずれかの膜厚モニタ９４が設けられている。膜厚モニタ９４は表面金属と、その上に形成される金属膜等を有している。各チップ９２に形成される表面電極と、膜厚モニタに形成される金属膜を同一の無電解めっき工程で形成する。無効領域に膜厚モニタ９４を形成することで、表面電極の膜厚が妥当か判断できる。
　膜厚モニタ９４の代替として、複数のチップ９２の間のダイシングラインに膜厚モニタ９６を設けてもよい。その場合、膜厚モニタ９６の金属膜と、チップ９２の表面電極を同一の無電解めっき工程で形成する。
実施の形態７．
　図１８は実施の形態７に係る半導体装置の膜厚モニタ部分の断面図である。基板１２には、異なる間隔で設けられたパッド１０２、１０４、１０６が形成されている。パッド１０２、１０４、１０６は例えばアルミで形成されている。パッド１０２、１０４、１０６はめっき膜が成長しない材料又は難めっき材で形成されればよく、必ずしもアルミでなくてもよい。パッド１０２、１０４、１０６はモニタ金属Ｐ１、Ｐ２、Ｐ３で覆われている。基板１２には、図４に示されているとおり、表面電極として機能する金属膜の本体部２０ａと、表面電極にはんだ３０で固定された外部電極３２が形成されている。
　モニタ金属Ｐ１、Ｐ２、Ｐ３と表面電極を同時に無電解めっき法で形成することで、モニタ金属Ｐ１、Ｐ２、Ｐ３と表面電極は同じ材料であり、しかも同じ膜厚を有している。そして、パッド１０２とパッド１０４の間隔を表面電極の膜厚の下限値を２倍した値と一致させ、パッド１０４とパッド１０６の間隔を表面電極の膜厚の上限値を２倍した値と一致させた。そのため、パッド間の漏れ電流、抵抗又は容量といった電気的特性試験により表面電極のめっき膜厚が妥当かどうか判定できる。
　例えば、パッド１０２とパッド１０４にプローブをあてて抵抗値を測定し、予め定められた値よりも小さい抵抗値を検出した場合はモニタ金属Ｐ１、Ｐ２でパッド１０２、１０４が接続されていると判定できる。この場合表面電極の膜厚は下限値より大きい。他方、パッド１０２とパッド１０４にプローブをあてて抵抗値を測定し、予め定められた値よりも大きい抵抗値を検出した場合はモニタ金属Ｐ１、Ｐ２でパッド１０２、１０４が接続されていないと判定できる。この場合表面電極の膜厚は下限値より小さい。
　その後、パッド１０４とパッド１０６にプローブをあてて抵抗値を測定し、予め定められた値よりも大きい抵抗値を検出した場合はモニタ金属Ｐ２、Ｐ３でパッド１０４、１０６が接続されていないと判定できる。この場合表面電極の膜厚は上限値より小さい。他方、パッド１０４とパッド１０６にプローブをあてて抵抗値を測定し、予め定められた値よりも小さい抵抗値を検出した場合はモニタ金属Ｐ２、Ｐ３でパッド１０４、１０６が接続されていると判定できる。この場合表面電極の膜厚は上限値より大きい。
　このように、パッド間の抵抗等を測定することで、表面電極として機能する金属膜の膜厚が妥当かどうか容易に判定できる。実施の形態１～６の半導体装置の場合、微小なパターンの外観検査が必要となるが、実施の形態７では抵抗を測定することで外観検査は不要であるため、工期短縮及びコスト低減が可能となる。
　図１８に示すように、２つのパッド１０２、１０４がモニタ金属Ｐ１、Ｐ２で接続されることで表面電極の膜厚は下限値より大きいことを確認し、２つのパッド１０４、１０６がモニタ金属Ｐ２、Ｐ３で接続されず電気的に絶縁されていることで表面電極の膜厚は上限値より小さいことを確認できるように、パッド間間隔を定めることが好ましい。なお、図１５では、パッドの数を３つにしているが、４つ以上として膜厚判定精度を向上させることも可能である。
実施の形態８．
　図１９は、実施の形態８に係る半導体装置に設けられた膜厚モニタの平面図である。実施の形態８に係る半導体装置は、実施の形態７と同様に、膜厚モニタが形成された領域とは異なる領域に、表面電極と、表面電極にはんだ付けされた外部電極とを備える。
　図１９を参照して基板１２に形成された膜厚モニタについて説明する。この膜厚モニタは、基板１２に形成された第１パッド１１０と、基板１２に第１パッド１１０と離れて形成された第２パッド１１２を備えている。第１パッド１１０には配線１１４、１１６、１１８が接続されている。第２パッド１１２には配線１２０、１２２、１２４が接続されている。全ての配線は例えばアルミで形成する。
　配線１１４、１１６、１１８、１２０、１２２、１２４の大部分はめっき膜が成長しない材料又は難めっき材で形成された保護膜１２６で覆われている。配線１１４、１１６、１１８、１２０、１２２、１２４のうち保護膜１２６で覆われていないのは、先端部１１４Ａ、１１６Ａ、１１８Ａ、１２０Ａ、１２２Ａ、１２４Ａである。先端部１１４Ａと先端部１２０Ａが対向し、先端部１１６Ａと先端部１２２Ａが対向し、先端部１１８Ａと先端部１２４Ａが対向している。
　先端部１１４Ａと先端部１２０Ａの間の距離ｘ１、先端部１１６Ａと先端部１２２Ａの間の距離ｘ２、先端部１１８Ａと先端部１２４Ａの間の距離ｘ３は、ｘ１＜ｘ２＜ｘ３を満たす。先端部１１４Ａ、１１６Ａ、１１８Ａ、１２０Ａ、１２２Ａ、１２４Ａには、それぞれ金属１４０、１４２、１４４、１４６、１４８、１５０が形成されている。
　表面電極として機能する金属膜、金属１４０、１４２、１４４、１４６、１４８、１５０、第１パッド１１０および第２パッド１１２は同一の無電解めっき工程で形成される。よって、これらは同じ材料でありかつ同じ膜厚である。例えば、表面電極の膜厚のターゲットが２±１μｍである場合、ｘ１は４μｍとし、ｘ２は５μｍとし、ｘ３を６μｍとする。
　無電解めっき工程を終えると、抵抗測定器１６０のプローブを第１パッド１１０と第２パッド１１２に当てて抵抗を測定する。配線１１４と配線１２０が金属１４０、１４６で接続された場合の抵抗をＲ１、配線１１６と配線１２２が金属１４２、１４８で接続された場合の抵抗をＲ２、配線１１８と配線１２４が金属１４４、１５０で接続された場合の抵抗をＲ３とする。
　抵抗測定器１６０で抵抗を測定する場合、配線の接続状況に応じて以下の抵抗が測定される。
　表面電極の膜厚が２．０μｍ未満：オープン
　表面電極の膜厚が２．０μｍ以上２．５μｍ未満であるとき：Ｒ１
　表面電極の膜厚が２．５μｍ以上３．０μｍ未満であるとき：Ｒ１とＲ２の並列成分
　表面電極の膜厚が３．０μｍ以上であるとき：Ｒ１とＲ２とＲ３の並列成分
　このように、表面電極の膜厚に対応して、抵抗測定器１６０で検出される抵抗値が変わることで、容易に表面電極として機能する金属膜の膜厚が妥当か判定できる。実施の形態７では複数回の抵抗測定が必要であるが、実施の形態８では１回の抵抗測定で金属膜の膜厚が妥当か判定できる。
　金属膜の膜厚の測定精度を高めるためには、配線の数を増加させ、配線間の距離を多様化させることが好ましい。しかし、膜厚モニタを小さくするためには、第１パッドに第１配線と第２配線を接続し、第２パッドに第３配線と第４配線を接続することが好ましい。その場合、第１配線と第３配線を対向させ、第２配線と第４配線を対向させるとともに、第１配線と第３配線の距離と、第２配線と第４配線の距離を異なる値にする。そして、表面電極の形成と同時に第１～第４配線に第１～第４金属を形成し、配線間の接続の有無によって金属膜の膜厚が妥当か判定する。
　例えば、第１配線と第３配線の幅と、第２配線と第４配線の幅が異なるように、第１～第４配線を形成することができる。その場合、第１配線と第３配線が接続されたときの抵抗と、第２配線と第４配線が接続されたときの抵抗が異なるので、抵抗測定器１６０による判定が容易になる。なお、「幅」というのは図１９のｙ方向の長さである。
　配線の数と、配線間の距離と、配線の幅は、求められる測定精度に応じて変更することができる。実施の形態１～８で説明した半導体装置についてはその特徴を失わない範囲で適宜変形が可能である。また、実施の形態１～８で説明した技術的特徴は組み合わせて用いてもよい。
　１４　表面金属、　１６　第１保護膜、　１８　第２保護膜、　１８ａ　第１部分、　１８ｂ　第２部分、　２０　金属膜、　２０ａ　本体部、　２０ｂ　乗り上げ部、　ＬＡ，ＬＤ　基準線、　ＬＢ　接触線、　ＬＣ　測定線、　３０　はんだ、　３２　外部電極

Claims (18)

  1. 　基板に形成された表面金属と、
    　前記表面金属の上に形成された第１保護膜と、
    　前記第１保護膜の上に設けられた第１部分と、前記第１部分につながり前記表面金属の上に設けられた第２部分と、を有し、光に対して透明な第２保護膜と、
    　前記表面金属の上に設けられた本体部と、前記本体部につながり前記第１保護膜に乗り上げた乗り上げ部と、を有する金属膜と、を備え、
    　前記本体部は前記第１保護膜より厚く、前記第１部分は前記乗り上げ部より厚く、前記第２部分は前記本体部より厚いことを特徴とする半導体装置。
  2. 　平面視で、前記第２保護膜の下の前記第１保護膜と前記第２保護膜の下の前記表面金属との境界線である基準線は、前記第１保護膜と前記本体部の境界線である接触線と平行であることを特徴とする請求項１に記載の半導体装置。
  3. 　平面視で、前記第２保護膜の下の前記第１保護膜と前記第２保護膜の下の前記表面金属との境界線である基準線と、前記第１保護膜と前記本体部の境界線である接触線とが１つの直線を形成することを特徴とする請求項１に記載の半導体装置。
  4. 　前記第２保護膜は前記乗り上げ部を挟むように２つ設けられることで、２つの前記基準線が提供され、
    　前記２つの前記基準線は平行であることを特徴とする請求項２に記載の半導体装置。
  5. 　前記接触線は前記２つの基準線よりも前記本体部の方にあることを特徴とする請求項４に記載の半導体装置。
  6. 　平面視で前記乗り上げ部と前記第１保護膜の境界線である測定線は、前記２つの基準線の間にあることを特徴とする請求項５に記載の半導体装置。
  7. 　前記第１保護膜の材料はガラス、ＳｉＮ、ＴｉまたはＷであり、
    　前記第２保護膜の材料はポリイミドである、ことを特徴とする請求項１～６のいずれか１項に記載の半導体装置。
  8. 　基板に形成された表面金属と、
    　前記表面金属の上に形成された第１基準保護膜と、
    　前記表面金属の上に形成され、前記第１基準保護膜より面積が小さい第２基準保護膜と、
    　前記第１基準保護膜と前記第２基準保護膜の一部を覆う支持保護膜と、
    　前記表面金属の上に設けられた本体部と、前記本体部につながり前記第２基準保護膜の上面のうち前記支持保護膜に覆われていない部分全体に乗り上げた第２乗り上げ部と、前記本体部につながり前記第１基準保護膜の上面のうち前記支持保護膜に覆われていない部分の一部に乗り上げた第１乗り上げ部と、を有する金属膜と、を備えたことを特徴とする半導体装置。
  9. 　前記第１乗り上げ部は平面視でＵ字型に形成されたことを特徴とする請求項８に記載の半導体装置。
  10. 　前記金属膜にはんだ付けされた外部電極を備えたことを特徴とする請求項１～９のいずれか１項に記載の半導体装置。
  11. 　前記基板に、前記金属膜とは分離して形成された表面電極と、
    　前記表面電極にはんだ付けされた外部電極と、を備えたことを特徴とする請求項１～９のいずれか１項に記載の半導体装置。
  12. 　前記表面電極を囲むように形成された耐圧保持構造を備え、
    　前記表面金属は、前記耐圧保持構造の外側に設けられたことを特徴とする請求項１１に記載の半導体装置。
  13. 　前記表面金属はウエハの無効領域に形成されたことを特徴とする請求項１１に記載の半導体装置。
  14. 　前記表面金属はダイシングラインに形成されたことを特徴とする請求項１１に記載の半導体装置。
  15. 　基板に形成された表面電極と、
    　前記表面電極にはんだ付けされた外部電極と、
    　前記基板に形成された膜厚モニタと、を備え、
    　前記膜厚モニタは、
    　異なる間隔で設けられた複数のパッドと、
    　前記複数のパッドを覆う、前記表面電極と同じ材料で形成されたモニタ金属と、を有することを特徴とする半導体装置。
  16. 　前記複数のパッドのうち２つのパッドは前記モニタ金属で接続され、
    　前記複数のパッドのうち別の２つのパッドは電気的に絶縁されていることを特徴とする請求項１５に記載の半導体装置。
  17. 　基板に形成された表面電極と、
    　前記表面電極にはんだ付けされた外部電極と、
    　前記基板に形成された膜厚モニタと、を備え、
    　前記膜厚モニタは、
    　前記基板に形成された第１パッドと、
    　前記基板に形成され、前記第１パッドと離れて形成された第２パッドと、
    　前記第１パッドに接続された第１配線と、
    　前記第１パッドに接続された第２配線と、
    　前記第２パッドに接続された第３配線と、
    　前記第２パッドに接続された第４配線と、
    　前記第１配線に形成された第１金属と、
    　前記第２配線に形成された第２金属と、
    　前記第３配線に形成された第３金属と、
    　前記第４配線に形成された第４金属と、を備え、
    　前記第１配線と前記第３配線の間の距離と、前記第２配線と前記第４配線の間の距離が異なり、
    　前記表面電極、前記第１金属、前記第２金属、前記第３金属及び前記第４金属は同じ材料であることを特徴とする半導体装置。
  18. 　前記第１配線と前記第３配線の幅は、前記第２配線と前記第４配線の幅と異なることを特徴とする請求項１７に記載の半導体装置。
PCT/JP2016/083068 2016-11-08 2016-11-08 半導体装置 WO2018087807A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE112016007417.4T DE112016007417T5 (de) 2016-11-08 2016-11-08 Halbleitervorrichtung
US16/317,916 US10804169B2 (en) 2016-11-08 2016-11-08 Semiconductor device
JP2018549653A JP6766881B2 (ja) 2016-11-08 2016-11-08 半導体装置
PCT/JP2016/083068 WO2018087807A1 (ja) 2016-11-08 2016-11-08 半導体装置
CN201680090598.5A CN109923647B (zh) 2016-11-08 2016-11-08 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/083068 WO2018087807A1 (ja) 2016-11-08 2016-11-08 半導体装置

Publications (1)

Publication Number Publication Date
WO2018087807A1 true WO2018087807A1 (ja) 2018-05-17

Family

ID=62109667

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/083068 WO2018087807A1 (ja) 2016-11-08 2016-11-08 半導体装置

Country Status (5)

Country Link
US (1) US10804169B2 (ja)
JP (1) JP6766881B2 (ja)
CN (1) CN109923647B (ja)
DE (1) DE112016007417T5 (ja)
WO (1) WO2018087807A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52144336A (en) * 1976-05-28 1977-12-01 Nippon Telegraph & Telephone Plating amount controlling method and method of fabricating detecting electrode in said method
JPS6240735A (ja) * 1985-08-16 1987-02-21 Nec Corp 膜厚モニタ法
JPH01265532A (ja) * 1988-04-15 1989-10-23 Ricoh Co Ltd 層間絶縁膜評価用パターン
JP2000260842A (ja) * 1999-03-08 2000-09-22 Oki Electric Ind Co Ltd 配線間ショート検出用テストエレメントグループ、その製造方法及び配線間ショート検出方法
JP2009299166A (ja) * 2008-06-17 2009-12-24 Nec Electronics Corp 被めっき体、めっき膜厚判定方法及び半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4640345B2 (ja) 2007-01-25 2011-03-02 三菱電機株式会社 電力用半導体装置
JP2010272711A (ja) 2009-05-22 2010-12-02 Mitsubishi Electric Corp 半導体デバイスとその製造方法
DE112013006790B8 (de) 2013-03-08 2022-08-18 Mitsubishi Electric Corporation Halbleitervorrichtungen und Verfahren zum Herstellen einer Halbleitervorrichtung
JP6316708B2 (ja) * 2014-08-26 2018-04-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6006895B1 (ja) * 2016-02-16 2016-10-12 有限会社 ナプラ 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52144336A (en) * 1976-05-28 1977-12-01 Nippon Telegraph & Telephone Plating amount controlling method and method of fabricating detecting electrode in said method
JPS6240735A (ja) * 1985-08-16 1987-02-21 Nec Corp 膜厚モニタ法
JPH01265532A (ja) * 1988-04-15 1989-10-23 Ricoh Co Ltd 層間絶縁膜評価用パターン
JP2000260842A (ja) * 1999-03-08 2000-09-22 Oki Electric Ind Co Ltd 配線間ショート検出用テストエレメントグループ、その製造方法及び配線間ショート検出方法
JP2009299166A (ja) * 2008-06-17 2009-12-24 Nec Electronics Corp 被めっき体、めっき膜厚判定方法及び半導体装置の製造方法

Also Published As

Publication number Publication date
US10804169B2 (en) 2020-10-13
JPWO2018087807A1 (ja) 2019-06-24
US20190295907A1 (en) 2019-09-26
JP6766881B2 (ja) 2020-10-14
DE112016007417T5 (de) 2019-07-25
CN109923647B (zh) 2023-06-20
CN109923647A (zh) 2019-06-21

Similar Documents

Publication Publication Date Title
US7446029B2 (en) Semiconductor element and manufacturing method thereof
CN106537156A (zh) 分流电阻器
CN108257945A (zh) 半导体器件
CN109313218A (zh) 分流电阻器的安装结构以及安装基板
WO2011145269A1 (ja) Ｉｃ電流測定用装置、及びｉｃ電流測定用アダプタ
TWI243416B (en) Semiconductor wafer, semiconductor chip and dicing method of a semiconductor wafer
WO2018087807A1 (ja) 半導体装置
JP2020155660A (ja) 半導体装置および半導体装置の検査方法
JPH04199651A (ja) 半導体装置およびその製造方法
KR102195561B1 (ko) 전기적 접속 장치
US10937858B2 (en) Method for manufacturing semiconductor and structure thereof
JP2011009407A (ja) 半導体装置、電子部品、半導体装置の製造方法
CN219321349U (zh) 一种mos管及电子设备
TWI791340B (zh) 電阻器
KR100529453B1 (ko) 프로브 카드용 니들과 그 제조 방법
JP4508023B2 (ja) レーザトリミング評価方法およびレーザトリミング用レーザ強度設定方法
US7875468B2 (en) Body to be plated, method of determining plated film thickness, and method of manufacturing semiconductor device
KR100774623B1 (ko) 금속배선의 연속성 검사를 위한 ｐｃｍ 테스트 패턴
JP2022044998A (ja) 半導体装置および半導体装置の検査方法
US20100190278A1 (en) Testing for correct undercutting of an electrode during an etching step
JP2024062542A (ja) 半導体装置および半導体装置の検査方法
JPH03174732A (ja) 半導体装置の製造方法
KR100248207B1 (ko) 반도체 소자의 테스트 패턴
TWI520290B (zh) 封裝基板及其檢測方法
TW201939031A (zh) 濕度檢測裝置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16921132

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2018549653

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 16921132

Country of ref document: EP

Kind code of ref document: A1