JP2009299166A - 被めっき体、めっき膜厚判定方法及び半導体装置の製造方法 - Google Patents
被めっき体、めっき膜厚判定方法及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2009299166A JP2009299166A JP2008157403A JP2008157403A JP2009299166A JP 2009299166 A JP2009299166 A JP 2009299166A JP 2008157403 A JP2008157403 A JP 2008157403A JP 2008157403 A JP2008157403 A JP 2008157403A JP 2009299166 A JP2009299166 A JP 2009299166A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- film thickness
- plated
- plating film
- thickness determination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
- G01B11/00—Measuring arrangements characterised by the use of optical techniques
- G01B11/02—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness
- G01B11/06—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material
- G01B11/0616—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating
- G01B11/0625—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating with measurement of absorption or reflection
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
- G01B11/00—Measuring arrangements characterised by the use of optical techniques
- G01B11/02—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness
- G01B11/06—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material
- G01B11/0616—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating
- G01B11/0683—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating measurement during deposition or removal of the layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Electroplating Methods And Accessories (AREA)
Abstract
【課題】被めっき体に形成されためっきの厚さをその場で瞬時に判定することができる。
【解決手段】この被めっき構造体は、めっきが形成される被めっき体11と、被めっき体11にスリット部12を介して対向し、被めっき体11から電気的に分離された島状の導電性を有するめっき膜厚判定用部材16を備えている。めっき21が、被めっき体11の表面からスリット部12を介してめっき膜厚判定用部材16まで成長したか否かを判定することによって、被めっき体11に形成されためっき21が、スリット部12の幅Wより厚く形成されたか否かをその場で瞬時に判定することができる。
【選択図】図3
【解決手段】この被めっき構造体は、めっきが形成される被めっき体11と、被めっき体11にスリット部12を介して対向し、被めっき体11から電気的に分離された島状の導電性を有するめっき膜厚判定用部材16を備えている。めっき21が、被めっき体11の表面からスリット部12を介してめっき膜厚判定用部材16まで成長したか否かを判定することによって、被めっき体11に形成されためっき21が、スリット部12の幅Wより厚く形成されたか否かをその場で瞬時に判定することができる。
【選択図】図3
Description
本発明は、被めっき体に形成されるめっきの膜厚が規格内であるか否か判定を行う構成を有する被めっき体、めっき膜厚判定方法及び半導体装置の製造方法に関する。
めっきが施される被めっき体の検査工程においては、めっき膜厚を計測する場合がある。例えば、半導体装置にあっては、リード端子を基板へ実装し易くするために外装めっき(例えば、半田めっき)が施される。外装めっきは、実装品質を確保するために、膜厚(以下めっき厚さと呼ぶ)と組成(例えばSn、Biなど)が適切でなければならない。そのため、めっき作業を行う上で、電極に流す電流や半導体装置を浸すめっき液等が管理されている。しかしながら、めっき作業を続けると、電流やめっき液の作業条件が変動し、その結果めっき厚さや組成が不適正になるという不具合が生じる。
図10に、従来の半導体装置の代表的な製造工程フローを示す。はじめに、ウェハから半導体チップを個片化するペレッタイズを行う(S1)。個片化された半導体チップを被めっき体に搭載してダイボンディングを行う(S2)。そして、半導体チップの電極パッドをワイヤボンディングにより被めっき体に形成されたリード端子に接続する(S3)。半導体チップを樹脂封止し(S4)、めっき工程において封入樹脂から露出したリード部に外装めっきを施す(S5)。製造番号等を封止樹脂にマーキングする(S6)。リード端子同士を連結する被めっき体の枠を除去し、リード成形・切断等を行う(S7)。仕上げ工程の後、外観(S8)及び特性等の選別を実施し(S9)、検査工程(S10)を経ることで半導体装置を完成させる。
ここで、検査工程(S10)においては、リード端子の周囲に形成されためっきの厚さが測定される。めっき厚さの測定には、蛍光X線膜厚計を用いたものが広く普及している。しかしながら、蛍光X線膜厚計によるめっき厚の測定では、測定に長時間を要する。そのため、先に述べたように、電流や液組成、温度を一定に管理すると共に、めっきバッチ毎や一定時間毎のサンプル測定でめっき厚を確認することでめっき厚の検査を実施している。
また、特許文献1には、リードフレームの外装めっきではないが、半導体基板上にめっきを形成することでショットキーバリアダイオードを形成する製造工程において、めっきの膜厚を計測する方法が開示されている。図11に示すように、半導体基板90上には、絶縁材料からなる保護膜91が形成されている。保護膜91には、モニター開口部92が形成され、モニター開口部92の内部には、めっき膜93が形成されている。ここで、めっき膜93は、保護膜91に近い部分の厚みが厚く(山部分)、保護膜91から離れた中心部分では厚みが小さい(谷部分)。ここで、めっき膜93を上方から観察すると、モニター開口部(直径D)と同円心である山部分(直径d)が観察される。この同心円の直径dを計測し、モニター開口部の直径Dと、同心円の直径dの比d/Dを求める。そして、図12に示すように、モニター開口部の直径Dと同心円の直径dの比であるd/Dに基づいて、めっき膜93の膜厚を測定する。
特開昭56−083936号公報
しかしながら、蛍光X線膜厚計によるめっきの膜厚の測定方法では、測定に長時間を要する。そのため、めっき工程管理を緻密に実施するために検査頻度や検査点数を増やせば、検査工程が煩雑となり生産効率を低下させることとなる。また、蛍光X線膜厚計によるめっきの膜厚の測定方法では、別途検査用機器を増設しなければならない。
また、特許文献1に示されためっき厚さの測定方法では、めっき膜93の外周に保護膜91が形成されていなければ、モニター開口部の直径Dと同心円の直径dの比であるd/Dを測定できない。例えば、リードフレームのめっき外装では、めっきが被めっき体の全面に形成され、保護膜は形成されない。そのため、特許文献1に示されためっき厚さの測定方法では、保護膜が形成されない被めっき体のめっき厚さを測定することができない。
本発明の第1の態様に係る被めっき構造体は、めっきが形成される被めっき体と、前記被めっき体にスリット部を介して対向し、当該被めっき体から電気的に分離された島状の導電性を有するめっき膜厚判定用部材と、を備えたことを特徴とする。
このように、被めっき体から電気的に分離されためっき膜厚判定用部材を形成し、めっきが、被めっき体の表面からスリット部を介してめっき膜厚判定用部材まで成長したか否かを判定することによって、被めっき体に形成されためっきが、スリット部の幅より厚く形成されたか否かをその場で瞬時に判定することができる。
本発明の第2の態様に係るめっき膜厚判定方法は、めっきが形成される被めっき体にスリット部を介して対向し、当該被めっき体から電気的に分離された島状の導電性を有するめっき膜厚判定用部材を用いためっき膜厚判定方法であって、前記被めっき体の表面に堆積しためっきが、前記スリット部を介して前記めっき膜厚判定用部材に達したか否かを判定することでめっきの膜厚を測定することを特徴とする。
このように、前記被めっき体の表面に堆積しためっきが、前記スリット部を介して前記めっき膜厚判定用部材に達したか否かを判定することで、めっきがスリット部の幅より厚く形成されたか否かをその場で瞬時に判定することができる。
本発明の第3の態様に係る半導体装置の製造方法は、リードフレームに半導体チップを搭載し、前記半導体チップを絶縁材料により封止し、前記リードフレームにスリット部を形成し、前記半導体チップが搭載されたリードフレームに外装めっきを施し、前記スリット部にめっきが堆積されているか否かを判定することにより前記めっきの膜厚を検査することを特徴とする。
スリット部にめっきが堆積したか否かを判定することにより、簡易な方法で瞬時にめっきの膜厚を検査することができる。
本発明の第3の態様に係る半導体装置の製造方法は、リードフレームに半導体チップを搭載し、前記半導体チップを絶縁材料により封止し、前記リードフレームにスリット部を形成し、前記半導体チップが搭載されたリードフレームに外装めっきを施し、前記スリット部にめっきが堆積されているか否かを判定することにより前記めっきの膜厚を検査することを特徴とする。
スリット部にめっきが堆積したか否かを判定することにより、簡易な方法で瞬時にめっきの膜厚を検査することができる。
本発明の一態様によれば、被めっき体に形成されためっきの厚さをその場で瞬時に判定することができる。また、本発明の一態様によれば、検査頻度や検査点数を増加させた場合であっても、めっき管理工程を簡易かつ緻密に実施することができる。
以下、添付した図面を参照して本発明に係る実施の形態について説明する。図1は、本発明の実施の形態に係る被めっき構造体の全体構成例を示す平面図である。被めっき構造体10は、めっきが形成される被めっき体11と、被めっき体11にスリット部12を介して対向し、被めっき体11から電気的に分離された島状の導電性を有するめっき膜厚判定用部材16と、を備えている。被めっき構造体10は、めっきされるものであればどのようなものであってもよいが、ここでは、説明のため被めっき構造体10を、リードフレームとして説明を行う。
被めっき構造体10には、半導体チップがアレイ状に搭載される。被めっき構造体10には、半導体チップが搭載されるチップ搭載部17と、チップ搭載部17の外周を囲むように配された複数のリード端子13が形成されている。リード端子13は、半導体チップの外部電極に対応する位置にそれぞれ配置されている。複数のリード端子13は、所定の間隔を置いて形成され、外周において枠に接続されている。
半導チップが搭載される領域の外周には、めっき工程において形成されるめっきの膜厚を測定するためのめっき膜厚判定部15が形成されている。めっき膜厚判定部15は、リード端子13を連結する枠とスリット部12を介して対向し、枠から電気的に分離されためっき膜厚判定用部材16を備えている。めっき膜厚判定用部材16を除く、被めっき構造体全体を被めっき構造体10と呼ぶ。
図2は、本発明の実施形態に係る被めっき構造体にモールド樹脂が形成された状態を示す平面図である。被めっき構造体10には、チップ搭載部17にそれぞれ半導体チップ(図示せず)が搭載される。被めっき構造体10に搭載された半導体チップの外部電極は、ワイヤ(図示せず)によりリード端子13に接続される。ワイヤによって半導体チップとリード端子13が接続された状態で、半導体チップを覆うように絶縁部材20が形成される。絶縁部材20は、半導体チップ毎に形成される。また。この絶縁部材は、めっき膜厚判定部15の一部にも形成されている。絶縁部材20は、例えば、モールド樹脂である。
次に、めっき膜厚判定部15の詳細な構成について説明する。図3は、本発明の実施形態に係る被めっき体のめっき膜厚判定部の詳細な構成を示す平面図、及びそのA−A'断面図である。被めっき構造体10の縁部において、コの字形状の孔18aが形成されている。換言すれば、めっき膜厚判定用部材16の外周を囲むように孔18aが形成されている。コの字形状の内側を3分割するように、所定の間隔を置いて2つの矩形状の孔18bが形成されている。これにより、コの字形状の孔18aの内側に、3つのめっき膜厚判定用部材16が形成される。なお、めっき膜厚判定用部材16の数はこれに限定されるものではなく、判定を行うめっき厚さに応じて任意の数のめっき膜厚判定用部材16を形成することができる。
コの字形状の孔18aの開口端より内側には、めっき膜厚判定用部材16を被めっき体11から分離するスリット部12が形成されている。換言すれば、スリット部12は、隣接するめっき膜厚判定用部材16の連結部を切り離すように形成されている。スリット部12は、3つのめっき膜厚判定用部材16のそれぞれに対応するように形成され、3つのスリット部12の幅は、すべて異なるよう構成されている。ここで、紙面上段のスリット部12の幅をW1、紙面中段のスリット部12の幅をW2、紙面下段のスリット部12の幅をW3とする。紙面上段のスリット部12の幅W1は10μmであり、紙面中段のスリット部12の幅W2は15μmであり、紙面下段のスリット部12の幅W3は20μmである。
スリット部12の幅W1〜3は、予め設定されためっきの規格に応じて設定される。スリット部12と反対側のめっき膜厚判定用部材16の端部には、めっき膜厚判定用部材16と被めっき体11の枠を接続する絶縁部材20が形成されている。この絶縁部材20は、半導体チップ上に形成されるモールド樹脂と同じ工程により製造される。
図3の断面図に示すように、絶縁部材20は、めっき膜厚判定用部材16と被めっき体11とを物理的に連結するように構成されている。絶縁部材20は絶縁性を有するため、めっき膜厚判定用部材16と被めっき体11は電気的に分離されたまま、絶縁部材20によって連結されている。また、隣接するめっき膜厚判定用部材16同士も同様に、絶縁部材20によって電気的に分離されたまま、物理的に接続されている。めっき膜厚判定用部材16は、スリット部12を介して被めっき体11と対向するよう配されている。
図4は、このように構成されためっき膜厚判定部の製造工程を示す平面図である。図4(a)に示すように、はじめに、被めっき構造体10にコの字状の孔18aと、コの字形状の内部を分割する矩形状の孔18bを形成する。孔18a及び18bは、例えば、パターニングによって形成され、リード端子13の形成と同一工程によって形成される。孔18bによって分割されためっき膜厚判定用部材16は、コの字状の孔18aの開口端(固定端18c)において連結されている。
次に、図4(b)に示すように、めっき膜厚判定用部材16のうち固定端18cと反対側の端部と、この端部に対向する被めっき体11とを連結するように、絶縁部材20を形成する。これにより、めっき膜厚判定用部材16のうち固定端18cと反対側の端部が被めっき体11に固定接続される。そして、図4(c)に示すように、めっき膜厚判定用部材16を連結していたコの字状の孔18aの固定端18cをレーザ照射によって切断する。これによって、めっき膜厚判定用部材16を被めっき体11から切り離すスリット部12を形成する。
次に、このように構成された被めっき体における、めっきの膜厚の判定方法について説明する。図5は、被めっき体のめっき工程における変化を示す段面図である。なお、図5に示す断面図は、図3のA−A'断面図に対応している。
図5(a)に示すように、めっき外装を行う前では、被めっき体11とめっき膜厚判定用部材16は、電気的に分離された状態で所定の間隔を置いて対向している。次に、被めっき構造体10全体をめっき液に浸した状態で、被めっき体11に電流を流すことで被めっき体11の表面にめっきを形成する。
図5(b)に示すように、めっき工程の初期状態では、導通している被めっき体11にのみめっきが付着する。被めっき体11から電気的に分離されているめっき膜厚判定用部材16では、導通しておらず、めっき21は付着しない。このように、めっき工程の初期段階においては、めっき膜厚判定用部材16にめっき21は付かず、めっき膜厚判定用部材16はめっき21が付着することによる変色が生じない。
図5(c)に示すように、被めっき体11の表面におけるめっきの堆積が進行すると、めっき21は、スリット部12を介してめっき膜厚判定用部材16に付着し始める。これにより、被めっき体11にめっき21によって接続されためっき膜厚判定用部材16は導通し、めっき膜厚判定用部材16にもめっき21が堆積し始める。
図5(d)に示すように、さらにめっき21の体積が進行すると、めっき膜厚判定用部材16の表面を覆うようにめっき21が形成される。このように、めっき21の堆積に応じて変化するめっき膜厚判定用部材16の状態を判定することで、被めっき体11に堆積しためっき21の厚さがスリット幅Wより大きいか否かを判定することができる。
次に、本発明の実施形態に係る被めっき体の膜厚判定方法について説明する。図6及び図7は、被めっき体のめっきの膜厚判定方法を示す図である。めっき工程が終了した後の検査工程において、めっき膜厚判定用部材16を観察することでめっき21の膜厚を測定する。すなわち、めっき膜厚判定部15に形成された3つのめっき膜厚判定用部材16にめっき21が形成されているか否かを判定することにより、めっき21の膜厚を測定する。例えば、めっき膜厚判定用部材16の色を目視により観察することで、めっき膜厚判定用部材16にめっき21が形成されているか否かを判定することができる。若しくは、めっき膜厚判定用部材16の反射率を測定することによりめっき膜厚判定用部材16にめっき21が形成されているか否かを判定することができる。
図6(a)に示すように、検査工程において、3つのすべてのめっき膜厚判定用部材16にめっき21が形成されていない場合には、めっき21がスリット幅W1=10μmよりも薄く形成されていることが分かる。そのため、被めっき体11の表面に形成されためっき21の厚さは10μm以下であると判定される。
図6(b)に示すように、スリット幅W1=10μmに対応するめっき膜厚判定用部材16にめっき21が形成され、スリット幅W2=15μm、W3=20μmに対応するめっき膜厚判定用部材16にめっき21が形成されていない場合には、めっき21がスリット幅W1=10μmよりも厚く、且つ、スリット幅W2=15μmよりも薄く形成されていることが分かる。
図7(a)に示すように、スリット幅W1=10μm、W2=15μmに対応するめっき膜厚判定用部材16にめっき21が形成され、スリット幅W3=20μmに対応するめっき膜厚判定用部材16にめっき21が形成されていない場合には、めっき21がスリット幅W1=15μmよりも厚く、且つ、スリット幅W3=20μmよりも薄く形成されていることが分かる。
図7(b)に示すように、3つのすべてのめっき膜厚判定用部材16にめっき21が形成されている場合には、めっき21がスリット幅W1=20μmよりも厚く形成されていることが分かる。このように、3つのめっき膜厚判定用部材16にめっき21が形成されているか否かを判断することにより、めっき21の厚みを、10μm以下、10〜15μm、15〜20μm及び20μm以上の4段階に判定することができる。このようにめっき21が形成されているか否かを判断することで、めっき21の厚みが予め設定された規格内にあるか否かを判定することができる。
図8は、本発明の実施形態に係る被めっき体を備えた半導体装置の製造工程を示すフローチャートである。はじめに、ウェハから半導体チップを個片化するペレッタイズを行う(S11)。個片化された半導体チップを被めっき構造体10に搭載してダイボンディングを行う(S12)。そして、半導体チップの電極パッドをワイヤボンディングにより被めっき体11に形成されたリード端子13に接続する(S13)。半導体チップを樹脂封止すると共に、この樹脂によってめっき膜厚判定用部材16の解放端を被めっき体11に接続する(S)。そして、めっき膜厚判定用部材16の固定端18cをレーザ照射によって除去し、スリット部12を形成する(S15)。
めっき工程において封入樹脂から露出したリード部に外装めっきを施す(S16)。製造番号等を封止樹脂にマーキングする(S17)。リード端子13同士を連結する被めっき構造体10の枠を除去することでリード成形・切断等を行う(S18)。仕上げ工程の後、外観(S19)及び特性等の選別を実施する(S20)。そして、検査工程(S20)において、図6、7に示す方法で、めっき21の膜厚を判定する。
このように形成された被めっき体では、めっき厚の測定にあたって、蛍光X線膜厚計のような高価で規模の大きい装置を必要とせず、おおよそのめっき厚さを外観によって確認できるので、めっき作業の条件出しを素早く実施することができる。また、めっき膜厚判定用部材16にめっき21が形成されているか否かを判定するだけで、めっき厚さが規格内であるか否かを瞬時にその場で判断することができる。
ここで、従来のリードフレームのめっき厚の検査は通常はロット単位で行われ、ロットの中から任意に抜き出した1枚について蛍光X線膜厚計を用いて抜取り検査を行う。この抜き取り検査において、膜厚等、めっきに係る評価結果が合格と判定されると、ロット全体も合格(良品)と判定され、次工程(マーキング)へ工程を進めることとなる。そのため従来の検査方法では、蛍光X線膜厚計で正確に測定された抜取りの1枚以外の母体の他の製品については、あくまでめっき厚が良品規格であろうという推定でしかなく、正確に膜厚が規格範囲内にあるか否かを判定することができない。
これに対し、本実施形態では、目視による簡単な外観を行うか、若しくは、めっき膜厚判定用部材16のめっきの色を判断できる簡単な認識装置を用いる事で、容易にめっき厚が規格内にあるか否かを判定できるので、母体全てのリードフレームのめっき厚の良否を容易に判定することが出来る。
なお、例えばめっき厚さの規格が10〜15μmといった具合に、規格内に入っているかどうかを判断したいだけの場合は、10μmを検出するスリットと15μmを検出するスリットの2本のみを形成すればよい。
また、めっき膜厚判定部15は、全ての被めっき構造体10の一部に設けても良いが、連続してめっき作業を行う被めっき体の間に、めっき膜厚判定部15のみを設けた被めっき構造体10を適宜投入するよう構成してもよい。すなわち、めっき膜厚判定部15のみを設けた膜厚を判定するための被めっき構造体10を製造し、他のめっき膜厚判定部15を有さない被めっき体と同じめっき装置に順次投入することで、めっき膜厚判定部15を有しない被めっき体の膜厚を、この被めっき構造体10を用いて測定することができる。この様に、被めっき構造体10を用いることで、その他の被めっき体にめっき膜厚判定部15を設けることなく、フレーム面積の制約をなくすことができる。この場合、例えば、被めっき構造体10において不具合が検出された場合に、1つ前の被めっき体までが不具合の対象として判断すればよい。
図9は、本発明の実施形態に係る被めっき構造体のめっき膜厚判定部の、他の製造工程を示す平面図である。図9(a)に示すように、被めっき体11に、例えばリード端子13(図示せず)の加工と同じ工程によって、孔18d及びスリット部12を形成する。孔18dは、紙面横方向に延び、所定の間隔を置いて複数形成されている。スリット部12は、隣接する孔18d同士を貫通させるよう複数形成されている。前述した図4と同様に、孔18dの幅dは、それぞれ異なる大きさに形成されている。
次に、図9(b)に示すように、スリット部12から所定の間隔を置いて、かつ、孔18dの紙面右端を覆うように、絶縁部材20を形成する。これにより、被めっき体11から電気的に分離しためっき膜厚判定用部材16を形成する。このように構成された被めっき構造体では、スリット部12をリード端子13の形成と同工程により形成することができる。そのため、図4に示した形態と比較して、簡易な構造及び工程により、めっき膜厚判定用部材16を形成することができる。図9(a)、(b)に示すように、スリット部12を形成する工程は、絶縁部材20を形成する後であってもよい。すなわち、本実施形態は、被めっき体11から電気的に分離されためっき膜厚判定用部材16を形成することができれば、どのような形状や工程であっても本発明の効果を奏することができる。
尚、本発明は、上記した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
10 被めっき構造体
11 被めっき体
12 スリット部
13 リード端子
15 めっき膜厚判定部
16 めっき膜厚判定用部材
17 チップ搭載部
18a 孔
18b 孔
18c 固定端
20 絶縁部材
90 半導体基板
91 保護膜
92 モニター開口部
93 めっき膜
W、W1〜W3 スリット幅
11 被めっき体
12 スリット部
13 リード端子
15 めっき膜厚判定部
16 めっき膜厚判定用部材
17 チップ搭載部
18a 孔
18b 孔
18c 固定端
20 絶縁部材
90 半導体基板
91 保護膜
92 モニター開口部
93 めっき膜
W、W1〜W3 スリット幅
Claims (18)
- めっきが形成される被めっき体と、
前記被めっき体にスリット部を介して対向し、当該被めっき体から電気的に分離された島状の導電性を有するめっき膜厚判定用部材と、を備えた被めっき構造体。 - 前記めっき膜厚判定用部材は、絶縁部材を介して前記被めっき体に接続されている
請求項1に記載の被めっき構造体。 - 前記めっき膜厚判定用部材は、前記被めっき体と同一材料からなる
請求項1又は2に記載の被めっき構造体。 - 前記めっき膜厚判定用部材は、複数形成され、それぞれ異なる幅の前記スリット部を介して前記被めっき体と対向する
請求項1乃至3のうちいずれか1項に記載の被めっき構造体。 - 前記スリット部の幅は、予め設定された前記めっきの規格に応じて形成される
請求項1乃至4のうちいずれか1項に記載の被めっき構造体。 - 前記被めっき構造体は、半導体チップの外部電極に接続されるリード端子が形成されたリードフレームである
請求項1乃至5のうちいずれか1項に記載の被めっき構造体。 - 前記めっき膜厚判定用部材は、前記半導体チップが搭載される領域の外周において形成される
請求項6に記載の被めっき構造体。 - 半導体チップが搭載された、請求項1乃至7のうちいずれか1項に記載の被めっき構造体。
- めっきが形成される被めっき体にスリット部を介して対向し、当該被めっき体から電気的に分離された島状の導電性を有するめっき膜厚判定用部材を用いためっき膜厚判定方法であって、
前記被めっき体の表面に堆積しためっきが、前記スリット部を介して前記めっき膜厚判定用部材に達したか否かを判定することでめっきの膜厚を測定するめっき膜厚判定方法。 - 前記めっき膜厚判定用部材の色を判定することにより、前記めっきが、前記スリット部を介して前記めっき膜厚判定用部材に達したか否かを判定する
請求項9に記載のめっき膜厚判定方法。 - 前記めっき膜厚判定用部材の反射率を測定することにより、前記めっきが、前記スリット部を介して前記めっき膜厚判定用部材に達したか否かを判定する
請求項9に記載のめっき膜厚判定方法。 - 前記被めっき体は、リードフレームである
請求項9乃至11のうちいずれか1項に記載のめっき膜厚判定方法。 - リードフレームに、絶縁材料によって封止された半導体チップを搭載すると共に、スリット部を形成し、
前記半導体チップが搭載された前記リードフレームに外装めっきを施し、
前記スリット部にめっきが堆積されているか否かを判定することにより前記めっきの膜厚を検査する
半導体装置の製造方法。 - 前記スリット部を形成することで、めっきが形成されるリードフレームにスリット部を介して対向し、当該リードフレームから電気的に分離された島状の導電性を有するめっき膜厚判定用部材を形成し、
前記被めっき体の表面に堆積しためっきが、前記スリット部を介して前記めっき膜厚判定用部材に達したか否かを判定することでめっきの膜厚を測定する
請求項13に記載の半導体装置の製造方法。 - 前記めっき膜厚判定用部材と前記リードフレームを絶縁材料により接続する
請求項14に記載の半導体装置の製造方法。 - 前記絶縁材料を、前記半導体チップを封止する前記絶縁材料と同一工程により形成する
請求項15に記載の半導体装置の製造方法。 - 前記めっき膜厚判定用部材の色を判定することにより、前記めっきが、前記スリット部を介して前記めっき膜厚判定用部材に達したか否かを判定する
請求項14又は15に記載の半導体装置の製造方法。 - 前記めっき膜厚判定用部材の反射率を測定することにより、前記めっきが、前記スリット部を介して前記めっき膜厚判定用部材に達したか否かを判定する
請求項14又は15に記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008157403A JP2009299166A (ja) | 2008-06-17 | 2008-06-17 | 被めっき体、めっき膜厚判定方法及び半導体装置の製造方法 |
US12/457,571 US7875468B2 (en) | 2008-06-17 | 2009-06-16 | Body to be plated, method of determining plated film thickness, and method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008157403A JP2009299166A (ja) | 2008-06-17 | 2008-06-17 | 被めっき体、めっき膜厚判定方法及び半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009299166A true JP2009299166A (ja) | 2009-12-24 |
Family
ID=41413969
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008157403A Pending JP2009299166A (ja) | 2008-06-17 | 2008-06-17 | 被めっき体、めっき膜厚判定方法及び半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7875468B2 (ja) |
JP (1) | JP2009299166A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018087807A1 (ja) * | 2016-11-08 | 2018-05-17 | 三菱電機株式会社 | 半導体装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5683936A (en) | 1979-12-13 | 1981-07-08 | Mitsubishi Electric Corp | Production of semiconductor device |
-
2008
- 2008-06-17 JP JP2008157403A patent/JP2009299166A/ja active Pending
-
2009
- 2009-06-16 US US12/457,571 patent/US7875468B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018087807A1 (ja) * | 2016-11-08 | 2018-05-17 | 三菱電機株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US7875468B2 (en) | 2011-01-25 |
US20090309200A1 (en) | 2009-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9741667B2 (en) | Integrated circuit with die edge assurance structure | |
TWI634634B (zh) | 半導體裝置及其製造方法 | |
US20170256509A1 (en) | Method of Manufacturing Molded Semiconductor Packages Having an Optical Inspection Feature | |
US10796986B2 (en) | Leadframe leads having fully plated end faces | |
US9363901B2 (en) | Making a plurality of integrated circuit packages | |
TWI833739B (zh) | 半導體封裝及製造其之方法 | |
TWI611539B (zh) | 半導體裝置及其製造方法 | |
TW201946231A (zh) | 半導體裝置及其製造方法 | |
JP6841550B2 (ja) | リードフレーム及びその製造方法 | |
US11348806B2 (en) | Making a flat no-lead package with exposed electroplated side lead surfaces | |
CN106206338A (zh) | 印刷电路板及其测试方法以及制造半导体封装的方法 | |
TW202034389A (zh) | 具有側壁鍍覆的半導體封裝 | |
CN104037107B (zh) | 通孔链结构的失效分析方法 | |
JP2009299166A (ja) | 被めっき体、めっき膜厚判定方法及び半導体装置の製造方法 | |
US9224651B2 (en) | Method for plating a semiconductor package lead | |
US9287238B2 (en) | Leadless semiconductor package with optical inspection feature | |
CN113594125B (zh) | 半导体装置及其制造方法 | |
KR200490907Y1 (ko) | 광원 센서 도선 프레임 기재 모듈 | |
TW201530723A (zh) | 用於處理導線框表面之方法及具有經處理之導線框表面之裝置 | |
KR100378093B1 (ko) | 반도체 패키지용 회로기판 및 이를 이용한 불량 회로기판의 감지방법 | |
JP2010092924A (ja) | 半導体装置及び半導体装置検査方法 | |
JP7004259B2 (ja) | リードフレーム及びその製造方法 | |
US20220302013A1 (en) | Semiconductor device packages and methods of manufacturing the same | |
JP2008258289A (ja) | 半導体チップ支持体およびそれを用いた半導体装置の製造方法 | |
JP2008039681A (ja) | 半導体装置の製造方法 |