CN109923647B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN109923647B
CN109923647B CN201680090598.5A CN201680090598A CN109923647B CN 109923647 B CN109923647 B CN 109923647B CN 201680090598 A CN201680090598 A CN 201680090598A CN 109923647 B CN109923647 B CN 109923647B
Authority
CN
China
Prior art keywords
protective film
metal
film
semiconductor device
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680090598.5A
Other languages
English (en)
Other versions
CN109923647A (zh
Inventor
中野诚也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN109923647A publication Critical patent/CN109923647A/zh
Application granted granted Critical
Publication of CN109923647B publication Critical patent/CN109923647B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/022—Protective coating, i.e. protective bond-through coating
    • H01L2224/02205—Structure of the protective coating
    • H01L2224/02206—Multilayer protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/022—Protective coating, i.e. protective bond-through coating
    • H01L2224/0221—Shape of the protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/022—Protective coating, i.e. protective bond-through coating
    • H01L2224/02215—Material of the protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/037—Manufacturing methods involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices

Abstract

具备：表面金属，其形成于衬底；第1保护膜，其形成于该表面金属之上；第2保护膜，其具有第1部分和第2部分，该第1部分设置于该第1保护膜之上，该第2部分与该第1部分相连，该第2部分设置于该表面金属之上，该第2保护膜相对于光是透明的；以及金属膜，其具有主体部和上攀部，该主体部设置于该表面金属之上，该上攀部与该主体部相连，该上攀部攀至该第1保护膜上，该主体部比该第1保护膜厚，该第1部分比该上攀部厚，该第2部分比该主体部厚。

Description

半导体装置
技术领域
本发明涉及用于例如大功率的通断等的半导体装置。
背景技术
在专利文献1中，公开了在对大电流进行通断的半导体装置中，半导体元件的电极与外部电极之间的连接需要适合于大电流。在专利文献2中，公开了将铜板即外部电极与半导体元件的电极通过焊料而直接接合。由此，可以实现降低电阻、并且能够流过大电流的连接。
在专利文献3中，公开了通过形成适当厚度的Ni层作为焊料接合用金属膜，从而使焊料接合时的可靠性提高。通过将Ni厚度最优化，从而能够更好地兼顾工艺可行性和接合可靠性这两者。
专利文献1：国际公开第2014/136303号
专利文献1：日本特开2008-182074号公报
专利文献1：日本特开2010-272711号公报
发明内容
有时在半导体元件的电极之上，形成例如膜厚大于或等于1.5μm的Ni而将其用作焊料接合用金属膜。与通过剥离法而形成这样的金属膜相比，通过无电解镀法而形成这样的金属膜具有成本优势。但是，在通过无电解镀法而形成金属膜的情况下，与通过剥离法而形成的情况相比较，存在以下问题，即，批次内的晶片间的金属膜厚波动以及晶片面内的金属膜厚波动大。
如上述专利文献所述，为了提高可靠性，谋求金属膜的厚度处于预定的范围。因此，作为理想情况，优选通过芯片的全数检查而对金属膜的厚度处于预定的范围进行确认。作为已知的非破坏测定方法，使用例如荧光X射线分析法。荧光X射线分析法是对从被照射了X射线的镀敷膜放出的荧光X射线进行检测，与膜厚已知的标准样品进行比较的方法。但是，对制造出的半导体装置进行全数检查会导致处理时间的增加，因而应当避免。因此，谋求能够容易地判定金属膜的膜厚是否适当的半导体装置。
本发明就是为了解决上述课题而提出的，其目的主要在于提供半导体装置，该半导体装置能够容易地判定外部电极的接合所用的金属膜的膜厚是否适当。
本发明涉及的半导体装置，其特征在于，具备：表面金属，其形成于衬底；第1保护膜，其形成于该表面金属之上；第2保护膜，其具有第1部分和第2部分，该第1部分设置于该第1保护膜之上，该第2部分与该第1部分相连，该第2部分设置于该表面金属之上，该第2保护膜相对于光是透明的；以及金属膜，其具有主体部和上攀部，该主体部设置于该表面金属之上，该上攀部与该主体部相连，该上攀部攀至该第1保护膜上，该主体部比该第1保护膜厚，该第1部分比该上攀部厚，该第2部分比该主体部厚。
本发明涉及的另外的半导体装置，其特征在于，具备：表面金属，其形成于衬底；第1基准保护膜，其形成于该表面金属之上；第2基准保护膜，其形成于该表面金属之上，与该第1基准保护膜相比面积小；支撑保护膜，其将该第1基准保护膜和该第2基准保护膜的一部分覆盖；以及金属膜，该金属膜具有：主体部，其设置于该表面金属之上；第2上攀部，其与该主体部相连，攀至该第2基准保护膜的上表面中的未被该支撑保护膜覆盖的部分的整体上；以及第1上攀部，其与该主体部相连，攀至该第1基准保护膜的上表面中的未被该支撑保护膜覆盖的部分的一部分上。
本发明涉及的另外的半导体装置，其特征在于，具备：表面电极，其形成于衬底；外部电极，其焊接至该表面电极；以及膜厚监视部，其形成于该衬底，该膜厚监视部具有：多个焊盘，其以不同的间隔设置；以及监视部金属，其覆盖该多个焊盘，由与该表面电极相同的材料形成。
本发明涉及的另外的半导体装置，其特征在于，具备：表面电极，其形成于衬底；外部电极，其焊接至该表面电极；以及膜厚监视部，其形成于该衬底，该膜厚监视部具备：第1焊盘，其形成于该衬底；第2焊盘，其形成于该衬底，是远离该第1焊盘而形成的；第1配线，其与该第1焊盘连接；第2配线，其与该第1焊盘连接；第3配线，其与该第2焊盘连接；第4配线，其与该第2焊盘连接；第1金属，其形成于该第1配线；第2金属，其形成于该第2配线；第3金属，其形成于该第3配线；以及第4金属，其形成于该第4配线，该第1配线和该第3配线之间的距离与该第2配线和该第4配线之间的距离不同，该表面电极、该第1金属、该第2金属、该第3金属以及该第4金属的材料相同。
发明的效果
根据本发明，对金属膜的相对于保护膜的上攀量进行观察，或通过电气特性的测定而判定金属膜的膜厚，由此能够容易地判定金属膜的膜厚是否适当。
附图说明
图1是实施方式1涉及的膜厚监视部的斜视图。
图2是未完成的膜厚监视部的俯视图。
图3是膜厚监视部的俯视图。
图4是表示外部电极的图。
图5是制造中途的实施方式2涉及的膜厚监视部的斜视图。
图6是图5的监视部的俯视图。
图7是实施方式2涉及的膜厚监视部的俯视图。
图8是表示超过膜厚上限的金属膜的图。
图9是表示低于膜厚下限的金属膜的图。
图10是制造中途的实施方式3涉及的膜厚监视部的俯视图。
图11是图10的监视部的斜视图。
图12是膜厚监视部的俯视图。
图13是表示超过膜厚上限的金属膜的图。
图14是表示低于膜厚下限的金属膜的图。
图15是实施方式4涉及的半导体装置的俯视图。
图16是实施方式5涉及的半导体装置的俯视图。
图17是实施方式6涉及的半导体装置的俯视图。
图18是实施方式7涉及的半导体装置的膜厚监视部部分的剖面图。
图19是实施方式8涉及的半导体装置的膜厚监视部部分的俯视图。
具体实施方式
参照附图，对本发明的实施方式涉及的半导体装置进行说明。对相同或者相应的结构要素标注相同的标号，有时省略重复说明。
实施方式1
图1是表示实施方式1涉及的半导体装置的一部分的斜视图。该半导体装置具备衬底12，该衬底12形成有例如晶体管或者二极管等。
在衬底12形成有表面金属14。表面金属14的材料例如是铝。表面金属14是作为流过主电流的主电极而形成的。在表面金属14之上形成有第1保护膜16。第1保护膜16形成于表面金属14的一部分。第1保护膜16由镀敷膜不生长的材料或者难镀材料形成。另外，优选第1保护膜16相对于镀敷处理是稳定的，不会由于镀敷处理而变质。能够将第1保护膜16的材料设为玻璃、SiN、Ti或者W。第1保护膜16也可以不是无机材料。
设置有第2保护膜18，该第2保护膜18具有：第1部分18a，其设置于第1保护膜16之上；以及第2部分18b，其与第1部分18a相连，设置于表面金属14之上。第1部分18a覆盖第1保护膜16的一部分。第2部分18b形成于表面金属14的一部分之上。第2保护膜18由镀敷膜不生长的材料或者难镀材料形成。另外，优选第2保护膜18相对于镀敷处理是稳定的。除此之外，第2保护膜18由相对于光透明的材料形成。第2保护膜18的材料例如是聚酰亚胺。
在表面金属14中的既未形成第1保护膜16也未形成第2保护膜18的部分形成有金属膜20。金属膜20具有：主体部20a，其设置于表面金属14之上；以及上攀部20b，其与主体部20a相连，攀至第1保护膜16上。上攀部20b以距离x1而攀于第1保护膜16上。主体部20a比第1保护膜16厚。即，主体部20a的厚度z4比第1保护膜16的厚度z1大。优选第1保护膜16的厚度z1与主体部20a的厚度z4相比足够小。例如，优选将第1保护膜16的厚度z1设为小于或等于主体部20a的厚度z4的一半。
第1部分18a比上攀部20b厚。即，上攀部20b的厚度z5比第1部分18a的厚度z2小。第2部分18b比主体部20a厚。即，第2部分18b的厚度z3比主体部20a的厚度z4大。优选第2部分18b与主体部20a相比足够厚。例如，优选将第2部分18b的厚度z3设为大于或等于主体部20a的厚度z4的2倍。
接下来，对本发明的实施方式1涉及的半导体装置的制造方法进行说明。首先，在表面金属14之上形成第1保护膜16和第2保护膜18。图2是形成于表面金属14之上的第1保护膜16和第2保护膜18的俯视图。第2保护膜18由相对于光透明的材料形成，因而能够观察到基准线LA。在俯视观察时，基准线LA是第2保护膜18之下的第1保护膜16与第2保护膜18之下的表面金属14之间的边界线。另外，在俯视观察时，未被第2保护膜18覆盖的第1保护膜16与表面金属14之间的边界是接触线LB。基准线LA和接触线LB形成1条直线。
接着，通过无电解镀法而形成金属膜20。金属膜20在第1保护膜16和第2保护膜18不生长，而在表面金属14生长。第1保护膜16和第2保护膜18具有针对镀敷生长的耐性，因而作为对形成镀层的区域进行限制的掩模而起作用。图3是形成了金属膜20之后的装置的俯视图。在镀敷生长的初期，金属膜的平面形状和表面金属14的平面形状是相同的。即，仅在表面金属14的正上方存在金属膜。并且，随着镀敷生长推进，金属膜20越过接触线LB而攀至第1保护膜16之上。由此，形成上攀部20b。金属膜20例如是在主体部20a具有大于或等于1.5μm的厚度的Ni。
如果形成上攀部20b、金属膜20的形成结束，则接触线LB成为对第1保护膜16和主体部20a的边界线进行定义的线。金属膜20具有上攀部20b，由此接触线LB变得不可见。在图3中为了便于说明，由虚线示出接触线LB。将俯视观察时上攀部20b和第1保护膜16的边界线称为测定线LC。测定线LC与基准线LA的距离x1反映上攀部20b的生长量。
接着，对金属膜20的膜厚是否适当进行判定。因此，必须对金属膜20的膜厚通过某方法进行掌握。金属膜20的膜厚基本上等于第1保护膜16的厚度z1与测定线LC和基准线LA的距离x1之和。理想情况是，设想第1保护膜16的侧面相对于表面金属14而直立的情况、第1保护膜16的侧面与表面金属14的表面以锐角相交的情况、第1保护膜16的侧面与表面金属14的表面以钝角相交的情况等，与情况相对应地使金属膜20的膜厚的计算方法进行若干变化。但是，为了避免复杂的处理，将第1保护膜16的厚度z1与测定线LC和基准线LA的距离x1之和设为金属膜20的膜厚即可。
第1保护膜16的厚度z1根据工艺条件等是已知的。因此，对测定线LC与基准线LA的距离x1通过图像识别装置或者目视而进行测定，由此能够得到金属膜20的膜厚。在金属膜20的膜厚比目标值小的情况下，距离x1与目标值相比变小，在金属膜20的膜厚比目标值大的情况下，距离x1与目标值相比变大。为了对距离x1进行测定，需要将基准线LA设为基准，因而必须使得能够从第2保护膜18的上方观察到该基准线LA。因此，优选使第2保护膜18的相对于第1保护膜16的凸出量为大于或等于5μm。这样，能够通过对基准线LA与测定线LC的距离x1进行测定来判定金属膜20的膜厚是否适当。将金属膜20的膜厚处于预定的范围的半导体装置或者晶片设为合格品。
接着，在金属膜20焊接外部电极。图4是表示外部电极32等的图。在金属膜20的主体部20a通过焊料30而固定外部电极32。由此，能够提供降低电阻、并且可流过大电流的半导体装置。
实施方式1涉及的半导体装置通过对重叠于第1保护膜16的上攀部20b与第2保护膜18之下的第1保护膜16的端部之间的位置关系进行比较，从而对通过无电解镀法而形成的金属膜20的膜厚是否适当进行判定。实施方式1涉及的半导体装置能够在不失去该特征的范围内进行各种变形。例如，在实施方式1中在俯视观察时，由基准线LA和接触线LB形成了1条直线，但也可以使基准线LA与接触线LB平行。这样，例如在上攀部20b生长至超过基准线LA的情况下，能够判定为膜厚错误。在本发明的实施方式1中提及的变形例能够适当应用于以下的实施方式涉及的半导体装置。
实施方式2
本发明的实施方式2涉及的半导体装置与实施方式1之间的共通点多，因而以与实施方式1之间的不同点为中心进行说明。实施方式2涉及的半导体装置提供2条基准线，对测定线是否位于2条基准线之间进行判定。
对实施方式2涉及的半导体装置的制造方法进行说明。图5是实施方式2涉及的形成金属膜之前的半导体装置的一部分的斜视图。首先，形成第1保护膜50a、50b、50c以及第2保护膜52a、52b。第1保护膜50a被第2保护膜52a覆盖。第1保护膜50b没有被第2保护膜覆盖而是露出至外部。第1保护膜50c被第2保护膜52b覆盖。
第1保护膜50a、50b、50c是一起形成的1个一体的保护膜。因此，第1保护膜50a、50b、50c的厚度是相同的。第1保护膜50b的宽度xb比第1保护膜50a的宽度xa以及第1保护膜50c的宽度xc大。第1保护膜50a的宽度xa比第1保护膜50c的宽度xc大。因此，未被第2保护膜覆盖的第1保护膜50b与第1保护膜50a、50c相比凸出。
第2保护膜52a、52b与实施方式1的第2保护膜同样地由相对于光透明的材料形成。因此，能够在第2保护膜52a之下观察到基准线LA，能够在第2保护膜52b之下观察到基准线LD。图6是图5的半导体装置的俯视图。基准线LA、LD与接触线LB相比位于x负方向。2条基准线LA、LD是平行的。
接着，通过无电解镀法而形成金属膜。图7是表示形成的金属膜20的俯视图。如果无电解镀敷处理推进，则，首先，金属在表面金属生长，如果生长推进，则金属膜的一部分攀至第1保护膜50b之上。通过无电解镀敷处理，从而形成金属膜20，该金属膜20具有主体部20a以及攀至第1保护膜50b之上的上攀部20b。通过形成金属膜20，从而确定上攀部20b与第1保护膜50b的边界线即测定线LC。
通过使金属膜20的膜厚为下限值的情况下的测定线LC的位置与基准线LA的位置一致，从而仅通过对上攀部20b形成为超过基准线LA进行确认，就能够确认金属膜20形成为超过下限值。因此，在实施方式2中，以金属膜20的膜厚为下限值的情况下的测定线LC与基准线LA形成1条直线的方式决定基准线LA的位置。
并且，通过使金属膜的膜厚为上限值的情况下的测定线LC的位置与基准线LD的位置一致，从而仅通过对上攀部20b未到达基准线LD进行确认，就能够确认金属膜20未超过上限值。因此，在实施方式2中，以金属膜20的膜厚为上限值的情况下的测定线LC与基准线LD形成1条直线的方式决定基准线LD的位置。
如图6所示，使基准线LA和接触线LB的距离xi与从金属膜20的膜厚下限值减去第1保护膜50a、50b、50c的膜厚而得到的值一致。另外，使基准线LD和接触线LB的距离xj与从金属膜20的膜厚上限值减去第1保护膜50a、50b、50c的膜厚而得到的值一致。即，基准线LA与金属膜20的膜厚下限值对应，基准线LD与金属膜20的膜厚上限值对应。由此，仅通过对测定线LC位于基准线LA与基准线LD之间进行确认，就能够判定为金属膜20的膜厚满足膜厚规格的合格品。
例如，如图8所示，在测定线LC超过基准线LD的情况下，判断为金属膜20生长至超过膜厚的上限。另外，如图9所示，在测定线LC未到达基准线LA的情况下，判断为金属膜20低于膜厚的下限。
在本发明的实施方式2中，通过使第1保护膜50b与第1保护膜50a、50c相比凸出，从而接触线LB与2条基准线LA、LD相比靠近主体部20a。但是，2条基准线也可以用于其它用途。例如，准备2个图5所示的构造，第1个构造用于金属膜的膜厚上限的监视，将第2个构造用于金属膜的膜厚下限的监视。具体地说，就第1个构造而言，
(1)如果测定线LC超过基准线LD则判断为超过了膜厚上限，
(2)在测定线LC位于基准线LA与基准线LD之间的情况下，判定为不是不合格品，但与理想的膜厚相比稍厚，
(3)在测定线LC未到达基准线LA的情况下，判定为与膜厚上限相比膜厚充分小。
另一方面，就第2个构造而言，
(4)如果测定线LC超过基准线LD则判定为与膜厚下限相比膜厚充分大，
(5)在测定线LC位于基准线LA与基准线LD之间的情况下，判定为不是不合格品，但与理想的膜厚相比稍薄，
(6)在测定线LC未到达基准线LA的情况下，判定为低于膜厚下限。
在符合(1)或者(6)的情况下，将半导体装置设为不合格品，在符合(2)或者(5)的情况下，掌握了虽然不需要将半导体装置设为不合格，但需要改善某工序，在符合(3)或者(4)的情况下设为合格品。
根据实施方式2的半导体装置，通过以夹着上攀部20b的方式设置2个第2保护膜52a、52b，从而能够提供2条基准线LA、LD，因而能够实现精度高的膜厚判定。也可以使用这样的基本构造来构建与上述方法不同的判定程序。
实施方式3
对实施方式3涉及的半导体装置的制造方法进行说明。首先，形成第1保护膜和第2保护膜。图10是形成金属膜之前的半导体装置的俯视图。该半导体装置具有形成于衬底的表面金属14。在表面金属14之上形成有第1基准保护膜50A和第2基准保护膜50B。第1基准保护膜50A的一部分和第2基准保护膜50B的一部分被支撑保护膜52覆盖。支撑保护膜52之下的第1基准保护膜50A由虚线表示，支撑保护膜52之下的第2基准保护膜50B也由虚线表示。支撑保护膜52以第1基准保护膜50A和第2基准保护膜50B在工艺过程中不会脱落的方式将它们进行固定，所以不需要相对于光是透明的。此外，也可以在支撑保护膜52之下将第1基准保护膜50A与第2基准保护膜50B相连。
第2基准保护膜50B的露出部分与第1基准保护膜50A的露出部分相比面积小。第1基准保护膜50A的纵向长度是ya，横向长度是xa。第2基准保护膜50B的纵向长度是yb，横向长度是xb。ya比yb大，xa比xb大。第1基准保护膜50A的露出部分的面积是以在该露出部分的整体被金属膜覆盖时到达金属膜的膜厚上限的方式而决定的。具体地说，以使ya/2与第1基准保护膜50A的膜厚之和，与金属膜的膜厚上限一致的方式决定ya。通过使xa例如比ya大，从而能够提高第1基准保护膜50A的露出部分的辨识度。
另一方面，第2基准保护膜50B的露出部分的面积是以如果该露出部分的整体被金属膜覆盖则超过金属膜的膜厚下限的方式而决定的。具体地说，以使yb/2与第2基准保护膜50B的膜厚之和，与金属膜的膜厚下限一致的方式决定yb。通过使xb例如比yb大，从而能够提高第2基准保护膜50B的露出部分的辨识度。
图11是图10的半导体装置的斜视图。第1基准保护膜50A和第2基准保护膜50B同时形成，因而具有相同的膜厚。支撑保护膜52形成得比第1基准保护膜50A和第2基准保护膜50B厚。第1基准保护膜50A、第2基准保护膜50B以及支撑保护膜52例如由玻璃、SiN、Ti、W或者聚酰亚胺等镀敷膜不生长的材料或者难镀材料形成。
接着，形成金属膜。金属膜通过无电解镀法而形成于表面金属14之上。图12是所形成的金属膜20的俯视图。在形成无电解镀层的初期仅在表面金属之上形成金属膜。如果镀敷处理推进，金属膜20的膜厚超过第1基准保护膜50A和第2基准保护膜50B的膜厚，则形成：第1上攀部20A，其攀至第1基准保护膜50A上；以及第2上攀部20B，其攀至第2基准保护膜50B上。因此，金属膜20具备：主体部20a，其设置于表面金属14之上；以及第1上攀部20A、第2上攀部20B，其与该主体部20a相连。
第1上攀部20A攀至第1基准保护膜50A的上表面中的未被支撑保护膜52覆盖的部分的一部分上。第1上攀部20A在俯视观察时形成为U字形。第1基准保护膜50A的一部分露出至外部。第2上攀部20B攀至第2基准保护膜50B的上表面中的未被支撑保护膜52覆盖的部分的整体上。第2基准保护膜50B未露出至外部。
通过对金属膜20未覆盖第1基准保护膜50A的整体，第1基准保护膜50A的一部分露出进行确认，从而能够判定为金属膜20的膜厚未达到上限。另外，通过对金属膜20覆盖了第2基准保护膜50B的整体进行确认，从而能够判定为金属膜20的膜厚超过了下限。作业者或者判定装置仅通过对图12的金属膜20进行检查，就能够判定为通过无电解镀敷工序形成的金属膜20的膜厚落在管理规格内。
假设在金属膜20的膜厚超过了上限值的情况下，如图13所示，第1基准保护膜50A的从支撑保护膜52露出的部分的整体被金属膜20覆盖。在这种情况下，第1基准保护膜50A、第2基准保护膜50B都不露出至外部，通过对其进行观察，从而能够判定为金属膜20的膜厚超过了上限值。
假设在金属膜20的膜厚低于下限值的情况下，如图14所示，第1基准保护膜50A和第2基准保护膜50B这两者从金属膜20露出。即，第1上攀部20A和第2上攀部20B两者都成为U字形。通过对第1基准保护膜50A和第2基准保护膜50B这两者露出进行观察，能够判定为金属膜20的膜厚低于下限值。
在本实施方式中，设置了2个基准保护膜，但能够通过设置更多的基准保护膜，从而精密地对金属膜20的膜厚为何种程度进行判定。通过设置多个大小不同的基准保护膜，对它们是否被金属膜覆盖进行观察，从而能够容易地判定金属膜的膜厚是否适当。
在实施方式1-3中，金属膜20作为膜厚监视部的一部分而起作用，并且还作为表面电极而起作用。因此，无需仅为了用于膜厚监视部来形成金属膜20，因而能够使设计简单。
实施方式4
图15是实施方式4涉及的半导体装置的俯视图。半导体装置具备在装置的动作过程中流过电流的表面电极60、62。在该表面电极60、62焊接有外部电极。例如在将图4的主体部20a置换为表面电极60、62的情况下，在表面电极60、62焊接外部电极。
在表面电极60、62的周围形成有绝缘膜64。在绝缘膜64的周围形成有金属膜20。金属膜20与表面电极60、62通过绝缘膜64而分离开。被绝缘膜64包围的区域是称为单元区域等的有效区域，绝缘膜64的外侧的区域是不直接对装置的动作做贡献的无效区域。
金属膜20、第1保护膜16以及第2保护膜18是与实施方式1、2中说明的膜厚监视部相当的构造。即，图1或者图7所示的构造在图15的装置的无效区域形成有多个。金属膜20和表面电极60、62在相同的无电解镀敷工序中形成，因而金属膜20的膜厚与表面电极60、62的膜厚相等。因此，能够通过第1保护膜16和第2保护膜18，形成与实施方式1、2同样的构造，对金属膜20的膜厚进行判定，由此判定表面电极60、62的膜厚是否适当。也可以在无效区域形成在实施方式3中说明的膜厚监视部。
即使无法在芯片等的有效区域设计实施方式1～3中说明的膜厚监视部，也可以通过在无效区域设置膜厚监视部，从而对有效区域的表面电极的膜厚是否适当进行判定。由此，能够提高有效区域的表面电极的设计自由度。另外，通过将第1保护膜和第2保护膜在与形成绝缘膜64的工序相同的工序中形成，从而能够向无效区域提供膜厚监视部而无需追加工艺。
实施方式5
图16是实施方式5涉及的半导体装置的俯视图。半导体装置80是1个芯片。在半导体装置80的中央存在形成了金属膜82的单元区域。单元区域例如由保护环构造等耐压保持构造84包围。在耐压保持构造84的外侧存在称为终端区域的区域。在该终端区域形成有膜厚监视部86。
膜厚监视部86是实施方式1～3的任意者的膜厚监视部。膜厚监视部86具备在耐压保持构造的外侧设置的表面金属。形成于该表面金属之上的金属膜是与所述的金属膜82同时通过无电解镀法而形成的。在金属膜82通过焊料而连接外部电极。如果在存在于芯片角部的终端区域设置膜厚监视部86，则能够对作为表面电极而起作用的金属膜82的膜厚是否适当进行判定而不给装置的尺寸带来影响。
实施方式6
图17是实施方式6涉及的半导体装置的俯视图。半导体装置90是1枚晶片。在半导体装置90形成有多个芯片92。在形成了多个芯片92的有效区域的外侧存在未形成芯片的无效区域。在该无效区域设置有实施方式1～3的任意者的膜厚监视部94。膜厚监视部94具有表面金属以及形成于表面金属之上的金属膜等。形成于各芯片92的表面电极以及形成于膜厚监视部的金属膜是在相同的无电解镀敷工序中形成的。通过在无效区域形成膜厚监视部94，从而能够判断表面电极的膜厚是否适当。
作为膜厚监视部94的代替，也可以在多个芯片92之间的切割线设置膜厚监视部96。在这种情况下，膜厚监视部96的金属膜以及芯片92的表面电极是在相同的无电解镀敷工序中形成的。
实施方式7
图18是实施方式7涉及的半导体装置的膜厚监视部部分的剖面图。在衬底12形成有以不同的间隔设置的焊盘102、104、106。焊盘102、104、106例如由铝形成。焊盘102、104、106由镀敷膜不生长的材料或者难镀材料形成即可，并非必须是铝。焊盘102、104、106由监视部金属P1、P2、P3覆盖。在衬底12，如图4所示的那样，形成有作为表面电极而起作用的金属膜的主体部20a以及通过焊料30而固定至表面电极的外部电极32。
将监视部金属P1、P2、P3与表面电极同时通过无电解镀法而形成，由此监视部金属P1、P2、P3与表面电极是相同的材料，并且具有相同的膜厚。并且，使焊盘102和焊盘104的间隔与表面电极的膜厚的下限值的2倍的值一致，使焊盘104和焊盘106的间隔与表面电极的膜厚的上限值的2倍的值一致。因此，能够通过焊盘间的泄漏电流、电阻或者电容这些电气特性试验而判定表面电极的镀敷膜厚是否适当。
例如，在使探针与焊盘102、焊盘104接触而对电阻值进行测定，检测到比预定值小的电阻值的情况下，能够判定为通过监视部金属P1、P2连接了焊盘102、104。在这种情况下，表面电极的膜厚比下限值大。另一方面，在使探针与焊盘102、焊盘104接触而对电阻值进行测定，检测到比预定值大的电阻值的情况下，判定为没有通过监视部金属P1、P2将焊盘102、104连接起来。在这种情况下，表面电极的膜厚比下限值小。
然后，在使探针与焊盘104、焊盘106接触而对电阻值进行测定，检测到比预定值大的电阻值的情况下，能够判定为没有通过监视部金属P2、P3将焊盘104、106连接起来。在这种情况下，表面电极的膜厚比上限值小。另一方面，在使探针与焊盘104、焊盘106接触而对电阻值进行测定，检测到比预定值小的电阻值的情况下，能够判定为通过监视部金属P2、P3连接了焊盘104、106。在这种情况下，表面电极的膜厚比上限值大。
这样，通过对焊盘间的电阻等进行测定，从而能够容易地判定作为表面电极而起作用的金属膜的膜厚是否适当。在实施方式1～6的半导体装置的情况下，需要微小的图案的外观检查，但在实施方式7中是对电阻进行测定，从而不需要外观检查，因此工期缩短以及成本降低成为可能。
如图18所示，优选以如下方式确定焊盘间的间隔，即，能够通过2个焊盘102、104被监视部金属P1、P2连接来确认表面电极的膜厚比下限值大，通过2个焊盘104、106彼此电绝缘而没有被监视部金属P2、P3连接来确认表面电极的膜厚比上限值小。此外，在图18中，将焊盘的数量设为3个，但也能够设为大于或等于4个而使膜厚判定精度提高。
实施方式8
图19是在实施方式8涉及的半导体装置设置的膜厚监视部的俯视图。实施方式8涉及的半导体装置与实施方式7同样地，在与形成了膜厚监视部的区域不同的区域具备表面电极以及焊接至表面电极的外部电极。
参照图19对形成于衬底12的膜厚监视部进行说明。该膜厚监视部具备：第1焊盘110，其形成于衬底12；以及第2焊盘112，其在衬底12远离第1焊盘110而形成。在第1焊盘110连接有配线114、116、118。在第2焊盘112连接有配线120、122、124。全部配线例如由铝形成。
配线114、116、118、120、122、124的大部分被由镀敷膜不生长的材料或者难镀材料形成的保护膜126覆盖。配线114、116、118、120、122、124中的未被保护膜126覆盖的是前端部114A、116A、118A、120A、122A、124A。前端部114A与前端部120A相对，前端部116A与前端部122A相对，前端部118A与前端部124A相对。
前端部114A与前端部120A之间的距离x1，前端部116A与前端部122A之间的距离x2，前端部118A与前端部124A之间的距离x3满足x1＜x2＜x3。分别在前端部114A、116A、118A、120A、122A、124A形成有金属140、142、144、146、148、150。
作为表面电极而起作用的金属膜、金属140、142、144、146、148、150、第1焊盘110以及第2焊盘112是在相同的无电解镀敷工序中形成的。由此，它们的材料相同，且膜厚相同。例如，在表面电极的膜厚的目标是2±1μm的情况下，将x1设为4μm，将x2设为5μm，将x3设为6μm。
在无电解镀敷工序结束后，将电阻测定器160的探针与第1焊盘110、第2焊盘112接触，对电阻进行测定。将配线114和配线120由金属140、146连接的情况下的电阻设为R1，将配线116和配线122由金属142、148连接的情况下的电阻设为R2，将配线118和配线124由金属144、150连接的情况下的电阻设为R3。
在通过电阻测定器160而对电阻进行测定的情况下，对应于配线的连接状况对以下的电阻进行测定。
表面电极的膜厚小于2.0μm：开路
表面电极的膜厚大于或等于2.0μm而小于2.5μm时：R1
表面电极的膜厚大于或等于2.5μm而小于3.0μm时：R1和R2的并联成分
表面电极的膜厚大于或等于3.0μm时：R1、R2以及R3的并联成分。
这样，对应于表面电极的膜厚，由电阻测定器160检测的电阻值变化，由此能够容易地判定作为表面电极而起作用的金属膜的膜厚是否适当。在实施方式7中需要多次电阻测定，但在实施方式8中能够通过1次电阻测定而判定金属膜的膜厚是否适当。
为了提高金属膜的膜厚的测定精度，优选使配线的数量增加，使配线间的距离多样化。但是，为了使膜厚监视部变小，优选将第1配线和第2配线连接至第1焊盘，将第3配线和第4配线连接至第2焊盘。在这种情况下，使第1配线与第3配线相对，使第2配线与第4配线相对，并且将第1配线和第3配线的距离以及第2配线和第4配线的距离设为不同的值。并且，与表面电极的形成同时地在第1～第4配线形成第1～第4金属，根据配线间的连接的有无判定金属膜的膜厚是否适当。
例如，能够以使得第1配线、第3配线的宽度与第2配线、第4配线的宽度不同的方式形成第1～第4配线。在这种情况下，第1配线和第3配线连接时的电阻与第2配线和第4配线连接时的电阻不同，因而由电阻测定器160实现的判定变得容易。此外，“宽度”是指图19的y方向的长度。
配线的数量、配线间的距离以及配线的宽度能够根据所谋求的测定精度而变更。能够对实施方式1～8中说明的半导体装置在不失去其特征的范围内适当变形。另外，实施方式1～8中说明的技术特征也可以组合使用。
标号的说明
14表面金属，16第1保护膜，18第2保护膜，18a第1部分，18b第2部分，20金属膜，20a主体部，20b上攀部，LA、LD基准线，LB接触线，LC测定线，30焊料，32外部电极。

Claims (16)

1.一种半导体装置，其特征在于，具备：
表面金属，其形成于衬底；
第1保护膜，其形成于所述表面金属之上；
第2保护膜，其具有第1部分和第2部分，该第1部分设置于所述第1保护膜之上，该第2部分与所述第1部分相连，该第2部分设置于所述表面金属之上，该第2保护膜相对于光是透明的；以及
金属膜，其具有主体部和上攀部，该主体部设置于所述表面金属之上，该上攀部与所述主体部相连，该上攀部攀至所述第1保护膜上，
所述主体部比所述第1保护膜厚，所述第1部分比所述上攀部厚，所述第2部分比所述主体部厚。
2.根据权利要求1所述的半导体装置，其特征在于，
在俯视观察时，所述第2保护膜之下的所述第1保护膜和所述第2保护膜之下的所述表面金属之间的边界线即基准线与所述第1保护膜和所述主体部的边界线即接触线是平行的。
3.根据权利要求1所述的半导体装置，其特征在于，
在俯视观察时，所述第2保护膜之下的所述第1保护膜和所述第2保护膜之下的所述表面金属之间的边界线即基准线与所述第1保护膜和所述主体部的边界线即接触线形成1条直线。
4.根据权利要求2所述的半导体装置，其特征在于，
以夹着所述上攀部的方式设置2个所述第2保护膜，由此提供2条所述基准线，
所述2条所述基准线是平行的。
5.根据权利要求4所述的半导体装置，其特征在于，
所述接触线与所述2条基准线相比靠近所述主体部。
6.根据权利要求5所述的半导体装置，其特征在于，
在俯视观察时所述上攀部与所述第1保护膜的边界线即测定线位于所述2条基准线之间。
7.根据权利要求1所述的半导体装置，其特征在于，
所述第1保护膜的材料是玻璃、SiN、Ti或者W，
所述第2保护膜的材料是聚酰亚胺。
8.一种半导体装置，其特征在于，具备：
表面金属，其形成于衬底；
第1基准保护膜，其形成于所述表面金属之上；
第2基准保护膜，其形成于所述表面金属之上，与所述第1基准保护膜相比面积小；
支撑保护膜，其将所述第1基准保护膜和所述第2基准保护膜的一部分覆盖；以及
金属膜，
该金属膜具有：主体部，其设置于所述表面金属之上；第2上攀部，其与所述主体部相连，攀至所述第2基准保护膜的上表面中的未被所述支撑保护膜覆盖的部分的整体上；以及第1上攀部，其与所述主体部相连，攀至所述第1基准保护膜的上表面中的未被所述支撑保护膜覆盖的部分的一部分上。
9.根据权利要求8所述的半导体装置，其特征在于，
所述第1上攀部在俯视观察时形成为U字形。
10.根据权利要求1至9中任一项所述的半导体装置，其特征在于，
具备外部电极，该外部电极焊接至所述金属膜。
11.根据权利要求1至9中任一项所述的半导体装置，其特征在于，
具备：
表面电极，其在所述衬底与所述金属膜分离而形成；以及
外部电极，其焊接至所述表面电极。
12.根据权利要求11所述的半导体装置，其特征在于，
具备耐压保持构造，该耐压保持构造以将所述表面电极包围的方式而形成，
所述表面金属设置于所述耐压保持构造的外侧。
13.根据权利要求11所述的半导体装置，其特征在于，
所述表面金属形成于晶片的无效区域。
14.根据权利要求11所述的半导体装置，其特征在于，
所述表面金属形成于切割线。
15.一种半导体装置，其特征在于，具备：
表面电极，其形成于衬底；
外部电极，其焊接至所述表面电极；以及
膜厚监视部，其形成于所述衬底，
所述膜厚监视部具备：
第1焊盘，其形成于所述衬底；
第2焊盘，其形成于所述衬底，是远离所述第1焊盘而形成的；
第1配线，其与所述第1焊盘连接；
第2配线，其与所述第1焊盘连接；
第3配线，其与所述第2焊盘连接；
第4配线，其与所述第2焊盘连接；
第1金属，其形成于所述第1配线；
第2金属，其形成于所述第2配线；
第3金属，其形成于所述第3配线；以及
第4金属，其形成于所述第4配线，
所述第1配线和所述第3配线之间的距离与所述第2配线和所述第4配线之间的距离不同，
所述表面电极、所述第1金属、所述第2金属、所述第3金属以及所述第4金属的材料相同。
16.根据权利要求15所述的半导体装置，其特征在于，
所述第1配线、所述第3配线的宽度与所述第2配线、所述第4配线的宽度不同。
CN201680090598.5A 2016-11-08 2016-11-08 半导体装置 Active CN109923647B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/083068 WO2018087807A1 (ja) 2016-11-08 2016-11-08 半導体装置

Publications (2)

Publication Number Publication Date
CN109923647A CN109923647A (zh) 2019-06-21
CN109923647B true CN109923647B (zh) 2023-06-20

Family

ID=62109667

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680090598.5A Active CN109923647B (zh) 2016-11-08 2016-11-08 半导体装置

Country Status (5)

Country Link
US (1) US10804169B2 (zh)
JP (1) JP6766881B2 (zh)
CN (1) CN109923647B (zh)
DE (1) DE112016007417T5 (zh)
WO (1) WO2018087807A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52144336A (en) * 1976-05-28 1977-12-01 Nippon Telegraph & Telephone Plating amount controlling method and method of fabricating detecting electrode in said method
JPS6240735A (ja) * 1985-08-16 1987-02-21 Nec Corp 膜厚モニタ法
JPH01265532A (ja) * 1988-04-15 1989-10-23 Ricoh Co Ltd 層間絶縁膜評価用パターン
JP2000260842A (ja) * 1999-03-08 2000-09-22 Oki Electric Ind Co Ltd 配線間ショート検出用テストエレメントグループ、その製造方法及び配線間ショート検出方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4640345B2 (ja) 2007-01-25 2011-03-02 三菱電機株式会社 電力用半導体装置
JP2009299166A (ja) * 2008-06-17 2009-12-24 Nec Electronics Corp 被めっき体、めっき膜厚判定方法及び半導体装置の製造方法
JP2010272711A (ja) 2009-05-22 2010-12-02 Mitsubishi Electric Corp 半導体デバイスとその製造方法
WO2014136303A1 (ja) 2013-03-08 2014-09-12 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP6316708B2 (ja) * 2014-08-26 2018-04-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6006895B1 (ja) * 2016-02-16 2016-10-12 有限会社 ナプラ 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52144336A (en) * 1976-05-28 1977-12-01 Nippon Telegraph & Telephone Plating amount controlling method and method of fabricating detecting electrode in said method
JPS6240735A (ja) * 1985-08-16 1987-02-21 Nec Corp 膜厚モニタ法
JPH01265532A (ja) * 1988-04-15 1989-10-23 Ricoh Co Ltd 層間絶縁膜評価用パターン
JP2000260842A (ja) * 1999-03-08 2000-09-22 Oki Electric Ind Co Ltd 配線間ショート検出用テストエレメントグループ、その製造方法及び配線間ショート検出方法

Also Published As

Publication number Publication date
US20190295907A1 (en) 2019-09-26
JPWO2018087807A1 (ja) 2019-06-24
US10804169B2 (en) 2020-10-13
CN109923647A (zh) 2019-06-21
DE112016007417T5 (de) 2019-07-25
JP6766881B2 (ja) 2020-10-14
WO2018087807A1 (ja) 2018-05-17

Similar Documents

Publication Publication Date Title
CN107256856B (zh) 半导体装置
CN100517672C (zh) 半导体器件
US6897669B2 (en) Semiconductor device having bonding pads and probe pads
TW454231B (en) Semiconductor device
KR20080022041A (ko) 반도체 장치 및 그 제조 방법
US20090160470A1 (en) Semiconductor and method
TW201503273A (zh) 偵測晶粒裂縫的方法與佈局
CN109923647B (zh) 半导体装置
US8106476B2 (en) Semiconductor die with fuse window and a monitoring window over a structure which indicates fuse integrity
JP2010186916A (ja) 半導体装置の製造方法
US20200303268A1 (en) Semiconductor device including residual test pattern
CN104425305B (zh) 一种测试结构失效分析方法
TW531776B (en) Metal pad structure suitable for connection pad and inspection pad
JPH04199651A (ja) 半導体装置およびその製造方法
US20130187158A1 (en) Semiconductor device
JP2008141111A (ja) 半導体装置及び半導体装置のチップクラック検査方法
JP2011009407A (ja) 半導体装置、電子部品、半導体装置の製造方法
US7800479B2 (en) Semiconductor device having a trim cut and method of evaluating laser trimming thereof
JP5428002B2 (ja) チェックパターン及び実装評価装置
KR100774623B1 (ko) 금속배선의 연속성 검사를 위한 ｐｃｍ 테스트 패턴
US8063401B2 (en) Testing for correct undercutting of an electrode during an etching step
TW200950630A (en) Method for making a circuit board
KR101585965B1 (ko) Ｐｃｍ 모듈용 테스트 패턴 및 ｐｃｍ 모듈용 테스트 패턴 어레이
KR100529453B1 (ko) 프로브 카드용 니들과 그 제조 방법
US20090309200A1 (en) Body to be plated, method of determining plated film thickness, and method of manufacturing semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant