KR100460047B1 - 반도체패키지의 본딩검사방법 - Google Patents

반도체패키지의 본딩검사방법 Download PDF

Info

Publication number
KR100460047B1
KR100460047B1 KR10-2001-0058530A KR20010058530A KR100460047B1 KR 100460047 B1 KR100460047 B1 KR 100460047B1 KR 20010058530 A KR20010058530 A KR 20010058530A KR 100460047 B1 KR100460047 B1 KR 100460047B1
Authority
KR
South Korea
Prior art keywords
bonding
bonding position
wire
semiconductor package
wire bonding
Prior art date
Application number
KR10-2001-0058530A
Other languages
English (en)
Other versions
KR20030025483A (ko
Inventor
이재승
곽승주
고재원
Original Assignee
주식회사 칩팩코리아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 칩팩코리아 filed Critical 주식회사 칩팩코리아
Priority to KR10-2001-0058530A priority Critical patent/KR100460047B1/ko
Publication of KR20030025483A publication Critical patent/KR20030025483A/ko
Application granted granted Critical
Publication of KR100460047B1 publication Critical patent/KR100460047B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 반도체패키지의 와이어본딩 공정 시, 와이어본딩된 본딩위치를 검사하여 상기 와이어본딩 공정이 정확히 수행되었는 지를 판단할 수 있는 반도체패키지의 본딩검사방법에 관해 개시한다.
개시된 본 발명의 반도체패키지의 본딩검사방법은 와이어본딩의 기준본딩위치로부터 와이어본딩의 검사대상 본딩위치까지의 거리를 상대 비교하는 것을 특징으로 한다.

Description

반도체패키지의 본딩검사방법{method for inspecting bonding of semiconductor package}
본 발명은 반도체패키지의 검사방법에 관한 것으로, 더욱 상세하게는 반도체패키지의 와이어본딩 공정 시, 와이어본딩된 본딩위치를 검사하여 상기 와이어본딩 공정이 정확히 수행되었는 지를 판단할 수 있는 반도체패키지의 본딩검사방법에 관한 것이다.
도 1은 통상적인 와이어본딩 공정을 도시한 도면이다.
반도체 집적회로장치의 제조에 있어서의 조립공정에서는 소정의 집적회로가 형성된 반도체 칩 상에 마련된 다수의 외부접속전극과 실장시에 외부접속단자로서 기능하는 여러개의 리드를 접속하는 방법으로서, 도 1에 도시된 바와 같이, 양자 사이에 도전성의 금속선을 가설하는 와이어본딩 기술이 알여져 있다.
한편, 최근에는 반도체 집적회로장치를 한층더 고집적화 및 수형화하는 등의 요청에 호응해서 접속할 외부접속전극의 밀도가 비약적으로 증대해 가고 있으며, 이것에 수반해서 본딩와이어의 간격 및 선지름은 미세화의 일로를 걷고 있어 본딩와이어 상호의 단락이나 본딩와이어의 강성 저하에 따른 와이어루프 이상 등의 문제를 발생시키고 있다.
종래에는 반도체패키지의 와이어본딩 공정을 진행한 후에, 상기 와이어본딩 공정이 제대로 수행되었는 지를 검사하기 위해서 현미경을 이용하여 작업자가 직접 육안으로 본딩와이어의 본딩 위치를 확인하는 방식으로 본딩검사를 실시하여 왔다.
따라서, 종래의 기술에서는 육안 검사에 따른 오차가 심하고, 특히 다핀평 패키지에 대해서는 정확성이 떨어지며, 또한, 와이어본딩 공정이 완료된 후에 본딩검사가 진행되기 때문에 위치불량인 반도체패키지에 대하여는 전량 폐기 처분해야 하므로 제품의 생산성이 저하되는 문제점이 있었다.
이에 본 발명은 와이어본딩 공정 진행 중에 본딩위치를 정확하게 검사할 수 있는 반도체패키지의 본딩검사방법을 제공함에 그 목적이 있다.
도 1은 통상적인 와이어본딩 공정을 도시한 도면.
도 2는 본 발명에 따른 반도체패키지의 검사과정을 보이기 위한 것으로, 와이어 본딩공정이 진행되는 반도체패키지의 평면도이다.
도면의 주요부분에 대한 부호의 설명
10. 반도체 칩 12. 본딩패드
14. 내부리드 16. 본딩와이어
a,b,c,d 본딩위치
상기 목적을 달성하기 위한 본 발명의 반도체패키지의 본딩검사방법은 와이어본딩의 기준본딩위치로부터 와이어본딩의 검사대상 본딩위치까지의 거리를 상대 비교하는 것을 특징으로 한다.
상기 기준본딩위치는 와이어본딩의 최초 본딩위치이고, 상기 검사대상본딩위치는 현재 본딩위치인 것을 특징으로 한다.
상기 기준본딩위치는 와이어본딩의 이전 본딩위치이고, 상기 검사대상 본딩위치는 현재 본딩위치인 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 2는 본 발명에 따른 반도체패키지의 검사과정을 보이기 위한 것으로, 와이어 본딩공정이 진행되는 반도체패키지의 평면도이다.
본 발명에 따른 본딩검사방법은 와이어본딩의 최초위치에서 현재위치까지의 제 1거리와 와이어본딩의 이전위치에서 현재위치까지의 제 2거리를 비교하여 현재 와이어본딩 공정 중인 본딩위치 검사를 정확히 수행할 수 있다.
도 2에 도시된 바와 같이, 리드프레임(lead frame)에서의 베드(bed)상에 반도체 칩(10)이 배치되어 있다. 상기 반도체칩(10)의 표면에는 본딩 패드(bonding pad)(12)가 배치되어 있는데, 상기 본딩패드(12)가 제 1본딩위치(a)가 되고, 상기 리드프레임에서의 내부리드(14)의 선단근처가 제 2본딩위치(b)가 된다.
상기 구성에 있어서, 먼저 제 1본딩위치(a)로 캐필러리(capillary)(미도시)가 이동된다. 이 캐필러리로부터 본딩와이어(16)의 일단이 나오고, 상기 본딩와이어(16)의 일단이 제1본딩위치(a)에 있어서 본딩패드(12)와 전기적으로 접속된다. 이후, 상기 캐필러리는 반도체 칩(10)의 표면에 대하여 수직방향으로 제1거리만큼 이동되고, 그 다음에 상기 캐필러리는 반도체 칩(10)의 표면에 대하여 평행하게 상기 제 2본딩위치(b)에 대하여 반대측으로 제2거리만큼 이동되며, 이후 킷는 반도체칩(10)의 표면에 대하여 수직방향으로 제 3거리 만큼이동되고, 이어서 상기 캐필러리는 제2본딩위치(b)로 이동된다. 이때의 캐필러리의 이동궤적은 호(弧)를 그리고 있으며, 상기 제2본딩위치(b)에 있어서 본딩와이어(16)의 타단이 내부리드(14)와 전기적으로 접속된다. 이와 같은 방법으로 첫본딩위치인 상기 제 1본딩위치(a)와 현재의 본딩위치(제 2본딩위치)(b)까지의 거리를 상대 비교한다. 이로써, 현재 와이어본딩 공정 중인 본딩위치 검사를 정확히 수행할 수 있다.
또는, 이전의 본딩패드(12)가 제 3본딩위치(c)로 되고, 상기 리드프레임에서의 내부리드(14)의 선단근처가 제 4본딩위치(d)로 된다. 상기 이전의 본딩위치인 제 3본딩위치(c)와 현재의 본딩위치인 제 4본딩위치(d)까지의 거리를 상대 비교한다. 이로써, 현재 와이어본딩 공정 중인 본딩위치 검사를 정확히 수행할 수 있다.
본 발명은 육안 검사 방법을 사용하지 않고, 일반 퍼스널 컴퓨터 또는 네트워그를 이용하여 원본 다이어그램(diagram)와 와이어본딩 공정 중인 다이어그램을 비교하여 와이어본딩 공정이 정상적으로 수행되는 가의 여부를 검사할 수 있다.
상기 원본 다이어그램은 와이어본딩의 최초 본딩위치이고, 상기 와이어본딩 공정 중인 다이어그램은 현재 본딩위치를 의미한다.
또는, 상기 원본 다이어그램은 와이어본딩의 이전 본딩위치이고, 상기 와이어본딩 공정 중인 다이어그램은 현재 본딩위치를 의미한다.
즉, 본 발명은 와이어본딩의 기준 본딩위치와 검사대상 본딩위치를 상대비교함으로써, 현재 진행중인 와이어본딩 공정에서 본딩위치가 기준위치에 대하여 올바른가를 판단할 수 있다.
상기 다이어그램의 검사항목은 와이어본딩 위치 및 순서로, 부적합한 본딩공정, 본딩 위치불량, 부적절한 본딩와이어 수 등의 불량 등을 검사할 수 있다.
이상에서와 같이, 본 발명의 방법에서는 일반 퍼스널컴퓨터 또는 네트워크를 이용하여 와이어본딩 공정 진행 시에 원본 다이어그램과 본딩와이어 공정 진행 중인 다이어그램을 직접 비교 검사함으로써, 와이어본딩 공정이 정상적으로 진행되는 지의 여부를 체크할 수 있다.
따라서, 본 발명에서는 본딩 위치불량에 따른 대량의 공정 불량을 막을 수 있어 제품의 생산성이 향상된다.
또한, 본 발명은 실시간 본딩 검사가 가능하며, 작업자의 입력오류를 방지하여 대량 불량을 사전에 막을 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (6)

  1. 반도체패키지의 본딩위치를 검사하는 방법에 있어서,
    와이어본딩 위치 상에서의 기준 본딩위치에서 상기 와이어본딩의 검사대상 본딩위치까지의 거리를 상대 비교하여 현재 진행중인 본딩위치가 기준 본딩위치에 대하여 올바른가를 판단하는 것을 특징으로 반도체패키지의 본딩검사방법.
  2. 제 1항에 있어서, 상기 기준본딩위치는 상기 와이어본딩의 최초 본딩위치이고, 상기 검사대상 본딩위치는 현재 본딩위치인 것을 특징으로 하는 반도체패키지의 본딩검사방법.
  3. 제 1항에 있어서, 상기 기준본딩위치는 상기 와이어본딩의 이전 본딩위치이고, 상기 검사대상 본딩위치는 현재 본딩위치인 것을 특징으로 하는 반도체패키지의 본딩검사방법.
  4. 제 1항에 있어서, 상기 기준본딩위치는 상기 와이어본딩의 이전 본딩위치이고, 상기 검사대상 본딩위치는 현재 본딩위치인 것을 특징으로 하는 반도체패키지의 본딩검사방법.
  5. 제 1항에 있어서, 상기 거리는 퍼스널 컴퓨터를 이용하여 측정하는 것을 특징으로 하는 반도체패키지의 본딩검사방법.
  6. 제 1항에 있어서, 상기 거리는 네트워크를 이용하여 측정하는 것을 특징으로 하는 반도체패키지의 본딩검사방법.
KR10-2001-0058530A 2001-09-21 2001-09-21 반도체패키지의 본딩검사방법 KR100460047B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0058530A KR100460047B1 (ko) 2001-09-21 2001-09-21 반도체패키지의 본딩검사방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0058530A KR100460047B1 (ko) 2001-09-21 2001-09-21 반도체패키지의 본딩검사방법

Publications (2)

Publication Number Publication Date
KR20030025483A KR20030025483A (ko) 2003-03-29
KR100460047B1 true KR100460047B1 (ko) 2004-12-04

Family

ID=27724981

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0058530A KR100460047B1 (ko) 2001-09-21 2001-09-21 반도체패키지의 본딩검사방법

Country Status (1)

Country Link
KR (1) KR100460047B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100796939B1 (ko) * 2007-01-08 2008-01-22 주식회사 아이티엠반도체 반도체 패키지의 개별화 공정에서의 검사장치 및 검사방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5749242A (en) * 1980-09-09 1982-03-23 Toshiba Corp Wire bonding device
JPS57198638A (en) * 1981-05-30 1982-12-06 Toshiba Corp Detection of wire bonding state and device therefore
JPH01152740A (ja) * 1987-12-10 1989-06-15 Toshiba Corp ワイヤボンディング検査方法
KR910005444A (ko) * 1989-08-18 1991-03-30 아오이 죠이치 와이어본딩 검사장치
JPH10339612A (ja) * 1997-06-10 1998-12-22 Matsushita Electric Ind Co Ltd ワイヤボンディングにおけるセカンドボンディング点の検査方法
JPH1114318A (ja) * 1997-06-23 1999-01-22 Murata Mfg Co Ltd 接触検査装置および接触検査方法
JPH11118423A (ja) * 1997-10-09 1999-04-30 Matsushita Electric Ind Co Ltd ボンディングワイヤの高さ検査装置及び高さ検査方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5749242A (en) * 1980-09-09 1982-03-23 Toshiba Corp Wire bonding device
JPS57198638A (en) * 1981-05-30 1982-12-06 Toshiba Corp Detection of wire bonding state and device therefore
JPH01152740A (ja) * 1987-12-10 1989-06-15 Toshiba Corp ワイヤボンディング検査方法
KR910005444A (ko) * 1989-08-18 1991-03-30 아오이 죠이치 와이어본딩 검사장치
JPH10339612A (ja) * 1997-06-10 1998-12-22 Matsushita Electric Ind Co Ltd ワイヤボンディングにおけるセカンドボンディング点の検査方法
JPH1114318A (ja) * 1997-06-23 1999-01-22 Murata Mfg Co Ltd 接触検査装置および接触検査方法
JPH11118423A (ja) * 1997-10-09 1999-04-30 Matsushita Electric Ind Co Ltd ボンディングワイヤの高さ検査装置及び高さ検査方法

Also Published As

Publication number Publication date
KR20030025483A (ko) 2003-03-29

Similar Documents

Publication Publication Date Title
KR0131389B1 (ko) 비지에이 반도체패키지의 와이어본딩 검사방법
JP4717523B2 (ja) 半導体装置及びその製造方法
KR100585142B1 (ko) 범프 테스트를 위한 플립 칩 반도체 패키지 및 그 제조방법
KR20030007214A (ko) 반도체장치 및 이의 와이어본딩방법
JP2018166171A (ja) 半導体装置の製造方法、半導体装置および半導体装置の検査装置
KR100460047B1 (ko) 반도체패키지의 본딩검사방법
CN205484688U (zh) 芯片失效分析仪
KR100538020B1 (ko) 리드 프레임, 이것을 사용한 반도체장치의 제조방법 및소형소자의 전기특성 검사방법
CN105388413A (zh) 芯片失效分析仪器
CN105425139A (zh) 芯片失效分析的测试设备
CN106601639B (zh) 不着检出测试方法及其所用的基板与压板
JP3249865B2 (ja) 半導体集積回路装置の製造方法
US20030094966A1 (en) Method for testing electrical characteristics of bumps
JPH03104252A (ja) テープキャリアの製造方法
KR100752220B1 (ko) 와이어 본딩용 섭스트레이트
JP2005019554A (ja) 半導体装置およびその製造方法
JP2891908B2 (ja) 半導体集積回路の試験装置およびその試験方法
KR20040082745A (ko) 프로브 카드용 니들
KR100644077B1 (ko) 반도체 검사용 프로브 카드의 구조
JP2024051858A (ja) 半導体装置、土台側の半導体チップ及び貼付け側の半導体チップ
JP3261723B2 (ja) 半導体ウェーハのペレット検査方法
CN117783607A (zh) 对位方法及其对位装置
KR19990018725A (ko) 반도체 웨이퍼 및 그의 전기적 특성 검사 방법
KR20060012466A (ko) 와이어 본딩 방법
JP2010080742A (ja) 半導体装置の試験方法及び半導体装置の試験装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121108

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20131105

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20141107

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20151106

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20161108

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20171109

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20181108

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20191112

Year of fee payment: 16