CN117783607A - 对位方法及其对位装置 - Google Patents

对位方法及其对位装置 Download PDF

Info

Publication number
CN117783607A
CN117783607A CN202211166169.5A CN202211166169A CN117783607A CN 117783607 A CN117783607 A CN 117783607A CN 202211166169 A CN202211166169 A CN 202211166169A CN 117783607 A CN117783607 A CN 117783607A
Authority
CN
China
Prior art keywords
wafer
probes
test
chip
probe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211166169.5A
Other languages
English (en)
Inventor
刘俊良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Starr Technology Wuhan Co ltd
Original Assignee
Starr Technology Wuhan Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Starr Technology Wuhan Co ltd filed Critical Starr Technology Wuhan Co ltd
Priority to CN202211166169.5A priority Critical patent/CN117783607A/zh
Priority to TW111142690A priority patent/TWI839943B/zh
Priority to US18/189,335 priority patent/US20240096716A1/en
Publication of CN117783607A publication Critical patent/CN117783607A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2891—Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

一种对位方法及其对位装置。对位方法包括：提供晶圆，晶圆包含晶圆坐标信息，将两个探针分别对位于晶圆的切割道上的两个焊垫，并以影像捕获设备协助两个探针以取得晶圆实际信息；随后将晶圆坐标信息与晶圆实际信息进行比较，以确定两个探针是否分别准确对位于切割道上的两个焊垫；当确定两个探针的对位位置，即可确定在晶圆上任何芯片以及焊垫的位置。

Description

对位方法及其对位装置
技术领域
本发明涉及一种对位方法与对位装置，特别是涉及一种用于晶圆上的探针对位方法以及对位装置。
背景技术
半导体芯片进行测试时，测试机通过探针卡而与待测物电性连接，并通过信号传输及信号分析，以获得待测物的测试结果。探针卡通常由电路板及探针装置(即探针头)组成，或者还包含有设于电路板及探针装置之间的空间转换器(即载板)，探针装置设有对应待测物的电性接点而排列的多个探针，以通过上述多个探针同时点触相对应的电性接点。
然而现有芯片及芯片上的电性接点(PAD,bond Pad)尺寸越做越小，导致任何的测试所造成电性接点的刮伤超出预设的范围或深度，提高了后续打线接合(Wire Bonding)时的阻抗性。而探针头与晶圆测试点之间的对位不够精确会造成芯片的电性接点的刮伤不在默认的区域。虽然现有技术中已有通过测试人员以肉眼或光学影像辨识进行检查，以判断探针头与晶圆测试点使否有正确对位，但此方法因为芯片尺寸逐渐变小、电性接点的面积同步缩小且排列也更为密集，造成探针与电性接点的垂直影像重叠而不容易对准。而为了解决电性接点刮擦痕迹造成打线接合的阻抗上升的问题，芯片的测试区域被限定在电性接点的部分面积，例如50％，已逐渐成为趋势，导致原本就不容易对准的探针与电性接点，更难以被实现。
此外，在现有的技术中，业界多半是在晶圆上额外增设辅助对位组件以提高探针头的下针精确度。然而此方法不仅耗时且产生许多额外不必要的装设成本。
另一方面，目前在业界内，在芯片工艺前对晶圆进行晶圆允收测试(WaferAcceptance Test,WAT)，以确认晶圆是否有合格。更准确地说，是对于在晶圆上的测试键(Test key)进行晶圆允收测试后。然而晶圆上的测试键便没有任何功能，实有浪费之嫌。
故，如何通过结构设计的改良，来减少因错误对位造成芯片上的电性接点的多次刮伤并同时精确对位，且在不装设额外辅助对位组件的前提下，来克服上述的缺陷，使得探针可以在逐渐缩小尺寸、同时限缩测试区域下，使探针精准对位，已成为该项事业所欲解决的重要课题之一。
发明内容
本发明所要解决的技术问题在于，针对现有技术的不足提供一种对位方法，能有效使探针头对位于晶圆测试点(又可称为焊垫)上的测试区域，确保测试所造成的刮伤范围限定在预定的测试区域内，避免预定测试区域外有刮伤产生，以降低后续打线接合时的阻抗性。此外，通过晶圆上的测试键作为对位辅助依据，使探针头能有效对位并下针于芯片上的特定位置。
为了解决上述的技术问题，本发明所采用的其中一技术方案是一种对位方法，用以执行多个探针与晶圆的对位，晶圆包含多个芯片，任两个相邻的芯片间具有切割道，切割道上具有多个测试键，晶圆具有晶圆坐标信息，该对位方法，其包括以下步骤。提供探针卡的至少两个探针，两个探针经配置以分别对位于任两个切割道上的任一测试键。提供影像捕获设备，影像捕获设备经配置以撷取取得晶圆实际信息，晶圆实际信息包括任以撷取取得两个探针对位于任与两个测试键的相对位置。当确定两个探针与两个测试键相互对准时，进一步进行芯片测试步骤，芯片测试步骤包含依据晶圆坐标信息，使探针卡的多个探针移动至芯片上。
在一优选实施例，芯片具有多个第一焊垫并设置于芯片的表面上，晶圆坐标信息包含多个第一焊垫于晶圆上的坐标。
在一优选实施例，其中多个焊垫分别具有探针下针区域以及非下针区域，多个探针是分别对位于多个第一焊垫上的探针下针区域。
在一优选实施例，测试键具有多个第二焊垫，晶圆坐标信息包含多个第二焊垫于晶圆上的坐标。
在一优选实施例，探针下针区域的面积是第一焊垫的10％～50％
在一优选实施例，确定两个探针与两个测试键相互对准的步骤进一步包括将两个探针于两个测试键进行下针，以及从该影像捕获设备，撷取取得两个探针于两个测试键的针痕。
本发明的其中一有益效果在于，本发明所提供的对位方法，能通过比对晶圆坐标信息与晶圆实际信息以确认探针是否有对位于第一焊垫的正上方并以此来判断探针于芯片上的位置关系。当确认探针对位于第一焊垫的正上方时，则可以通过测试键上的第一焊垫与晶圆上的第二焊垫在晶圆蚀刻成型后的坐标关系，确认晶圆上的第二焊垫在芯片上的位置，并以此执行芯片测试步骤。本发明的对位方法不仅能够有效确认晶圆的第二焊垫的位置，减少测试人员的眼力误判，更能有效减少晶圆刮伤以及在执行打线接合时的阻抗性。此外，可以进一步将进行过晶圆允收测试的每一测试键作为对位基准，使探针头能有效对位并下针于芯片上的探针下针区域。因而在提高探针头下针精准度的同时，无须额外在晶圆上额外增设辅助组件以节省成本。
为了解决上述的技术问题，本发明所采用的另外一技术方案是提供一种对位装置，对位装置经配置用以执行上述的对位方法，对位装置用以执行多个探针与晶圆的对位，晶圆包含多个芯片，任两个相邻的芯片间具有切割道，切割道上具有多个测试键，晶圆具有晶圆坐标信息，晶圆坐标信息包括每一芯片以及每一测试键位于晶圆上的坐标。对位装置包括探针卡、影像捕获设备以及处理器。探针卡具有多个探针，其中至少两个探针，分别对位于两个切割道上的测试键。影像捕获设备用以撷取取得两个探针与两个测试键的相对位置。当确定两个探针与两个测试键相互对准时，处理器依据晶圆坐标信息，使探针卡的多个探针头移动至芯片上。
在一优选实施例，进一步包含探针卡，探针卡对晶圆进行晶圆测试。
本发明的其中一有益效果在于，本发明所提供的对位装置，能够执行上述对位方法，不仅能够有效确认晶圆的第二焊垫的位置，减少测试人员的眼力误判，更能有效减少晶圆刮伤以及在执行打线接合时的阻抗性。
为使能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与图式，然而所提供的图式仅用于提供参考与说明，并非用来对本发明加以限制。
附图说明
图1为本发明一实施例的芯片的俯视示意图。
图2为图1的II部分的放大示意图。
图3为本发明一实施例的芯片的局部立体剖面图。
图4为本发明一实施例的两探针、影像捕获设备于晶圆上方进行对位的剖面示意图。
图5为本发明的探针卡对芯片上的晶圆进行电性测试的测试示意图。
图6为本发明的探针卡对第一焊垫进行电性测试后的俯视示意图。
图7为本发明执行对位方法S100的流程图。
具体实施方式
以下是通过特定的具体实施例来说明本发明所公开有关“对位方法与对位装置”的实施方式，本领域技术人员可由本说明书所公开的内容了解本发明的优点与效果。本发明可通过其他不同的具体实施例加以施行或应用，本说明书中的各项细节也可基于不同观点与应用，在不背离本发明的构思下进行各种修改与变更。另外，本发明的附图仅为简单示意说明，并非依实际尺寸的描绘，事先声明。以下的实施方式将进一步详细说明本发明的相关技术内容，但所公开的内容并非用以限制本发明的保护范围。另外，本文中所使用的术语“或”，应视实际情况可能包括相关联的列出项目中的任一个或者多个的组合。
在本发明所述的实施例中，如图1、2、3所示，在晶圆100上具有多个切割道120，切割道120上有多个测试键121(Test key)，所述测试键121用来进行晶圆允收测试(WaferAcceptance Test,WAT)，每一测试键121具有至少二个第二焊垫1211，而在晶圆工艺前，多个测试键121即存在于切割道120上，且在晶圆工艺前便决定了第二焊垫1211在切割道120上的排列情况。本发明并不限制第二焊垫1211的排列情况，因此，位于切割道120上的每一第二焊垫1211间可以是等距排列，也可以是不等距排列。
此外，在实际情况下，测试键121通常设计有许多组件，例如NMOS、PMOS、晶体管、电阻、电容、记忆单元、环形振荡器等组件。但本发明的测试键121并不在此限制。
在一些实施例中，当第二焊垫1211是在等距排列的情况下，任两个相邻的第二焊垫1211间具有第二固定距离L2。且每一第二焊垫1211与相邻两侧的芯片110具有第二间距R2。
关于晶圆坐标信息的描述，请参阅图1、图3以及图6。在晶圆100上具有晶圆坐标系，而该晶圆坐标系则是在晶圆工艺前便已决定。晶圆坐标系具有的横向方向(即是图1所示的X轴方向)以及长度方向(即图1中所示的Y轴方向)。晶圆坐标系分别定义出在晶圆100上的每一芯片110以及每一测试键121的位置。举例来说，在X轴与Y轴相交的点坐标为(X0,Y0)(图未示)。因此，在晶圆100上的每一芯片110以及每一测试键121都具有特定点坐标。此外，请参阅图6，在芯片110上具有芯片坐标系，而芯片坐标系也是在晶圆工艺前便已决定。芯片坐标系具有的横向方向(即是图6所示的X’轴方向)以及长度方向(即图6中所示的Y’轴方向)。芯片坐标系分别定义出在芯片110上的每一第一焊垫111的位置。
[第一实施例]
请参阅图1至图4所示的晶圆100。晶圆100在完成工艺前，通过WAT测试后，将通过测试条件的晶圆100送到下一个工艺，开始进行芯片110的制造。晶圆100包含一个或是多个以上的芯片110，各个芯片110的表面上具有多个第一焊垫111，第一焊垫111用以进行打线接合(Wire bonding)使金属线材将芯片与导线架(图中未示出)连接。在芯片上的每一第一焊垫111间可以是等距排列，也可以是不等距排列。当芯片110在制造完成后，即决定了第一焊垫111在芯片110上的排列情况，因此本发明并不限制第一焊垫111的排列情况。当第一焊垫111是在等距排列的情况下，任两个相邻的第一焊垫111间具有第一固定距离L1。且每一第一焊垫111与所位于的芯片110的边缘具有第一间距R1(如图2所示)。
参阅图4所示，本发明第一实施例提供一种对位装置1000，其包括：至少两个探针2000、一影像捕获设备3000、以及一处理器4000。对位装置1000用以确认至少一芯片110在晶圆100上的位置。两个探针2000以及影像捕获设备3000均与处理器4000电性连结。处理器4000中能预先储存晶圆坐标信息，用以判别晶圆上每个组件的坐标位置，也就是晶圆坐标系以及芯片坐标系。晶圆坐标信息例如晶圆尺寸、切割道宽度、芯片尺寸、芯片位置、芯片上焊接点位置、测试键尺寸、测试键位置，本发明不以此为限。该晶圆坐标信息记载了每一芯片110以及每一测试键121位于晶圆100上的坐标、每一第一焊垫111于芯片110上的坐标以及第二焊垫1211于测试键121的坐标。晶圆坐标信息同样包含多个测试键彼此间的相对位置。
此外，如图5所示，对位装置1000可以进一步包含探针卡5000，探针卡5000用以对芯片110进行晶圆测试，以确认芯片110上的第一焊垫111是否能与金属线材进行电性连接。
测试键121、第二焊垫1211在晶圆100的位置，在晶圆工艺完成前就是已知，且芯片110在制造完成后，第一焊垫111在芯片110上的排列以及芯片110在晶圆100的位置也是已知，因此每一芯片110以及每一测试键121位于晶圆100上的坐标、每一第一焊垫111于芯片110上的坐标以及第二焊垫1211于测试键121的坐标也是已知。
[第二实施例]
请参阅图7，图7为对位装置1000执行对位方法S100的流程图。对位方法S100包括以下步骤：
在步骤S10中，提供晶圆100。该晶圆100具有晶圆坐标信息。
在步骤S20中，晶圆100的晶圆坐标信息会储存于处理器4000中，以供后续比对所用。此外，若晶圆坐标信息已预先储存于处理器4000中，则步骤S20可以省略。
在步骤S30中，提供两个探针2000，两个探针2000能分别对位于切割道120上的测试键121。更精确地说，两个探针2000是能分别对位于任两个测试键121上的第二焊垫1211。此外，依照情况需要，两个探针2000也可以是对位于同一测试键121上的任两个第二焊垫1211。两个探针2000可以分别选择地触碰到任两个第二焊垫1211或是仅对位于第二焊垫1211的正上方。
此外，在步骤S30中，两个探针2000分别对位于两个测试键121的第二焊垫1211时，可以通过影像捕获设备3000撷取影像协助对位，也可以通过用探针2000进行探针接触(touch down)测试键121，并通过接触后在测试键121上所产生的刮擦(scrape)痕迹的方式来判断探针2000是否对准于第二焊垫1211的上方。
在步骤S40中，当两个探针2000对位于任两个测试键121后，影像捕获设备3000通过撷取两个探针2000位于晶圆100正上方的相对位置以及与两探针2000与晶圆100本体在同一平面间的相对位置，得到晶圆实际信息，晶圆实际信息记载任两个测试键121于晶圆100上的相对位置。
在步骤S50中，影像捕获设备3000所截取的晶圆实际信息会传送到处理器4000中，与晶圆坐标信息进行比对以协助确认两个探针2000是否对位于两个测试键121的正上方。当晶圆实际信息与晶圆坐标信息相符时，则确定任两个探针2000对位于任两个测试键121于晶圆100上的相对位置与晶圆坐标信息包括测试键121上的坐标相符并确定特定的芯片110在晶圆100上的位置。更精确地说，当晶圆实际信息与晶圆坐标信息相符时，则表示两探针2000是分别对位于两个测试键121的正上方。也就表示确认两测试键121在晶圆100上的位置。也就是说，是确认两个第二焊垫1211在晶圆100上的位置。因第一焊垫111、第二焊垫1211、芯片110在半导体蚀刻后早已确定在晶圆100上的坐标。因此，当知晓两测试键121在晶圆上的位置，即可通过第一焊垫111、第二焊垫1211、芯片110比彼此之间的相对位置以确定在晶圆100上任一个第一焊垫111、第二焊垫1211、芯片110的位置。
此外，在步骤S50中，比对晶圆实际信息与晶圆坐标信息是否相符时，通过比对晶圆实际信息所包含的多个第二焊垫1211的相对位置是否与晶圆坐标信息所包含的多个第二焊垫1211的实际位置是否相符，以确认两探针2000是分别对位于两个第二焊垫1211的正上方。
若是晶圆实际信息与晶圆坐标信息不相符时，则表示两探针2000并非是分别对位于两个测试键121的正上方。因此将重新执行步骤S30，使两探针2000分别重新对位于任两个测试键121的正上方，直至晶圆实际信息与晶圆坐标信息相符合。
在步骤S60，当完成晶圆实际信息与晶圆坐标信息比对后，可以进一步进行芯片测试步骤，以确定芯片110上的第一焊垫111是否可以与金属线材进行电性连接。然而，步骤S60也可以依据实际需求，而省略此步骤。
请参阅图5以及图6，当进行步骤S60时，探针卡5000可以仅接触芯片110表面的一部分。更精确地说，探针卡5000的各个探针头5001会仅碰触每一芯片110上的探针下针区域A1，而芯片110的其余部分则为非下针区域A2。其中非下针区域A2可以作为后续打线接合所用，也可作为其他用途。
探针下针区域A1于每一芯片上的位置是固定的，因此因测试所造成的刮伤可以仅被限定于探针下针区域A1。以图6为例，探针下针区域A1，是在每一第一焊垫111上形成偏侧(offset)，较佳地，探针下针区域A1占第一焊垫111的面积的10％～50％；例如探针下针区域A1的偏侧均位于芯片的N侧，探针下针区域A1也可以依照实际需求位于芯片110的S/W/E侧。依照情况所需，探针下针区域A1的偏侧于芯片110上的位置不在此限。借此单一芯片110不仅可以有效进行对位以确定每一探针下针区域A1，同时每一芯片110也可以进行打线接合。
[实施例的有益效果]
本发明的其中一有益效果在于，本发明所提供的对位方法，能通过比对晶圆坐标信息与晶圆实际信息以确认探针是否有对位于第一焊垫的正上方并以此来判断探针于芯片上的位置关系。当确认探针对位于第一焊垫的正上方时，则可以通过测试键上的第一焊垫与晶圆上的第二焊垫在晶圆蚀刻成型后的坐标关系，确认晶圆上的第二焊垫在芯片上的位置，并以此执行芯片测试步骤。本发明的对位方法不仅能够有效确认晶圆的第二焊垫的位置，更能有效减少晶圆刮伤以及在执行打线接合时的阻抗性。
此外，可以进一步将进行过晶圆允收测试的每一测试键作为对位基准，使探针头能有效对位并下针于芯片上的探针下针区域。因而在提高探针头下针精准度的同时，无须额外在晶圆上额外增设辅助组件以节省成本。以上所公开的内容仅为本发明的优选可行实施例，并非因此局限本发明的申请专利范围，所以凡是运用本发明说明书及图式内容所做的等效技术变化，均包含于本发明的申请专利范围内。

Claims (8)

1.一种对位方法，用以执行多个探针与晶圆的对位，所述晶圆包含多个芯片，任两个相邻的所述芯片间具有切割道，所述切割道上具有多个测试键，所述晶圆具有晶圆坐标信息，该对位方法，其特征在于，包括以下步骤：
提供探针卡，该探针卡具有至少两个探针，其中两个所述探针经配置以分别对位于两个所述切割道上的所述测试键；以及
提供影像捕获设备，以撷取取得所述两个探针与两个所述测试键的相对位置；
当确定所述两个探针与两个所述测试键相互对准时，进一步进行芯片测试步骤，所述芯片测试步骤包含依据所述晶圆坐标信息，使所述探针卡的多个探针移动至所述芯片上。
2.如权利要求1所述的对位方法，其特征在于所述芯片具有多个第一焊垫并设置于所述芯片的表面上，所述晶圆坐标信息包含多个所述第一焊垫于所述晶圆上的坐标。
3.如权利要求2所述的对位方法，其特征在于所述多个焊垫分别具有探针下针区域以及非下针区域，所述多个探针是分别对位于所述多个第一焊垫上的所述探针下针区域。
4.如权利要求1所述的对位方法，其特征在于所述测试键具有多个第二焊垫，所述晶圆坐标信息包含多个所述第二焊垫于所述晶圆上的坐标。
5.如权利要求3所述的对位方法，其特征在于所述探针下针区域的面积是所述第一焊垫的10％～50％。
6.如权利要求1所述的对位方法，其特征在于确定所述两个探针与两个所述测试键相互对准的步骤进一步包括：
将所述两个探针于两个所述测试键进行下针；以及
从该影像捕获设备，撷取取得所述两个探针于两个所述测试键的针痕。
7.一种对位装置，用以执行多个探针与晶圆的对位，所述晶圆包含多个芯片，任两个相邻的所述芯片间具有切割道，所述切割道上具有多个测试键，所述晶圆具有晶圆坐标信息，所述晶圆坐标信息包括每一所述芯片以及每一测试键位于所述晶圆上的坐标，所述对位装置其特征在于包括：
探针卡，具有多个探针，其中至少两个探针，分别对位于两个所述切割道上的所述测试键；
影像捕获设备，用以撷取取得所述两个探针与两个所述测试键的相对位置；以及
处理器；
当确定所述两个探针与两个所述测试键相互对准时，所述处理器依据所述晶圆坐标信息，使所述探针卡的多个探针头移动至所述芯片上。
8.如权利要求7所述的对位装置，其特征在于进一步包含探针卡，所述探针卡对所述晶圆进行晶圆测试。
CN202211166169.5A 2022-09-21 2022-09-21 对位方法及其对位装置 Pending CN117783607A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202211166169.5A CN117783607A (zh) 2022-09-21 2022-09-21 对位方法及其对位装置
TW111142690A TWI839943B (zh) 2022-09-21 2022-11-09 對位方法與對位裝置
US18/189,335 US20240096716A1 (en) 2022-09-21 2023-03-24 Alignment method and alignment device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211166169.5A CN117783607A (zh) 2022-09-21 2022-09-21 对位方法及其对位装置

Publications (1)

Publication Number Publication Date
CN117783607A true CN117783607A (zh) 2024-03-29

Family

ID=90244459

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211166169.5A Pending CN117783607A (zh) 2022-09-21 2022-09-21 对位方法及其对位装置

Country Status (3)

Country Link
US (1) US20240096716A1 (zh)
CN (1) CN117783607A (zh)
TW (1) TWI839943B (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI332239B (en) * 2006-12-14 2010-10-21 United Microelectronics Corp Semiconductor wafer and method for forming the same
US8614105B2 (en) * 2011-09-28 2013-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Production flow and reusable testing method

Also Published As

Publication number Publication date
TWI839943B (zh) 2024-04-21
TW202413951A (zh) 2024-04-01
US20240096716A1 (en) 2024-03-21

Similar Documents

Publication Publication Date Title
JP2963603B2 (ja) プローブ装置のアライメント方法
US20010048145A1 (en) Photomask including auxiliary mark area, semiconductor device and manufacturing method thereof
US7626406B2 (en) Probing method, probe apparatus and storage medium
US20050258854A1 (en) Probe pad, substrate having a semiconductor device, method of testing a semiconductor device and tester for testing a semiconductor device
KR101019842B1 (ko) 프로브 카드의 등록 방법 및 이 프로그램을 기록한프로그램 기록 매체
CN111146103B (zh) 晶圆的检测方法及检测设备
US7649370B2 (en) Evaluation method of probe mark of probe needle of probe card using imaginary electrode pad and designated determination frame
JP2006066561A (ja) 半導体装置及びその検査方法と検査装置並びに半導体装置の製造方法
US7977957B2 (en) Method and apparatus for electrical testing of a unit under test, as well as a method for production of a contact-making apparatus which is used for testing
US20050099196A1 (en) Semiconductor inspection device based on use of probe information, and semiconductor inspection method
CN117783607A (zh) 对位方法及其对位装置
JP4156968B2 (ja) プローブ装置及びアライメント方法
CN115642098A (zh) 芯片安装定位方法、装置、设备及可读存储介质
JPH0441495B2 (zh)
JP2002365310A (ja) 垂直型プローブカード
CN105988071B (zh) 一种半导体测试设备及方法
CN101963646B (zh) 半导体器件的测试设备及其测试方法
JP2006318965A (ja) 半導体デバイスの検査方法および半導体デバイス検査装置
JPS6216018B2 (zh)
KR102302588B1 (ko) 보정용 프로브 카드, 프로브 테스트 장치, 보정용 프로브 카드의 설정 방법 및 보정용 프로브 카드를 이용한 프로브 테스트 장치의 얼라인 방법
JPS6184029A (ja) 半導体検査装置
JP2010185784A (ja) 基板検査装置及びその位置合せ方法
KR20100043279A (ko) 프로브 카드, 검사 장치 및 검사 방법
KR100460047B1 (ko) 반도체패키지의 본딩검사방법
JPS63170933A (ja) ウエ−ハプロ−バ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination