JP4245418B2 - 斜め方向配線を有する半導体集積回路装置及びそのレイアウト方法 - Google Patents

斜め方向配線を有する半導体集積回路装置及びそのレイアウト方法 Download PDF

Info

Publication number
JP4245418B2
JP4245418B2 JP2003181108A JP2003181108A JP4245418B2 JP 4245418 B2 JP4245418 B2 JP 4245418B2 JP 2003181108 A JP2003181108 A JP 2003181108A JP 2003181108 A JP2003181108 A JP 2003181108A JP 4245418 B2 JP4245418 B2 JP 4245418B2
Authority
JP
Japan
Prior art keywords
wiring
diagonal
orthogonal
width
minimum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003181108A
Other languages
English (en)
Other versions
JP2005019604A (ja
Inventor
真人 須賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2003181108A priority Critical patent/JP4245418B2/ja
Priority to TW093103958A priority patent/TWI238494B/zh
Priority to US10/800,659 priority patent/US7023094B2/en
Priority to CNB2004100348868A priority patent/CN100378989C/zh
Priority to CNB2007101291837A priority patent/CN100546024C/zh
Publication of JP2005019604A publication Critical patent/JP2005019604A/ja
Priority to US11/338,822 priority patent/US7183659B2/en
Priority to US11/338,775 priority patent/US7226855B2/en
Priority to US11/653,261 priority patent/US7393775B2/en
Application granted granted Critical
Publication of JP4245418B2 publication Critical patent/JP4245418B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/394Routing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

【0001】
【発明の属する技術分野】
本発明は、斜め方向配線を有する半導体集積回路装置及びそのレイアウト方向に関し、特に、斜め方向配線の幅を狭くすることができ、それにより斜め方向配線の密度を高くすることができる半導体集積回路装置及びそのレイアウト方法に関する。
【0002】
【従来の技術】
半導体集積回路装置(LSI)は、半導体基板に形成された複数の回路素子間を基板上の多層配線層内の配線で接続して大規模な回路を構成する。この多層配線層内の配線は膨大な数に及ぶため、通常、マニュアルによるレイアウトではなく、コンピュータプログラムによる自動レイアウトツールにより自動レイアウトされる。この自動レイアウトツールによる設計では、垂直方向及び水平方向に延びる配線を組み合わせて、回路素子間の接続配線を形成する。
【0003】
この自動レイアウト方法は、グリッドアーキテクチャーとプリファードディレクションとをベースとする。グリッドアーキテクチャーでは、水平方向と垂直方向に一定のピッチで定義された基準格子(スタンダードグリッド)に沿って水平方向及び垂直方向の配線を形成する。そのため、配線は全て基準格子上に配置され、格子ピッチの整数倍の間隔で配置されて、よって、データ処理や配線検索などのアルゴリズムを単純化することができる。一方、プリファードディレクションでは、第1の配線層は垂直方向のみの配線を形成し、その上層または下層の第2の配線層は水平方向のみの配線を形成するアーキテクチャーであり、各配線層内の配線方向を限定的にすることにより、自動レイアウトのアルゴリズムを単純化することができる。
【0004】
上記のレイアウト・アーキテクチャでは、配線が必ず格子上に位置し、且つ異なる層の配線を接続する接続点が格子点上に位置することになり、自動レイアウトのアルゴリズムを単純化できるメリットを有する。
【0005】
しかしながら、このアーキテクチャーは水平方向と垂直方向の配線の組合せのみで回路素子間を接続するので、配線長が長くなりがちであり配線構造に起因する遅延時間が大きくなり、信号のタイミングの制約が厳しいクリティカルパスの形成が困難になる場合がある。そこで、近年において、基準格子に対して45°または135°傾いた斜め配線を許可するアーキテクチャーが提案されている。例えば、特許文献1、2などである。
【0006】
斜め配線の形成を許可することにより、配線長を短くすることが可能になり、クリティカルパスの形成のフレキシビリティを増大することができ、自動レイアウトにおけるレイアウト能力を大幅に向上させることができる。
【0007】
特許文献1によれば、水平方向と垂直方向の基準配線格子に加えて、その配線格子のピッチPに対して、√2Pのピッチを有する斜め配線格子を設け、斜め配線格子上に斜め配線を形成することが提案されている。この方法によれば、基準配線格子の格子点と斜め配線格子の格子点とが一致するので、異なる配線層間の接続を行うビアの位置をその格子点上にのみ限定することができ、自動レイアウトのアルゴリズムを単純化することができる。
【0008】
また、特許文献2によれば、上記と同様の斜め配線格子を採用し、水平または垂直配線と斜め配線とが重なり合う接続点において、水平または垂直配線の配線幅を有する第1の導電層と、斜め配線の配線幅を有する第2の導電層と、第1の及び第2の導電層間のビアとを有する接続パターンを設定することが提案されている。つまり、水平または垂直配線幅Wに対して、斜め配線幅を√2Wにし、それに伴って、ビア形状は水平または垂直配線側は幅Wにし、斜め配線側は幅√2Wにすることが提案されている。
【0009】
図1は、上記特許文献1で提案されている斜め配線の一例を示す図である。図中、一点鎖線が基準格子と斜め格子とに対応し、基準格子上に垂直方向の配線10が形成され、斜め格子上に斜め配線12が形成される。また、基準格子のピッチPに対して斜め格子のピッチを√2Pにすることで、両格子の格子点が一致し、その一致した格子点にビア14が形成される。
【0010】
図2は、グリッドレスアーキテクチャーを示す図である。このアーキテクチャーでは、斜め配線用の格子のピッチも基準格子のピッチPと等しくして、斜め配線の密度を高くすることができるものの、両格子の格子点が全く一致しないので、自動レイアウトのアルゴリズムが複雑になり、現実的ではなく好ましくない。
【0011】
【特許文献1】
特開2000−82743号公報
【0012】
【特許文献2】
特開2001−142931号公報
【0013】
【発明が解決しようとする課題】
図1に示したとおり、上記の特許文献1,2のアーキテクチャーでは、斜め配線の配線幅が水平及び垂直配線の幅Wの√2倍もあり、更に、斜め配線のピッチが基準配線格子のピッチPの√2倍もあり、斜め配線の配線密度が低くなるという問題を有する。つまり、水平及び垂直配線の配線幅Wは回路設計上の最小線幅に設定され、それに伴って、基準配線格子のピッチPも回路設計上の最小ピッチに設定されているにもかかわらず、斜め配線については、その最小線幅及び最小ピッチに対応することができず、配線密度において無駄が多くなっている。
【0014】
図3は、上記特許文献2に示された接続点の構造を示す図である。図3(A)には、下層に形成された垂直配線10と上層に形成された斜め配線12とが交差する位置にビア形状14が形成されている。このビア形状の構造を分解すると、図3(B)の下層配線10と、図3(C)の上層配線12と、図3(D)のビア形状14とになる。更に、ビア形状14は、下層のビア座布団導電層14Aと、上層のビア座布団導電層14Bと、それらを接続するビア14Cとで構成される。
【0015】
上記特許文献2によれば、下層のビア座布団導電層14Aは下層配線10と同じ配線幅Wの正方形に、上層のビア座布団導電層14Bは上層配線12と同じ配線幅√2Wの正方形に形成され、それにより、ビア14Cの幅Vの両側に位置合わせマージンが確保されている。
【0016】
このように、上記特許文献2によるアーキテクチャーでは、斜め配線の配線幅が大きくなり、それに伴って配線密度を高くすることができず、高集積化の実現が困難になる。
【0017】
そこで、本発明の目的は、斜め配線においても水平・垂直配線と同様の最小線幅で最小ピッチを採用することができる配線アーキテクチャーを提供することにある。
【0018】
更に、本発明の目的は、斜め配線の配線密度を向上させた半導体集積回路装置とそのレイアウト方法を提供することにある。
【0019】
【課題を解決するための手段】
上記の目的を達成するために、本発明の第1の側面は、
複数の回路素子とそれらを接続する複数の配線とを有する半導体集積回路装置において、
第1の配線層に形成され、水平又は垂直に延び、第1の最小配線幅を有する直交配線と、
前記第1の配線層と異なる第2の配線層に形成され、前記直交配線に対して斜め方向に延び、前記第1の最小配線幅と同等の第2の最小配線幅を有する斜め配線と、
前記直交配線と前記斜め配線とが重なる点に形成され、前記直交配線と前記斜め配線とを接続し、前記第1または第2の配線幅以下のサイズを有するビアとを有し、
前記斜め配線又は直交配線のいずれか一方が、前記ビアが形成される位置に、配線幅が前記第1または第2の最小配線幅より拡大する拡大配線幅領域を有することを特徴とする。
【0020】
上記の第1の側面によれば、斜め配線の配線幅を水平又は垂直に延びる直交配線の配線幅と同等にして斜め配線の配線密度を高くすることができ、更に、直交配線と斜め配線とを接続するビアの位置では斜め配線(又は直交配線)に拡大配線幅領域が設けられているので、ビアと斜め配線との接続マージンが十分確保され、適切な接続用のビア形状を提供することができる。
【0021】
上記の目的を達成するために、本発明の第2の側面は、
複数の回路素子とそれらを接続する複数の配線とを有する半導体集積回路装置において、
ピッチPを有し水平又は垂直方向に延びる基準格子上に形成され、前記ピッチP以上の間隔で配置された直交配線と、
前記直交配線に対して45°又は135°傾いた斜め配線とを有し、
前記斜め配線は、前記基準格子の格子点上に形成される第1の斜め配線と、前記基準格子に対してP/2ずれた1/2格子と前記基準格子とが交差する1/2格子点上に形成される第2の斜め配線とを有し、更に、当該第1及び第2の斜め配線が、前記ピッチPに対して(1.5/√2)×P以上の間隔で配置されていることを特徴とする。
【0022】
上記第2の側面によれば、斜め配線の最小間隔を1.5/√2P≒1.06Pと、直交配線の最小間隔Pと同程度にすることができ、斜め配線の配線密度を高くすることができる。更に、斜め配線が基準格子の格子点上と、基準格子と1/2格子(ハーフグリッド)とが交差する1/2格子点上とに形成されるので、異なる配線層の斜め配線と直交配線とを接続するビアの位置を、基準格子の格子点と1/2格子点とに限定することができ、自動レイアウトのアルゴリズムを簡単化することができる。
【0023】
上記第2の側面において、好ましい実施例では、前記斜め配線の最小線幅は、前記直交配線の最小線幅とほぼ同じであることを特徴とする。この実施例では、斜め配線が、直交配線とほぼ同じ最小配線幅で且つほぼ同じ最小配線ピッチであるので、斜め配線の配線密度を直交配線の配線密度と同程度に高くすることができる。
【0024】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態例を説明する。しかしながら、本発明の保護範囲は、以下の実施の形態例に限定されるものではなく、特許請求の範囲に記載された発明とその均等物にまで及ぶものである。
【0025】
図4は、第1の実施の形態における配線構造を示す図である。図4(A)には、垂直方向に延びる直交配線10と、それに対して45°または135°傾いた斜め配線12と、その交差点に設けられたビア形状(Via figure)14とが示されている。本実施の形態では、水平又は垂直方向に延びる直交配線10の最小配線幅Wに対して、斜め配線12の最小配線幅もそれと同等のWである。また、異なる配線層にそれぞれ形成された直交配線10と斜め配線12とが交差する位置に設けられるビア形状14は、直交配線10の最小配線幅W以下のサイズである。
【0026】
図4(B)は斜め配線12を示し、図4(C)は直交配線10を示し、図14(D)はビア形状14を示す。ビア形状14は、図4(D)の分解図に示されるように、配線幅Wよりも小さいサイズVのビア14Cと、そのビア14Cと接続される下層側のビア座布団導電層14A及び上層側のビア座布団導電層14Bとで構成される。ビア14Cが矩形、望ましくは正方形の形状をなし、両ビア座布団導電層14A,14Bはそれと相似形でより大きなサイズの矩形をなす。配線幅Wに対してビア14Cの矩形の一辺の長さがV(<W)に設定され、ビア14CのサイズVにその周囲の位置合わせマージンXを加えた長さV+2Xが、直交配線10の配線幅Wと等しく(V+2X=W)なるように設計されている。そして、ビア座布団導電層14A,14Bは、一辺がV+2Xに設定されている。図4の例では、下層のビア座布団導電層14Aが、直交配線10と同じ方向になるように配置され、その結果、上層のビア座布団導電層14Bの方向は、斜め配線12とは45°傾いている。
【0027】
なお、ビア形状14とは、自動レイアウト上の仮想的な形状であり、半導体集積回路装置においては、ビア座布団導電層14A、14Bは、それぞれ直交配線10と斜め配線12と合体して実際の配線として形成される。即ち、自動レイアウト上では、下層の導電層内に直交配線10のデータが形成され、上層の導電層内に斜め配線12のデータが形成され、そして、ビア形状14のデータが、直交配線10と斜め配線12との交差点に追加される。ビア形状14のデータは、ビア座布団導電層14A,14Bのデータとビア14Cのデータとからなる。従って、ビア形状14のデータが追加されると、下層のビア座布団導電層14Aは下層の直交配線10と合体し(図4(C)参照)、上層のビア座布団導電層14Bは上層の斜め配線12と合体する(図4(B)参照)。
【0028】
ビア形状14が前述のサイズに設定されているため、ビア座布団導電層14A,Bと同じ方向の直交配線10の形状は、最小配線幅Wを維持した形状となる。それに対して、ビア座布団導電層と45°傾いている斜め配線12の形状は、直交配線10と重なる位置において、ビア座布団導電層14Bによりその配線幅Wが一部拡大する拡大配線幅領域12EXが形成される。この拡大配線幅領域12EXは、配線幅Wに対して√2Wの拡大幅を有する。従って、斜め配線12の最小配線幅Wを直交配線10の最小配線幅Wと同等にして、直交配線10の配線幅Wに適合するビア14Cを設けても、斜め配線12とビア14Cとの間に適切な位置合わせマージンXを確保したビア座布団導電層14Bを設けることができる。つまり、図3で示したように、斜め配線の配線幅を√2Wと太くする必要はなく、よって、斜め配線の配線ピッチも狭くすることができ、斜め配線の配線密度を上げることができる。
【0029】
図5は、更に第1の実施の形態におけるビア形状を示す図である。図5(A)は、図4(A)と同様に下層の直交配線10と上層の斜め配線12との交差位置にビア形状14が設けられている。図5(B)はその拡大図であり、図5(C)はビア形状14の水平方向の断面図である。この断面図に示されるとおり、ビア形状14は、直交配線10と同じ下層に位置するビア座布団導電層14Aと、斜め配線12と同じ上層に位置するビア座布団導電層14Bと、それらを接続するビア14Cから構成される。そして、正方形などの矩形で1辺の長さがVのビア14Cに対して、ビア座布団導電層14A,Bは、ビア14Cの両側にマージンXを加えたV+2Xを1辺の長さとする。このビア座布団導電層の長さV+2Xは、配線幅Wと等しくなるように設計されている。
【0030】
図5の例では、ビア形状14の方向が直交配線10の方向と一致し、それに伴い、図5(D)に示されるとおり斜め配線12にビア座布団導電層14Bが追加されて、斜め配線12には、配線幅が一部拡大する拡大配線幅領域12EXが形成される。
【0031】
図6は、更に第1の実施の形態における別のビア形状を示す図である。この例では、ビア形状14の方向が斜め配線12の方向と一致する。それに伴って、ビア座布団導電層14Aが追加されることに伴い、直交配線10に、配線幅が一部拡大する拡大配線幅領域10EXが形成される。従って、斜め配線12にはビア座布団導電層14Bが追加されても拡大配線幅領域は形成されない。それ以外は、図5の例と同じである。
【0032】
このように、直交配線と斜め配線とを共に最小線幅Wまたはそれと同等の幅にし、ビア形状14のビアサイズVは、最小配線幅W以下に、好ましくはマージンXだけ最小線幅Wより小さくし、ビア形状14が直交配線又は斜め配線の一方の配線の配線幅内に納まるようにする。但し、他方の配線には部分的に配線幅が拡大する拡大配線幅領域を形成して、他方の配線の配線幅よりもビア形状の斜め方向(対角線方向)のサイズが大きくなることに伴う不都合を解決している。このように、ビアが形成される位置のみ部分的に拡大配線幅領域を設けて斜め配線を最小線幅Wにすることで、斜め配線の最小ピッチを狭くすることができ、斜め配線の配線密度を高くすることができる。
【0033】
図7は、第1の実施の形態における配線レイアウトのフローチャート図である。論理設計により生成されたネットリストのデータが配線レイアウトツールをインストールしたコンピュータに与えられ、配線レイアウトツールの自動配線プログラムが、ネットリストに含まれる回路素子間の接続配線のレイアウトを行う(S1)。この配線レイアウト工程では、例えば、第1の配線層上にX方向配線データを生成し、必要に応じて斜め配線データも生成し、また、第1の配線層と異なる第2の配線層上にY方向配線データを生成し、必要に応じて斜め配線データも生成する(S10)。この状態では、配線レイアウトツールは、それぞれの配線データを生成する。そして、第1及び第2の配線層間で必要な接続位置を検出し(S11)、その接続位置に図5で説明したビア形状データを追加する(S12)。ビア形状は、前述の通りX方向又はY方向の直交配線側のビア座布団導電層と、斜め配線側のビア座布団導電層と、それらを接続するビアとからなる。また、異なる配線層に生成された斜め配線どうしを接続する場合も、同様のビア形状が追加される。このビア形状の追加に伴い、斜め配線の一部に前述の配線幅拡大領域が生成される。
【0034】
自動レイアウト工程S1により回路素子間を接続する配線データが生成された後、その生成された配線に付随する抵抗成分Rと容量成分Cとが抽出される(S2)。抵抗成分Rは主に配線の太さと長さに依存し、容量成分Cは主に配線と上下左右を含む周囲の導電層との寄生容量に依存する。RC抽出工程S2により配線の抵抗成分Rと容量成分Cとが求められた後、各配線のデレイ時間が計算され(S3)、配線レイアウトされたLSIのタイミング検証が行われる(S4)。このタイミング検証工程では、あるゲートの出力信号がその出力端子に接続された配線の遅延時間を経由して、次段のゲートの入力端子に供給された時に、適切な動作が可能か否かなどをチェックする。タイミング検証工程S4を行うためには、各配線のデレイ時間を抽出しておく必要がある。
【0035】
タイミング検証工程S4で正常に動作することが確認されなければ、再度配線レイアウト工程S1からやり直しされる。一方、正常に動作することが確認されれば、レイアウト工程は終了する。
【0036】
上記のビア形状を利用することで、斜め配線の最小配線幅を直交配線の最小配線幅と同等にしても、それらを接続するビアを適切な接続状態にすることができる。そして、斜め配線を直交配線と同等の最小配線幅にすることにより、斜め配線の配線密度も直交配線の配線密度と同等にすることができる。つまり、斜め配線の最小間隔を直交配線の最小間隔と同程度にすることができる。
【0037】
図8は、第2の実施の形態における斜め配線のレイアウト・アーキテクチャを説明する図である。図8には、直交配線が配置される水平方向(X方向)と垂直方向(Y方向)に延びる基準格子20(図中実線)と、その基準格子20に対してそのピッチPの半分ピッチP/2ずれた1/2格子22(図中波線)とが示されている。本実施の形態では、斜め配線は直交配線に対して45°または135°の角度で傾いている。更に、斜め配線は、基準格子20の格子点21(図中黒丸)上に配置される第1の斜め配線12Aと、基準格子20(実線の格子)と1/2格子22(波線の格子)とが交差する1/2格子点23(図中白丸)上に配置される第2の斜め配線12Bとを有する。そして、斜め配線12A,12B間の最小間隔が、ピッチPに対して(1.5/√2)×Pに設定されている。つまり、斜め配線間の間隔は、(1.5/√2)×P以上になる。
【0038】
図8中には、全ての斜め配線が最小間隔で配置されているので、第1の斜め配線12Aと第2の斜め配線12Bとが交互に配置される。第1の斜め配線12Aは、基準格子20の格子点21上に配置されるので、第1の斜め配線が連続して配置される場合は、その間隔は√2Pになり、同様に、第2の斜め配線12Bは、1/2格子点23上に配置されるので、第2の斜め配線が連続して配置される場合は、その間隔も√2Pになる。しかし、第1の斜め配線12Aと第2の斜め配線12Bとが交互に配置されれば、その間隔は(1.5/√2)×P=1.06Pとなり、この間隔は、直交配線の最小間隔Pとほぼ等しい長さになる。しかも、直交配線と斜め配線とが交差する位置は、格子点21または1/2格子点23のみであるので、ビア形状が生成される可能性のある位置が一致し、レイアウトアルゴリズムを簡単化することができる。つまり、図2のようなグリッドレスのアーキテクチャにはならない。
【0039】
図8の斜め配線のレイアウト・アーキテクチャによれば、斜め配線12を最小線幅(1.5/√2)×Pで配置すると、直交配線との間に形成されるビア形状の配置位置は、次のような関係を持つ。まず、第1の斜め配線12Aは、基準格子の格子点21の位置で直交配線と交差するので、その格子点21の位置にビア形状が配置される。更に、第1の斜め配線に隣接する第2の斜め配線12Bは、上記交差位置の格子点21からX及びY方向に1.5P隔てた位置で、同じ直交配線と交差する。つまり、黒丸の格子点21とそれに水平方向または垂直方向で隣接する白丸の1/2格子点23とは、1.5Pの間隔を有する。また、黒丸の格子点21と、それに隣接する白丸の格子点23とは、X及びY方向の桂馬飛び25の位置に配置される。逆に言えば、第1の斜め配線12Aと直交配線とのビアの位置と、第2の斜め配線12Bと直交配線とのビアの位置とは、水平、垂直方向では1.5P隔てて配置され、斜め方向では桂馬飛び25の位置に配置される。桂馬飛びの位置とは、XまたはY方向に距離P移動し、更にそれと直交する方向に距離P/2移動した位置である。
【0040】
図8に示した斜め配線のレイアウト・アーキテクチャにすることで、斜め配線の最小間隔を直交配線の最小間隔Pとほぼ同じ間隔(1.06P)にすることができ、斜め配線の配線密度を直交配線と同程度に高めることができ、しかも、ビア形状の位置を格子点21と1/2格子点23の位置に限定することができる。
【0041】
なお、直交配線は、基準格子20上と共に、1/2格子22上にも配置可能である。その場合は、直交配線は、第1の斜め配線12Aとは1/2格子22の格子点上で交差するのでその位置にビア形状が配置される。また、その直交配線は、第2の斜め配線12Bとは1/2格子点23上で交差する。
【0042】
図8に示した斜め配線のレイアウト・アーキテクチャーに基づいて、図7の配線レイアウトツールがデザインされれば、自動配線レイアウト工程S1において、斜め配線が最小間隔1.06Pでレイアウトされ、その配線密度が高くなる。
【0043】
図9、図10は、本実施の形態における斜め配線のレイアウト・アーキテクチャによる斜め配線の配置を説明する図である。図9には、基準格子(一点鎖線)20の垂直格子上に配置された複数の直交配線10が生成され、更に、上層の位置に斜め配線12Aが生成されている。この斜め配線は、基準格子20の格子点上に配置される第1の斜め配線に対応し、従って、Y方向の直交配線10とは格子点上に配置されるビア形状14を介して接続される。
【0044】
図10には、基準格子(一点鎖線)20と、その格子ピッチPの半分であるP/2ずれた水平方向の1/2格子(破線)22が示されている。そして、図9に示した第1の斜め配線12A(1)に隣接して、最小間隔で配置された別の斜め配線12B(1)、12B(2)、12A(2)が配置されている。
【0045】
第1の斜め配線12A(1)と最左端に配置されている直交配線10とは、格子点上のビア14(1)で接続されている。そして、その下の第2の斜め配線12B(1)と最左端の直交配線10とは、ビア14(1)から1.5Pの距離隔てた位置に配置されるビア14(2)で接続可能である。つまり、隣接する第2の斜め配線12B(1)は、最左端の直交配線10上であって、ビア14(1)から1.5Pの距離離れた位置で交差するように配置されれば良い。
【0046】
また、第1の斜め配線12A(1)に対して垂直方向に隣接する第2の斜め配線12B(2)は、最左端の直交配線10の右隣の直交配線と、ビア14(1)から桂馬飛びの位置のビア14(3)で接続可能な位置に配置される。この第2の斜め配線12B(2)に対して垂直方向に隣接する第1の斜め配線12A(2)は、ビア14(3)から桂馬飛びの位置のビアで接続可能な位置に配置される。
【0047】
図10に示されるように、第1の斜め配線12Aを基準格子20の格子点上に配置し、第2の斜め配線12Bを1/2格子点上に配置することで、斜め配線の最小間隔を直交配線の最小間隔Pと同程度(1.06P)にすることができ、斜め配線の配線密度を直交配線の配線密度と同程度にすることができる。更に、ビア形状を生成することに伴って、斜め配線12には拡大配線幅領域が発生するが、上記のように隣接するビア形状の位置は桂馬飛びの関係になっているので、その拡大配線幅領域による最小配線幅への悪影響はほとんどない。
【0048】
図11は、本実施の形態における斜め配線の配置例を示す図である。図11の例は、図10と同様に、複数のY方向の直交配線10(1)〜10(5)と複数の斜め配線12A(1)(2)、12B(1)(2)との関係を示す。斜め配線12A(1)と直交配線10(2)とのビア14(1)を中心に見ると、隣接する斜め配線12B(1)、12B(2)と直交配線10(2)との交差位置は、ビア14(2)、14(4)のように、ビア14(1)から1.5Pの距離にある。また、隣接する斜め配線12B(1)、12B(2)と隣接する直交配線10(1)、10(3)との交差位置は、ビア14(3)、14(5)のように、ビア14(1)から桂馬飛びの位置にある。
【0049】
図12は、本実施の形態における斜め配線の配置例を示す図である。この例では、右肩上がりの斜め配線12A(1)、12B(1)(2)が、複数のY方向の直交配線10(1)〜10(4)と交差している。この場合も、直交配線10(2)と第1の斜め配線12A(1)とは、格子点上のビア14(1)で接続可能になっている。また、隣接する第2の斜め配線12B(1),(2)は、直交配線10(2)とビア14(1)から1.5Pの距離の位置14(2)(4)で交差し、接続可能になる。更に、第2の斜め配線12B(1),(2)は、直交配線10(1)、10(3)と、ビア14(1)から桂馬飛びの位置14(3)(5)で交差し、接続可能になる。このような交差位置に隣接する斜め配線を配置することで、交差位置を格子点と1/2格子点上にすると共に、斜め配線の配線間隔を狭くして配線密度を高くすることができる。
【0050】
図13、図14は、本実施の形態における斜め配線の配置例を示す図である。この例では、X方向の直交配線10(1)〜10(4)と斜め配線とが交差する例である。いずれの場合も、直交配線10(2)と第1の斜め配線12A(1)との交差位置に対して、隣接する第2の斜め配線12B(1)、12B(2)のビアの位置は、左右方向に1.5Pの距離と、上下に桂馬飛びの位置である。これらの交差位置の関係は、図11、図12で説明したのと同じである。
【0051】
図15は、本実施の形態における斜め配線を利用した配線レイアウト例を示す図である。この例では、ゲートG1〜G4の出力が、ゲートG11〜G14の入力にそれぞれ接続され、そのための接続配線に斜め配線が利用されている。ゲートG1とG11とは、X方向の直交配線10(1)と、ビア14(1)と、第2の斜め配線12B(1)と、ビア14(11)と、直交配線10(5)とからなる配線により接続され、同様に、ゲートG2とG12とは、直交配線10(2)と、ビア14(2)と、第1の斜め配線12A(1)と、ビア14(12)と、直交配線10(6)とからなる配線により接続され、ゲートG3とG13とは、直交配線10(3)と、ビア14(3)と、第2の斜め配線12B(2)と、ビア14(13)と、直交配線10(7)とからなる配線により接続され、ゲートG4とG14とは、直交配線10(4)と、ビア14(4)と、第1の斜め配線12A(2)と、ビア14(14)と、直交配線10(8)とからなる配線により接続されている。
【0052】
そして、近接する斜め配線とX方向の直交配線とのビアの位置は、図15に示されるとおり、桂馬飛びの位置に配置される(図中14(1)〜(4)及び14(11)〜(14))。
【0053】
図16は、本実施の形態における斜め配線を利用した配線レイアウト例を示す図である。この例では、ゲートG5の出力が、ゲートG11〜G14の入力にそれぞれ接続され、そのための接続配線に斜め配線が利用されている。つまり、ゲート5の出力は、直交配線10(5)から、ビア14(21)と、斜め配線12B(1)、直交配線10(5)を経由してゲートG11の入力に接続されている。他のゲートG12,G13,G14の入力に対しても同様の配線で接続される。この例では、直交配線10(5)と隣接する斜め配線12B(1)、12A(1),12B(2),12A(2)とは、1.5P間隔のビア14(21)〜13(24)で接続される。
【0054】
図15、図16の斜め配線は、配線間隔が1.06Pと狭いので、その配線密度を高くすることができ、狭い領域の占有によりゲート間接続を可能にしている。斜め配線の間隔を図1に示したように√2Pにすると、配線密度が低くなり、図15,図16に比較するとゲート間接続配線のためにより広い領域を必要とすることになることが、図15、図16から理解できる。
【0055】
図17は、本実施の形態における斜め配線を利用した配線レイアウト例を示す図である。この例では、下層側にY方向の直交配線10(1)〜10(4)が設けられ、上層側に斜め配線12A、12B(1)〜(4)が設けられている。上層の斜め配線は左肩上がりの配線と右肩上がりの配線とが混在している。また、直交配線10(1)は配線幅が広いが、斜め配線とのビア形状の位置は、第1の斜め配線12Aとは基準格子20の格子点上に、第2の斜め配線12B(1)とは1/2格子22の1/2格子点上にそれぞれ配置される。また、第2の斜め配線12B(3)と12B(2)とは、最小間隔(1.06P)の2倍の距離を隔てて配置されている。更に、同じ直交配線10(2)上で隣接する斜め配線とのビアは、1.5Pの間隔を隔てて配置され、その直交配線10(2)と直交する方向の隣接するビアは、桂馬飛びの位置に配置される。
【0056】
図18は、本実施の形態における斜め配線を利用した配線レイアウト例を示す図である。この例では、下層側に斜め配線12A(1)(2)と12B(1)(2)とが設けられ、上層側にX方向に延びる直交配線10(1)〜(4)と、Y方向に延びる直交配線10(5)とが設けられている。この例では、同じ直交配線上で隣接する斜め配線とのビアは、1.5Pの間隔を隔てて配置されている。更に、第2の斜め配線12B(2)と接続される直交配線10(5)は、1/2格子22上に配置されている。このように、直交配線は、基準格子20上に配置されると共に、1/2格子22上に配置されても良い。
【0057】
図19は、第2の実施の形態における斜め配線のレイアウトアーキテクチャの変形例を示す図である。図8の例では、斜め配線12A,12Bが1.5/√2・Pピッチで配置されていたが、図19では、1.5/√2・Pピッチで配置される斜め配線群と図1に示したように√2Pピッチで配置される斜め配線群とが混在している。つまり、第2の実施の形態では、図1に示したような基準格子の格子点21上に配置される斜め配線の存在を排除するものではなく、基準格子の格子点上の斜め配線と、1/2格子の格子点上の斜め配線とが混在し、更に、1.5/√2・Pピッチで配置される斜め配線と√2Pピッチで配置される斜め配線とが混在しても良い。
【0058】
以上、実施の形態例をまとめると以下の付記の通りである。
【0059】
(付記1)複数の回路素子とそれらを接続する複数の配線とを有する半導体集積回路装置において、
第1の配線層に形成され、水平又は垂直に延び、第1の最小配線幅を有する直交配線と、
前記第1の配線層と異なる第2の配線層に形成され、前記直交配線に対して斜め方向に延び、前記第1の最小配線幅と同等の第2の最小配線幅を有する斜め配線と、
前記直交配線と前記斜め配線とが重なる点に形成され、前記直交配線と前記斜め配線とを接続し、前記第1または第2の配線幅以下のサイズを有するビアとを有し、
前記斜め配線又は直交配線のいずれか一方が、前記ビアが形成される位置に、配線幅が前記第1または第2の最小配線幅より拡大する拡大配線幅領域を有することを特徴とする半導体集積回路装置。
【0060】
(付記2)付記1において、
前記ビアは、1辺の長さが前記第1または第2の最小配線幅より短い矩形形状を有し、当該矩形が前記斜め配線または直交配線のいずれか一方の配線と同じ方向を有し、いずれか他方の配線が前記拡大配線幅領域を有することを特徴とする半導体集積回路。
【0061】
(付記3)複数の回路素子とそれらを接続する複数の配線とを有する半導体集積回路の配線レイアウト方法において、
第1の配線層に形成され、水平又は垂直に延び、第1の最小配線幅を有する直交配線データを発生する工程と、
前記第1の配線層と異なる第2の配線層に形成され、前記直交配線に対して斜め方向に延び、前記第1の最小配線幅と同等の第2の最小配線幅を有する斜め配線データを発生する工程と、
前記直交配線と前記斜め配線とが重なる点に、前記第1または第2の配線幅以下のサイズを有するビアと、前記第1の配線層に形成され前記ビアより大きい第1のビア座布団導電層と、前記第2の配線層に形成され前記ビアより大きい第2のビア座布団導電層とからなるビア形状データを発生する工程とを有し、
前記第1または第2のビア座布団導電層が前記直交配線または斜め配線の最小配線幅より大きいことを特徴とする半導体装置の配線レイアウト方法。
【0062】
(付記4)付記3において、
前記ビアは、1辺の長さが前記第1の最小配線幅より短い第1の矩形形状を有し、
前記第1及び第2のビア座布団導電層が、前記第1の矩形より大きな第2の矩形形状を有し、当該第2の矩形が前記斜め配線または直交配線のいずれか一方の配線と同じ方向を有し、いずれか他方の配線が前記第1または第2のビア座布団導電層によってその配線幅が前記第1または第2の最小配線幅より拡大する拡大配線幅領域を有することを特徴とする半導体装置のレイアウト方法。
【0063】
(付記5)付記3において、
前記ビアは、1辺の長さが前記第1の最小配線幅より短い第1の矩形形状を有し、
前記第1及び第2のビア座布団導電層が、前記第1の矩形より大きな第2の矩形形状を有し、当該第2の矩形が前記直交配線と同じ方向を有し、前記斜め配線が前記第2のビア座布団導電層によってその配線幅が前記第2の最小配線幅より拡大する拡大配線幅領域を有することを特徴とする半導体装置のレイアウト方法。
【0064】
(付記6)複数の回路素子とそれらを接続する複数の配線とを有する半導体集積回路装置において、
ピッチPを有し水平又は垂直方向に延びる基準格子上に形成され、前記ピッチP以上の間隔で配置された直交配線と、
前記直交配線に対して45°又は135°傾いた斜め配線とを有し、
前記斜め配線は、前記基準格子の格子点上に形成される第1の斜め配線と、前記基準格子に対してP/2ずれた1/2格子と前記基準格子とが交差する1/2格子点上に形成される第2の斜め配線とを有し、更に、当該第1及び第2の斜め配線が、前記ピッチPに対して(1.5/√2)×P以上の間隔で配置されていることを特徴とする半導体集積回路装置。
【0065】
(付記7)付記6において、
前記直交配線は、前記基準格子上に加えて前記1/2格子上にも形成されることを特徴とする半導体集積回路装置。
【0066】
(付記8)付記6において、
前記斜め配線の最小線幅は、前記直交配線の最小線幅とほぼ同じであることを特徴とする半導体集積回路装置。
【0067】
(付記9)付記6において、
前記直交配線上において、当該直交配線と前記第1及び第2の斜め配線とが交差する位置が、最小で1.5Pピッチの間隔を有することを特徴とする半導体集積回路装置。
【0068】
(付記10)付記6において、
所定の直交配線と所定の斜め配線との交差位置に対して桂馬飛びの位置に、前記所定の直交配線に隣接する直交配線と前記所定の斜め配線に隣接する斜め配線とが交差することを特徴とする半導体集積回路装置。
【0069】
(付記11)複数の回路素子とそれらを接続する複数の配線とを有する半導体集積回路の配線レイアウト方法において、
第1の配線層に、ピッチPを有し水平又は垂直方向に延びる基準格子上に、前記ピッチP以上の間隔で直交配線データを生成する工程と、
前記直交配線に対して45°又は135°傾いた斜め配線データであって、前記基準格子の格子点上に形成される第1の斜め配線データと、前記基準格子に対してP/2ずれた1/2格子と前記基準格子とが交差する1/2格子点上に形成される第2の斜め配線データとを、前記第1の配線層と異なる第2の配線層に生成する工程とを有し、
前記第1及び第2の斜め配線が、前記ピッチPに対して(1.5/√2)×P以上の間隔で配置されることを特徴とする半導体集積回路の配線レイアウト方法。
【0070】
(付記12)付記11において、
前記直交配線データを生成する工程は、前記基準格子上に加えて前記1/2格子上にも形成される直交配線データを生成することを特徴とする半導体集積回路の配線レイアウト方法。
【0071】
(付記13)付記11において、
前記直交配線データは、第1の最小線幅を有し、前記斜め配線データは、前記第1の最小線幅と同等の第2の最小線幅を有することを特徴とする半導体集積回路の配線レイアウト方法。
【0072】
(付記14)付記13において、
更に、前記直交配線と前記斜め配線とが重なる点に、前記第1または第2の配線幅以下のサイズを有するビアと、前記第1の配線層に形成され前記ビアより大きい第1のビア座布団導電層と、前記第2の配線層に形成され前記ビアより大きい第2のビア座布団導電層とからなるビア形状データを発生する工程を有し、
前記第1または第2のビア座布団導電層が前記直交配線または斜め配線の最小配線幅より大きいことを特徴とする半導体装置の配線レイアウト方法。
【0073】
(付記15)複数の回路素子とそれらを接続する複数の配線とを有する半導体集積回路の配線レイアウト手順をコンピュータに実行させるレイアウトプログラムにおいて、前記配線レイアウト手順は、
第1の配線層に形成され、水平又は垂直に延び、第1の最小配線幅を有する直交配線データを発生する工程と、
前記第1の配線層と異なる第2の配線層に形成され、前記直交配線に対して斜め方向に延び、前記第1の最小配線幅と同等の第2の最小配線幅を有する斜め配線データを発生する工程と、
前記直交配線と前記斜め配線とが重なる点に、前記第1または第2の配線幅以下のサイズを有するビアと、前記第1の配線層に形成され前記ビアより大きい第1のビア座布団導電層と、前記第2の配線層に形成され前記ビアより大きい第2のビア座布団導電層とからなるビア形状データを発生する工程とを有し、
前記第1または第2のビア座布団導電層が前記直交配線または斜め配線の最小配線幅より大きいことを特徴とする半導体装置の配線レイアウトプログラム。
【0074】
(付記16)複数の回路素子とそれらを接続する複数の配線とを有する半導体集積回路の配線レイアウト手順をコンピュータに実行させるレイアウトプログラムにおいて、前記配線レイアウト手順は、
第1の配線層に、ピッチPを有し水平又は垂直方向に延びる基準格子上に、前記ピッチP以上の間隔で直交配線データを生成する工程と、
前記直交配線に対して45°又は135°傾いた斜め配線データであって、前記基準格子の格子点上に形成される第1の斜め配線データと、前記基準格子に対してP/2ずれた1/2格子と前記基準格子とが交差する1/2格子点上に形成される第2の斜め配線データとを、前記第1の配線層と異なる第2の配線層に生成する工程とを有し、
前記第1及び第2の斜め配線が、前記ピッチPに対して(1.5/√2)×P以上の間隔で配置されることを特徴とする半導体集積回路の配線レイアウトプログラム。
【0075】
【発明の効果】
以上、本発明によれば、十分なビア座布団導電層を有するビア形状を追加することにより適切な接続マージンを確保することができ、斜め配線の配線幅を狭くすることができる。また、ビアの位置の格子点や1/2格子点上に限定しつつ、斜め配線の最小間隔を直交配線の最小間隔と同等にすることができる。
【図面の簡単な説明】
【図1】特許文献1で提案されている斜め配線の一例を示す図である。
【図2】グリッドレスアーキテクチャーを示す図である。
【図3】特許文献2に示された接続点の構造を示す図である。
【図4】第1の実施の形態における配線構造を示す図である。
【図5】更に第1の実施の形態におけるビア形状を示す図である。
【図6】更に第1の実施の形態における別のビア形状を示す図である。
【図7】第1の実施の形態における配線レイアウトのフローチャート図である。
【図8】本実施の形態における斜め配線のレイアウト・アーキテクチャを説明する図である。
【図9】本実施の形態における斜め配線のレイアウト・アーキテクチャによる斜め配線の配置を説明する図である。
【図10】本実施の形態における斜め配線のレイアウト・アーキテクチャによる斜め配線の配置を説明する図である。
【図11】本実施の形態における斜め配線の配置例を示す図である。
【図12】本実施の形態における斜め配線の配置例を示す図である。
【図13】本実施の形態における斜め配線の配置例を示す図である。
【図14】本実施の形態における斜め配線の配置例を示す図である。
【図15】本実施の形態における斜め配線を利用した配線レイアウト例を示す図である。
【図16】本実施の形態における斜め配線を利用した配線レイアウト例を示す図である。
【図17】本実施の形態における斜め配線を利用した配線レイアウト例を示す図である。
【図18】本実施の形態における斜め配線を利用した配線レイアウト例を示す図である。
【図19】第2の実施の形態における斜め配線のレイアウトアーキテクチャの変形例を示す図である。
【符号の説明】
10:直交配線、12:斜め配線、12A:第1の斜め配線
12B:第2の斜め配線、14:ビア形状、20:基準格子
21:基準格子の格子点、22:1/2格子、23:1/2格子点

Claims (9)

  1. 複数の回路素子とそれらを接続する複数の配線とを有する半導体集積回路装置において、
    第1の配線層に形成され、水平又は垂直に延び、第1の最小配線幅を有する直交配線と、
    前記第1の配線層と異なる第2の配線層に形成され、前記直交配線に対して斜め方向に延び、前記第1の最小配線幅と同等の第2の最小配線幅を有する斜め配線と、
    前記直交配線と前記斜め配線とが重なる点に形成され、前記直交配線と前記斜め配線とを接続し、前記第1または第2の最小配線幅以下のサイズを有するビアとを有し、
    前記斜め配線又は直交配線のいずれか一方が、前記ビアが形成される位置に、配線幅が前記第1または第2の最小配線幅より拡大する拡大配線幅領域を有し、前記拡大配線幅領域は当該拡大配線幅の方向を対角線とする第1の矩形形状を形成していることを特徴とする半導体集積回路装置。
  2. 請求項1において、
    前記ビアは、前記第1の配線層と第2の配線層との間において1辺の長さが前記第1または第2の最小配線幅より短い第2の矩形形状を有し、当該第2の矩形形状が前記斜め配線または直交配線のいずれか一方の配線と同じ方向を有し、いずれか他方の配線が前記第1の矩形形状をもつ前記拡大配線幅領域を有することを特徴とする半導体集積装置
  3. 複数の回路素子とそれらを接続する複数の配線とを有する半導体集積回路の配線レイアウト方法において、
    第1の配線層に形成され、水平又は垂直に延び、第1の最小配線幅を有する直交配線データを発生する工程と、
    前記第1の配線層と異なる第2の配線層に形成され、前記直交配線に対して斜め方向に延び、前記第1の最小配線幅と同等の第2の最小配線幅を有する斜め配線データを発生する工程と、
    前記直交配線と前記斜め配線とが重なる位置に、前記第1または第2の最小配線幅以下のサイズを有するビアと、前記第1の配線層に形成され一辺の長さが前記第1の最小配線幅であり前記直交配線と同じ方向の矩形形状の第1のビア座布団導電層と、前記第2の配線層に形成され対角線の長さが前記第2の最小配線幅より大きく前記直交配線と同じ方向の矩形形状の第2のビア座布団導電層とからなるビア形状データを発生する工程とを有することを特徴とする半導体装置の配線レイアウト方法。
  4. 請求項3において、
    前記ビアは、前記第1の配線層と第2の配線層との間において1辺の長さが前記第1の最小配線幅より短い第1の矩形形状を有し、
    前記第1及び第2のビア座布団導電層が、前記第1の矩形形状より大きな第2の矩形形状を有し、当該第2の矩形形状が前記直交配線と同じ方向を有し、
    前記斜め配線が前記第2のビア座布団導電層によってその配線幅が前記第2の最小配線幅より拡大する拡大配線幅領域を有することを特徴とする半導体装置の配線レイアウト方法。
  5. 複数の回路素子とそれらを接続する複数の配線とを有する半導体集積回路装置において、
    ピッチPを有し水平又は垂直方向に延びる基準格子上に形成され、前記ピッチP以上の間隔で配置され、第1の配線層に形成された直交配線と、
    前記第1の配線と異なる第2の配線層に形成され、前記直交配線に対して45°又は135°傾いた斜め配線とを有し、
    前記斜め配線は、前記基準格子の格子点上に形成される第1の斜め配線と、前記基準格子に対してP/2ずれた1/2格子と前記基準格子とが交差する1/2格子点上に形成される第2の斜め配線とを有し、更に、当該第1及び第2の斜め配線が、前記ピッチPに対して(1.5/√2)×P以上の間隔で配置され、
    前記直交配線と前記第1及び第2の斜め配線とは前記第1及び第2の配線層間に形成されたビアを介して接続されていることを特徴とする半導体集積回路装置。
  6. 請求項5において、
    前記斜め配線の最小線幅は、前記直交配線の最小線幅と同じであることを特徴とする半導体集積回路装置。
  7. 請求項6において、
    所定の直交配線と所定の斜め配線との交差位置に対して桂馬飛びの位置で、前記所定の直交配線に隣接する直交配線と前記所定の斜め配線に隣接する斜め配線とが交差し、前記直交配線または斜め配線のいずれか一方が前記ビアが形成される位置に配線幅が前記最小線幅より拡大する拡大配線幅領域を有することを特徴とする半導体集積回路装置。
  8. 複数の回路素子とそれらを接続する複数の配線とを有する半導体集積回路の配線レイアウト方法において、
    第1の配線層に、ピッチPを有し水平又は垂直方向に延びる基準格子上に、前記ピッチP以上の間隔で直交配線データを生成する工程と、
    前記直交配線に対して45°又は135°傾いた斜め配線データであって、前記基準格子の格子点上に形成される第1の斜め配線データと、前記基準格子に対してP/2ずれた1/2格子と前記基準格子とが交差する1/2格子点上に形成される第2の斜め配線データとを、前記第1の配線層と異なる第2の配線層に生成する工程とを有し、
    前記第1及び第2の斜め配線が、前記ピッチPに対して(1.5/√2)×P以上の間隔で配置され、
    前記直交配線データは、第1の最小線幅を有し、前記第1及び第2の斜め配線データは、前記第1の最小線幅と同等の第2の最小線幅を有し、
    更に、前記直交配線と前記第1及び第2の斜め配線とが重なる位置に、前記第1または第2の最小線幅以下のサイズを有するビアと、前記第1の配線層に形成され前記ビアより大きい第1のビア座布団導電層と、前記第2の配線層に形成され前記ビアより大きい第2のビア座布団導電層とからなるビア形状データを発生する工程を有し、
    前記第1または第2のビア座布団導電層が前記直交配線または斜め配線の最小配線幅より大きいことを特徴とする半導体集積回路の配線レイアウト方法。
  9. 請求項8において、
    所定の直交配線と所定の斜め配線との交差位置に対して桂馬飛びの位置で、前記所定の直交配線に隣接する直交配線と前記所定の斜め配線に隣接する斜め配線とが交差することを特徴とする半導体集積回路の配線レイアウト方法。
JP2003181108A 2003-06-25 2003-06-25 斜め方向配線を有する半導体集積回路装置及びそのレイアウト方法 Expired - Fee Related JP4245418B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2003181108A JP4245418B2 (ja) 2003-06-25 2003-06-25 斜め方向配線を有する半導体集積回路装置及びそのレイアウト方法
TW093103958A TWI238494B (en) 2003-06-25 2004-02-18 Semiconductor integrated circuit device having diagonal direction wiring and layout method therefor
US10/800,659 US7023094B2 (en) 2003-06-25 2004-03-16 Semiconductor integrated circuit device having diagonal direction wiring and layout method therefor
CNB2007101291837A CN100546024C (zh) 2003-06-25 2004-04-15 具有对角方向线路的半导体集成电路器件及其布置方法
CNB2004100348868A CN100378989C (zh) 2003-06-25 2004-04-15 具有对角方向线路的半导体集成电路器件及其布置方法
US11/338,822 US7183659B2 (en) 2003-06-25 2006-01-25 Semiconductor integrated circuit device having diagonal direction wiring and layout method therefor
US11/338,775 US7226855B2 (en) 2003-06-25 2006-01-25 Semiconductor integrated circuit device having diagonal direction wiring and layout method therefor
US11/653,261 US7393775B2 (en) 2003-06-25 2007-01-16 Semiconductor integrated circuit device having diagonal direction wiring and layout method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003181108A JP4245418B2 (ja) 2003-06-25 2003-06-25 斜め方向配線を有する半導体集積回路装置及びそのレイアウト方法

Publications (2)

Publication Number Publication Date
JP2005019604A JP2005019604A (ja) 2005-01-20
JP4245418B2 true JP4245418B2 (ja) 2009-03-25

Family

ID=33535193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003181108A Expired - Fee Related JP4245418B2 (ja) 2003-06-25 2003-06-25 斜め方向配線を有する半導体集積回路装置及びそのレイアウト方法

Country Status (4)

Country Link
US (4) US7023094B2 (ja)
JP (1) JP4245418B2 (ja)
CN (2) CN100546024C (ja)
TW (1) TWI238494B (ja)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4245418B2 (ja) * 2003-06-25 2009-03-25 富士通マイクロエレクトロニクス株式会社 斜め方向配線を有する半導体集積回路装置及びそのレイアウト方法
US7332817B2 (en) * 2004-07-20 2008-02-19 Intel Corporation Die and die-package interface metallization and bump design and arrangement
JP4801333B2 (ja) * 2004-07-23 2011-10-26 パナソニック株式会社 電源配線構造および該電源配線構造を備えた半導体集積回路
JP4316469B2 (ja) * 2004-10-15 2009-08-19 株式会社東芝 自動設計装置
JP4936659B2 (ja) * 2004-12-27 2012-05-23 株式会社東芝 半導体装置の製造方法
JP4488926B2 (ja) * 2005-02-21 2010-06-23 株式会社東芝 マスクパターンデータ形成方法、フォトマスク、及び半導体デバイスの製造方法
JP2007081220A (ja) * 2005-09-15 2007-03-29 Matsushita Electric Ind Co Ltd 半導体集積回路およびそのレイアウト設計方法
US8125610B2 (en) * 2005-12-02 2012-02-28 ASML Metherlands B.V. Method for preventing or reducing contamination of an immersion type projection apparatus and an immersion type lithographic apparatus
US9230910B2 (en) 2006-03-09 2016-01-05 Tela Innovations, Inc. Oversized contacts and vias in layout defined by linearly constrained topology
US8839175B2 (en) 2006-03-09 2014-09-16 Tela Innovations, Inc. Scalable meta-data objects
US9563733B2 (en) 2009-05-06 2017-02-07 Tela Innovations, Inc. Cell circuit and layout with linear finfet structures
US9009641B2 (en) 2006-03-09 2015-04-14 Tela Innovations, Inc. Circuits with linear finfet structures
US7908578B2 (en) 2007-08-02 2011-03-15 Tela Innovations, Inc. Methods for designing semiconductor device with dynamic array section
US8448102B2 (en) 2006-03-09 2013-05-21 Tela Innovations, Inc. Optimizing layout of irregular structures in regular layout context
US7763534B2 (en) 2007-10-26 2010-07-27 Tela Innovations, Inc. Methods, structures and designs for self-aligning local interconnects used in integrated circuits
US7446352B2 (en) 2006-03-09 2008-11-04 Tela Innovations, Inc. Dynamic array architecture
US9035359B2 (en) 2006-03-09 2015-05-19 Tela Innovations, Inc. Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods
US8653857B2 (en) 2006-03-09 2014-02-18 Tela Innovations, Inc. Circuitry and layouts for XOR and XNOR logic
US8541879B2 (en) 2007-12-13 2013-09-24 Tela Innovations, Inc. Super-self-aligned contacts and method for making the same
US8658542B2 (en) 2006-03-09 2014-02-25 Tela Innovations, Inc. Coarse grid design methods and structures
US7956421B2 (en) 2008-03-13 2011-06-07 Tela Innovations, Inc. Cross-coupled transistor layouts in restricted gate level layout architecture
US7721235B1 (en) * 2006-06-28 2010-05-18 Cadence Design Systems, Inc. Method and system for implementing edge optimization on an integrated circuit design
US8667443B2 (en) 2007-03-05 2014-03-04 Tela Innovations, Inc. Integrated circuit cell library for multiple patterning
KR101395060B1 (ko) 2007-09-18 2014-05-15 삼성전자주식회사 라인 패턴들을 포함하는 반도체 소자
JP2009169366A (ja) 2008-01-21 2009-07-30 Nec Electronics Corp レチクル、配線およびビアのレイアウト方法、および半導体装置の製造方法
US8453094B2 (en) 2008-01-31 2013-05-28 Tela Innovations, Inc. Enforcement of semiconductor structure regularity for localized transistors and interconnect
US7939443B2 (en) 2008-03-27 2011-05-10 Tela Innovations, Inc. Methods for multi-wire routing and apparatus implementing same
KR101739709B1 (ko) 2008-07-16 2017-05-24 텔라 이노베이션스, 인코포레이티드 동적 어레이 아키텍쳐에서의 셀 페이징과 배치를 위한 방법 및 그 구현
US9122832B2 (en) 2008-08-01 2015-09-01 Tela Innovations, Inc. Methods for controlling microloading variation in semiconductor wafer layout and fabrication
JP2011014576A (ja) * 2009-06-30 2011-01-20 Renesas Electronics Corp 半導体チップ、半導体ウエハ、及び半導体チップの製造方法
US8661392B2 (en) 2009-10-13 2014-02-25 Tela Innovations, Inc. Methods for cell boundary encroachment and layouts implementing the Same
US9159627B2 (en) 2010-11-12 2015-10-13 Tela Innovations, Inc. Methods for linewidth modification and apparatus implementing the same
FR2978613A1 (fr) * 2011-07-26 2013-02-01 Commissariat Energie Atomique Procede de realisation d'un reseau de vias et circuit integre comprenant un tel reseau de vias
JP5779145B2 (ja) * 2012-06-28 2015-09-16 株式会社Screenホールディングス 配線データの生成装置、生成方法、そのプログラム、および描画装置
JP6321512B2 (ja) * 2014-09-29 2018-05-09 株式会社Screenホールディングス 配線データの生成装置、生成方法、および描画システム
US10743409B1 (en) * 2019-06-24 2020-08-11 Innolux Corporation Wiring structure and electronic device
US11901286B2 (en) 2021-01-28 2024-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Diagonal via pattern and method
CN113419485B (zh) * 2021-06-25 2022-07-15 吉安砺芯半导体有限责任公司 定位打孔方法、设备、存储介质及装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62120042A (ja) 1985-11-20 1987-06-01 Fujitsu Ltd 自動配線方式
US6262487B1 (en) * 1998-06-23 2001-07-17 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device, semiconductor integrated circuit wiring method, and cell arranging method
JP3964575B2 (ja) 1998-06-23 2007-08-22 株式会社東芝 半導体集積回路装置、半導体集積回路配線方法およびセル配置方法
JP3822009B2 (ja) 1999-11-17 2006-09-13 株式会社東芝 自動設計方法、露光用マスクセット、半導体集積回路装置、半導体集積回路装置の製造方法、および自動設計プログラムを記録した記録媒体
US6957410B2 (en) * 2000-12-07 2005-10-18 Cadence Design Systems, Inc. Method and apparatus for adaptively selecting the wiring model for a design region
JP2002312414A (ja) 2001-04-13 2002-10-25 Toshiba Corp 半導体集積回路装置のレイアウト設計システム、配線設計方法、配線設計プログラム及び半導体集積回路装置の製造方法
US6877149B2 (en) * 2001-08-23 2005-04-05 Cadence Design Systems, Inc. Method and apparatus for pre-computing routes
JP4245418B2 (ja) * 2003-06-25 2009-03-25 富士通マイクロエレクトロニクス株式会社 斜め方向配線を有する半導体集積回路装置及びそのレイアウト方法

Also Published As

Publication number Publication date
CN1577834A (zh) 2005-02-09
US20060118966A1 (en) 2006-06-08
US20040262640A1 (en) 2004-12-30
US7183659B2 (en) 2007-02-27
US7393775B2 (en) 2008-07-01
JP2005019604A (ja) 2005-01-20
TW200501322A (en) 2005-01-01
US20070117231A1 (en) 2007-05-24
US20060118967A1 (en) 2006-06-08
CN101097902A (zh) 2008-01-02
CN100546024C (zh) 2009-09-30
US7023094B2 (en) 2006-04-04
US7226855B2 (en) 2007-06-05
TWI238494B (en) 2005-08-21
CN100378989C (zh) 2008-04-02

Similar Documents

Publication Publication Date Title
JP4245418B2 (ja) 斜め方向配線を有する半導体集積回路装置及びそのレイアウト方法
KR100583709B1 (ko) 반도체 집적 회로의 배선 설계 방법 및 반도체 집적 회로
US7005746B2 (en) Method for designing wiring connecting section and semiconductor device
JP3964575B2 (ja) 半導体集積回路装置、半導体集積回路配線方法およびセル配置方法
KR102389047B1 (ko) 집적회로 내부의 전력망 도체 배치
US20080180132A1 (en) Semiconductor device and method of fabricating the same
JP2001127161A (ja) 集積回路
JPH09162279A (ja) 半導体集積回路装置およびその製造方法
JP4377342B2 (ja) 半導体集積回路、レイアウト方法、レイアウト装置及びレイアウトプログラム
JP2008078508A (ja) 半導体集積回路及び半導体集積回路の製造方法
JP2005044856A (ja) 半導体集積回路装置
JP4350886B2 (ja) ダミーパターンの配置方法、半導体装置を製造する方法及びcadシステム
JP2007250933A (ja) 半導体集積回路およびそのレイアウト設計方法
US9059165B2 (en) Semiconductor device having mesh-pattern wirings
JP3534093B2 (ja) 半導体装置の設計方法並びに設計プログラム
WO2012160736A1 (ja) 半導体装置
JP2002289695A (ja) 半導体集積回路のレイアウト方法
JPH06349947A (ja) 半導体集積回路装置のマスクパターン設計方法および設計装置
JP2005322785A (ja) 半導体集積回路のパターン生成方法および半導体集積回路
JP3578615B2 (ja) 半導体集積回路のレイアウト方法
JPH06216249A (ja) Icチップ自動レイアウト設計システム
JPH11214519A (ja) 集積回路素子および集積回路素子における配線方法
JPH10144798A (ja) グリッド化ポートのための自動レイアウトワイヤ最小化
JP5035003B2 (ja) 配線レイアウト装置、配線レイアウト方法及び配線レイアウトプログラム
Banerjee An approach to MCM routing in manhattan diagonal model

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080403

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080909

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081028

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090106

R150 Certificate of patent or registration of utility model

Ref document number: 4245418

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140116

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees