JP2005019604A - 斜め方向配線を有する半導体集積回路装置及びそのレイアウト方法 - Google Patents
斜め方向配線を有する半導体集積回路装置及びそのレイアウト方法 Download PDFInfo
- Publication number
- JP2005019604A JP2005019604A JP2003181108A JP2003181108A JP2005019604A JP 2005019604 A JP2005019604 A JP 2005019604A JP 2003181108 A JP2003181108 A JP 2003181108A JP 2003181108 A JP2003181108 A JP 2003181108A JP 2005019604 A JP2005019604 A JP 2005019604A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- diagonal
- orthogonal
- width
- minimum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Evolutionary Computation (AREA)
- General Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】斜め配線の配線密度を高くした半導体集積回路装置を提供する。
【解決手段】複数の回路素子とそれらを接続する複数の配線とを有する半導体集積回路装置において、（１）第１の配線層に形成され、水平又は垂直に延び、第１の最小配線幅を有する直交配線と、（２）第１の配線層と異なる第２の配線層に形成され、直交配線に対して斜め方向に延び、第１の最小配線幅と同等の第２の最小配線幅を有する斜め配線と、（３）直交配線と斜め配線とが重なる点に形成され、直交配線と斜め配線とを接続し、第１または第２の配線幅以下のサイズを有するビアとを有する。そして、斜め配線又は直交配線のいずれか一方が、ビアが形成される位置に、配線幅が第１または第２の最小配線幅より拡大する拡大配線幅領域を有する。
【選択図】図４
【解決手段】複数の回路素子とそれらを接続する複数の配線とを有する半導体集積回路装置において、（１）第１の配線層に形成され、水平又は垂直に延び、第１の最小配線幅を有する直交配線と、（２）第１の配線層と異なる第２の配線層に形成され、直交配線に対して斜め方向に延び、第１の最小配線幅と同等の第２の最小配線幅を有する斜め配線と、（３）直交配線と斜め配線とが重なる点に形成され、直交配線と斜め配線とを接続し、第１または第２の配線幅以下のサイズを有するビアとを有する。そして、斜め配線又は直交配線のいずれか一方が、ビアが形成される位置に、配線幅が第１または第２の最小配線幅より拡大する拡大配線幅領域を有する。
【選択図】図４
Description
【０００１】
【発明の属する技術分野】
本発明は、斜め方向配線を有する半導体集積回路装置及びそのレイアウト方向に関し、特に、斜め方向配線の幅を狭くすることができ、それにより斜め方向配線の密度を高くすることができる半導体集積回路装置及びそのレイアウト方法に関する。
【０００２】
【従来の技術】
半導体集積回路装置（ＬＳＩ）は、半導体基板に形成された複数の回路素子間を基板上の多層配線層内の配線で接続して大規模な回路を構成する。この多層配線層内の配線は膨大な数に及ぶため、通常、マニュアルによるレイアウトではなく、コンピュータプログラムによる自動レイアウトツールにより自動レイアウトされる。この自動レイアウトツールによる設計では、垂直方向及び水平方向に延びる配線を組み合わせて、回路素子間の接続配線を形成する。
【０００３】
この自動レイアウト方法は、グリッドアーキテクチャーとプリファードディレクションとをベースとする。グリッドアーキテクチャーでは、水平方向と垂直方向に一定のピッチで定義された基準格子（スタンダードグリッド）に沿って水平方向及び垂直方向の配線を形成する。そのため、配線は全て基準格子上に配置され、格子ピッチの整数倍の間隔で配置されて、よって、データ処理や配線検索などのアルゴリズムを単純化することができる。一方、プリファードディレクションでは、第１の配線層は垂直方向のみの配線を形成し、その上層または下層の第２の配線層は水平方向のみの配線を形成するアーキテクチャーであり、各配線層内の配線方向を限定的にすることにより、自動レイアウトのアルゴリズムを単純化することができる。
【０００４】
上記のレイアウト・アーキテクチャでは、配線が必ず格子上に位置し、且つ異なる層の配線を接続する接続点が格子点上に位置することになり、自動レイアウトのアルゴリズムを単純化できるメリットを有する。
【０００５】
しかしながら、このアーキテクチャーは水平方向と垂直方向の配線の組合せのみで回路素子間を接続するので、配線長が長くなりがちであり配線構造に起因する遅延時間が大きくなり、信号のタイミングの制約が厳しいクリティカルパスの形成が困難になる場合がある。そこで、近年において、基準格子に対して４５°または１３５°傾いた斜め配線を許可するアーキテクチャーが提案されている。例えば、特許文献１、２などである。
【０００６】
斜め配線の形成を許可することにより、配線長を短くすることが可能になり、クリティカルパスの形成のフレキシビリティを増大することができ、自動レイアウトにおけるレイアウト能力を大幅に向上させることができる。
【０００７】
特許文献１によれば、水平方向と垂直方向の基準配線格子に加えて、その配線格子のピッチＰに対して、√２Ｐのピッチを有する斜め配線格子を設け、斜め配線格子上に斜め配線を形成することが提案されている。この方法によれば、基準配線格子の格子点と斜め配線格子の格子点とが一致するので、異なる配線層間の接続を行うビアの位置をその格子点上にのみ限定することができ、自動レイアウトのアルゴリズムを単純化することができる。
【０００８】
また、特許文献２によれば、上記と同様の斜め配線格子を採用し、水平または垂直配線と斜め配線とが重なり合う接続点において、水平または垂直配線の配線幅を有する第１の導電層と、斜め配線の配線幅を有する第２の導電層と、第１の及び第２の導電層間のビアとを有する接続パターンを設定することが提案されている。つまり、水平または垂直配線幅Ｗに対して、斜め配線幅を√２Ｗにし、それに伴って、ビア形状は水平または垂直配線側は幅Ｗにし、斜め配線側は幅√２Ｗにすることが提案されている。
【０００９】
図１は、上記特許文献１で提案されている斜め配線の一例を示す図である。図中、一点鎖線が基準格子と斜め格子とに対応し、基準格子上に垂直方向の配線１０が形成され、斜め格子上に斜め配線１２が形成される。また、基準格子のピッチＰに対して斜め格子のピッチを√２Ｐにすることで、両格子の格子点が一致し、その一致した格子点にビア１４が形成される。
【００１０】
図２は、グリッドレスアーキテクチャーを示す図である。このアーキテクチャーでは、斜め配線用の格子のピッチも基準格子のピッチＰと等しくして、斜め配線の密度を高くすることができるものの、両格子の格子点が全く一致しないので、自動レイアウトのアルゴリズムが複雑になり、現実的ではなく好ましくない。
【００１１】
【特許文献１】
特開２０００−８２７４３号公報
【００１２】
【特許文献２】
特開２００１−１４２９３１号公報
【００１３】
【発明が解決しようとする課題】
図１に示したとおり、上記の特許文献１，２のアーキテクチャーでは、斜め配線の配線幅が水平及び垂直配線の幅Ｗの√２倍もあり、更に、斜め配線のピッチが基準配線格子のピッチＰの√２倍もあり、斜め配線の配線密度が低くなるという問題を有する。つまり、水平及び垂直配線の配線幅Ｗは回路設計上の最小線幅に設定され、それに伴って、基準配線格子のピッチＰも回路設計上の最小ピッチに設定されているにもかかわらず、斜め配線については、その最小線幅及び最小ピッチに対応することができず、配線密度において無駄が多くなっている。
【００１４】
図３は、上記特許文献２に示された接続点の構造を示す図である。図３（Ａ）には、下層に形成された垂直配線１０と上層に形成された斜め配線１２とが交差する位置にビア形状１４が形成されている。このビア形状の構造を分解すると、図３（Ｂ）の下層配線１０と、図３（Ｃ）の上層配線１２と、図３（Ｄ）のビア形状１４とになる。更に、ビア形状１４は、下層のビア座布団導電層１４Ａと、上層のビア座布団導電層１４Ｂと、それらを接続するビア１４Ｃとで構成される。
【００１５】
上記特許文献２によれば、下層のビア座布団導電層１４Ａは下層配線１０と同じ配線幅Ｗの正方形に、上層のビア座布団導電層１４Ｂは上層配線１２と同じ配線幅√２Ｗの正方形に形成され、それにより、ビア１４Ｃの幅Ｖの両側に位置合わせマージンが確保されている。
【００１６】
このように、上記特許文献２によるアーキテクチャーでは、斜め配線の配線幅が大きくなり、それに伴って配線密度を高くすることができず、高集積化の実現が困難になる。
【００１７】
そこで、本発明の目的は、斜め配線においても水平・垂直配線と同様の最小線幅で最小ピッチを採用することができる配線アーキテクチャーを提供することにある。
【００１８】
更に、本発明の目的は、斜め配線の配線密度を向上させた半導体集積回路装置とそのレイアウト方法を提供することにある。
【００１９】
【課題を解決するための手段】
上記の目的を達成するために、本発明の第１の側面は、
複数の回路素子とそれらを接続する複数の配線とを有する半導体集積回路装置において、
第１の配線層に形成され、水平又は垂直に延び、第１の最小配線幅を有する直交配線と、
前記第１の配線層と異なる第２の配線層に形成され、前記直交配線に対して斜め方向に延び、前記第１の最小配線幅と同等の第２の最小配線幅を有する斜め配線と、
前記直交配線と前記斜め配線とが重なる点に形成され、前記直交配線と前記斜め配線とを接続し、前記第１または第２の配線幅以下のサイズを有するビアとを有し、
前記斜め配線又は直交配線のいずれか一方が、前記ビアが形成される位置に、配線幅が前記第１または第２の最小配線幅より拡大する拡大配線幅領域を有することを特徴とする。
【００２０】
上記の第１の側面によれば、斜め配線の配線幅を水平又は垂直に延びる直交配線の配線幅と同等にして斜め配線の配線密度を高くすることができ、更に、直交配線と斜め配線とを接続するビアの位置では斜め配線（又は直交配線）に拡大配線幅領域が設けられているので、ビアと斜め配線との接続マージンが十分確保され、適切な接続用のビア形状を提供することができる。
【００２１】
上記の目的を達成するために、本発明の第２の側面は、
複数の回路素子とそれらを接続する複数の配線とを有する半導体集積回路装置において、
ピッチＰを有し水平又は垂直方向に延びる基準格子上に形成され、前記ピッチＰ以上の間隔で配置された直交配線と、
前記直交配線に対して４５°又は１３５°傾いた斜め配線とを有し、
前記斜め配線は、前記基準格子の格子点上に形成される第１の斜め配線と、前記基準格子に対してＰ／２ずれた１／２格子と前記基準格子とが交差する１／２格子点上に形成される第２の斜め配線とを有し、更に、当該第１及び第２の斜め配線が、前記ピッチＰに対して（１．５／√２）×Ｐ以上の間隔で配置されていることを特徴とする。
【００２２】
上記第２の側面によれば、斜め配線の最小間隔を１．５／√２Ｐ≒１．０６Ｐと、直交配線の最小間隔Ｐと同程度にすることができ、斜め配線の配線密度を高くすることができる。更に、斜め配線が基準格子の格子点上と、基準格子と１／２格子（ハーフグリッド）とが交差する１／２格子点上とに形成されるので、異なる配線層の斜め配線と直交配線とを接続するビアの位置を、基準格子の格子点と１／２格子点とに限定することができ、自動レイアウトのアルゴリズムを簡単化することができる。
【００２３】
上記第２の側面において、好ましい実施例では、前記斜め配線の最小線幅は、前記直交配線の最小線幅とほぼ同じであることを特徴とする。この実施例では、斜め配線が、直交配線とほぼ同じ最小配線幅で且つほぼ同じ最小配線ピッチであるので、斜め配線の配線密度を直交配線の配線密度と同程度に高くすることができる。
【００２４】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態例を説明する。しかしながら、本発明の保護範囲は、以下の実施の形態例に限定されるものではなく、特許請求の範囲に記載された発明とその均等物にまで及ぶものである。
【００２５】
図４は、第１の実施の形態における配線構造を示す図である。図４（Ａ）には、垂直方向に延びる直交配線１０と、それに対して４５°または１３５°傾いた斜め配線１２と、その交差点に設けられたビア形状（Ｖｉａ ｆｉｇｕｒｅ）１４とが示されている。本実施の形態では、水平又は垂直方向に延びる直交配線１０の最小配線幅Ｗに対して、斜め配線１２の最小配線幅もそれと同等のＷである。また、異なる配線層にそれぞれ形成された直交配線１０と斜め配線１２とが交差する位置に設けられるビア形状１４は、直交配線１０の最小配線幅Ｗ以下のサイズである。
【００２６】
図４（Ｂ）は斜め配線１２を示し、図４（Ｃ）は直交配線１０を示し、図１４（Ｄ）はビア形状１４を示す。ビア形状１４は、図４（Ｄ）の分解図に示されるように、配線幅Ｗよりも小さいサイズＶのビア１４Ｃと、そのビア１４Ｃと接続される下層側のビア座布団導電層１４Ａ及び上層側のビア座布団導電層１４Ｂとで構成される。ビア１４Ｃが矩形、望ましくは正方形の形状をなし、両ビア座布団導電層１４Ａ，１４Ｂはそれと相似形でより大きなサイズの矩形をなす。配線幅Ｗに対してビア１４Ｃの矩形の一辺の長さがＶ（＜Ｗ）に設定され、ビア１４ＣのサイズＶにその周囲の位置合わせマージンＸを加えた長さＶ＋２Ｘが、直交配線１０の配線幅Ｗと等しく（Ｖ＋２Ｘ＝Ｗ）なるように設計されている。そして、ビア座布団導電層１４Ａ，１４Ｂは、一辺がＶ＋２Ｘに設定されている。図４の例では、下層のビア座布団導電層１４Ａが、直交配線１０と同じ方向になるように配置され、その結果、上層のビア座布団導電層１４Ｂの方向は、斜め配線１２とは４５°傾いている。
【００２７】
なお、ビア形状１４とは、自動レイアウト上の仮想的な形状であり、半導体集積回路装置においては、ビア座布団導電層１４Ａ、１４Ｂは、それぞれ直交配線１０と斜め配線１２と合体して実際の配線として形成される。即ち、自動レイアウト上では、下層の導電層内に直交配線１０のデータが形成され、上層の導電層内に斜め配線１２のデータが形成され、そして、ビア形状１４のデータが、直交配線１０と斜め配線１２との交差点に追加される。ビア形状１４のデータは、ビア座布団導電層１４Ａ，１４Ｂのデータとビア１４Ｃのデータとからなる。従って、ビア形状１４のデータが追加されると、下層のビア座布団導電層１４Ａは下層の直交配線１０と合体し（図４（Ｃ）参照）、上層のビア座布団導電層１４Ｂは上層の斜め配線１２と合体する（図４（Ｂ）参照）。
【００２８】
ビア形状１４が前述のサイズに設定されているため、ビア座布団導電層１４Ａ，Ｂと同じ方向の直交配線１０の形状は、最小配線幅Ｗを維持した形状となる。それに対して、ビア座布団導電層と４５°傾いている斜め配線１２の形状は、直交配線１０と重なる位置において、ビア座布団導電層１４Ｂによりその配線幅Ｗが一部拡大する拡大配線幅領域１２ＥＸが形成される。この拡大配線幅領域１２ＥＸは、配線幅Ｗに対して√２Ｗの拡大幅を有する。従って、斜め配線１２の最小配線幅Ｗを直交配線１０の最小配線幅Ｗと同等にして、直交配線１０の配線幅Ｗに適合するビア１４Ｃを設けても、斜め配線１２とビア１４Ｃとの間に適切な位置合わせマージンＸを確保したビア座布団導電層１４Ｂを設けることができる。つまり、図３で示したように、斜め配線の配線幅を√２Ｗと太くする必要はなく、よって、斜め配線の配線ピッチも狭くすることができ、斜め配線の配線密度を上げることができる。
【００２９】
図５は、更に第１の実施の形態におけるビア形状を示す図である。図５（Ａ）は、図４（Ａ）と同様に下層の直交配線１０と上層の斜め配線１２との交差位置にビア形状１４が設けられている。図５（Ｂ）はその拡大図であり、図５（Ｃ）はビア形状１４の水平方向の断面図である。この断面図に示されるとおり、ビア形状１４は、直交配線１０と同じ下層に位置するビア座布団導電層１４Ａと、斜め配線１２と同じ上層に位置するビア座布団導電層１４Ｂと、それらを接続するビア１４Ｃから構成される。そして、正方形などの矩形で１辺の長さがＶのビア１４Ｃに対して、ビア座布団導電層１４Ａ，Ｂは、ビア１４Ｃの両側にマージンＸを加えたＶ＋２Ｘを１辺の長さとする。このビア座布団導電層の長さＶ＋２Ｘは、配線幅Ｗと等しくなるように設計されている。
【００３０】
図５の例では、ビア形状１４の方向が直交配線１０の方向と一致し、それに伴い、図５（Ｄ）に示されるとおり斜め配線１２にビア座布団導電層１４Ｂが追加されて、斜め配線１２には、配線幅が一部拡大する拡大配線幅領域１２ＥＸが形成される。
【００３１】
図６は、更に第１の実施の形態における別のビア形状を示す図である。この例では、ビア形状１４の方向が斜め配線１２の方向と一致する。それに伴って、ビア座布団導電層１４Ａが追加されることに伴い、直交配線１０に、配線幅が一部拡大する拡大配線幅領域１０ＥＸが形成される。従って、斜め配線１２にはビア座布団導電層１４Ｂが追加されても拡大配線幅領域は形成されない。それ以外は、図５の例と同じである。
【００３２】
このように、直交配線と斜め配線とを共に最小線幅Ｗまたはそれと同等の幅にし、ビア形状１４のビアサイズＶは、最小配線幅Ｗ以下に、好ましくはマージンＸだけ最小線幅Ｗより小さくし、ビア形状１４が直交配線又は斜め配線の一方の配線の配線幅内に納まるようにする。但し、他方の配線には部分的に配線幅が拡大する拡大配線幅領域を形成して、他方の配線の配線幅よりもビア形状の斜め方向（対角線方向）のサイズが大きくなることに伴う不都合を解決している。このように、ビアが形成される位置のみ部分的に拡大配線幅領域を設けて斜め配線を最小線幅Ｗにすることで、斜め配線の最小ピッチを狭くすることができ、斜め配線の配線密度を高くすることができる。
【００３３】
図７は、第１の実施の形態における配線レイアウトのフローチャート図である。論理設計により生成されたネットリストのデータが配線レイアウトツールをインストールしたコンピュータに与えられ、配線レイアウトツールの自動配線プログラムが、ネットリストに含まれる回路素子間の接続配線のレイアウトを行う（Ｓ１）。この配線レイアウト工程では、例えば、第１の配線層上にＸ方向配線データを生成し、必要に応じて斜め配線データも生成し、また、第１の配線層と異なる第２の配線層上にＹ方向配線データを生成し、必要に応じて斜め配線データも生成する（Ｓ１０）。この状態では、配線レイアウトツールは、それぞれの配線データを生成する。そして、第１及び第２の配線層間で必要な接続位置を検出し（Ｓ１１）、その接続位置に図５で説明したビア形状データを追加する（Ｓ１２）。ビア形状は、前述の通りＸ方向又はＹ方向の直交配線側のビア座布団導電層と、斜め配線側のビア座布団導電層と、それらを接続するビアとからなる。また、異なる配線層に生成された斜め配線どうしを接続する場合も、同様のビア形状が追加される。このビア形状の追加に伴い、斜め配線の一部に前述の配線幅拡大領域が生成される。
【００３４】
自動レイアウト工程Ｓ１により回路素子間を接続する配線データが生成された後、その生成された配線に付随する抵抗成分Ｒと容量成分Ｃとが抽出される（Ｓ２）。抵抗成分Ｒは主に配線の太さと長さに依存し、容量成分Ｃは主に配線と上下左右を含む周囲の導電層との寄生容量に依存する。ＲＣ抽出工程Ｓ２により配線の抵抗成分Ｒと容量成分Ｃとが求められた後、各配線のデレイ時間が計算され（Ｓ３）、配線レイアウトされたＬＳＩのタイミング検証が行われる（Ｓ４）。このタイミング検証工程では、あるゲートの出力信号がその出力端子に接続された配線の遅延時間を経由して、次段のゲートの入力端子に供給された時に、適切な動作が可能か否かなどをチェックする。タイミング検証工程Ｓ４を行うためには、各配線のデレイ時間を抽出しておく必要がある。
【００３５】
タイミング検証工程Ｓ４で正常に動作することが確認されなければ、再度配線レイアウト工程Ｓ１からやり直しされる。一方、正常に動作することが確認されれば、レイアウト工程は終了する。
【００３６】
上記のビア形状を利用することで、斜め配線の最小配線幅を直交配線の最小配線幅と同等にしても、それらを接続するビアを適切な接続状態にすることができる。そして、斜め配線を直交配線と同等の最小配線幅にすることにより、斜め配線の配線密度も直交配線の配線密度と同等にすることができる。つまり、斜め配線の最小間隔を直交配線の最小間隔と同程度にすることができる。
【００３７】
図８は、第２の実施の形態における斜め配線のレイアウト・アーキテクチャを説明する図である。図８には、直交配線が配置される水平方向（Ｘ方向）と垂直方向（Ｙ方向）に延びる基準格子２０（図中実線）と、その基準格子２０に対してそのピッチＰの半分ピッチＰ／２ずれた１／２格子２２（図中波線）とが示されている。本実施の形態では、斜め配線は直交配線に対して４５°または１３５°の角度で傾いている。更に、斜め配線は、基準格子２０の格子点２１（図中黒丸）上に配置される第１の斜め配線１２Ａと、基準格子２０（実線の格子）と１／２格子２２（波線の格子）とが交差する１／２格子点２３（図中白丸）上に配置される第２の斜め配線１２Ｂとを有する。そして、斜め配線１２Ａ，１２Ｂ間の最小間隔が、ピッチＰに対して（１．５／√２）×Ｐに設定されている。つまり、斜め配線間の間隔は、（１．５／√２）×Ｐ以上になる。
【００３８】
図８中には、全ての斜め配線が最小間隔で配置されているので、第１の斜め配線１２Ａと第２の斜め配線１２Ｂとが交互に配置される。第１の斜め配線１２Ａは、基準格子２０の格子点２１上に配置されるので、第１の斜め配線が連続して配置される場合は、その間隔は√２Ｐになり、同様に、第２の斜め配線１２Ｂは、１／２格子点２３上に配置されるので、第２の斜め配線が連続して配置される場合は、その間隔も√２Ｐになる。しかし、第１の斜め配線１２Ａと第２の斜め配線１２Ｂとが交互に配置されれば、その間隔は（１．５／√２）×Ｐ＝１．０６Ｐとなり、この間隔は、直交配線の最小間隔Ｐとほぼ等しい長さになる。しかも、直交配線と斜め配線とが交差する位置は、格子点２１または１／２格子点２３のみであるので、ビア形状が生成される可能性のある位置が一致し、レイアウトアルゴリズムを簡単化することができる。つまり、図２のようなグリッドレスのアーキテクチャにはならない。
【００３９】
図８の斜め配線のレイアウト・アーキテクチャによれば、斜め配線１２を最小線幅（１．５／√２）×Ｐで配置すると、直交配線との間に形成されるビア形状の配置位置は、次のような関係を持つ。まず、第１の斜め配線１２Ａは、基準格子の格子点２１の位置で直交配線と交差するので、その格子点２１の位置にビア形状が配置される。更に、第１の斜め配線に隣接する第２の斜め配線１２Ｂは、上記交差位置の格子点２１からＸ及びＹ方向に１．５Ｐ隔てた位置で、同じ直交配線と交差する。つまり、黒丸の格子点２１とそれに水平方向または垂直方向で隣接する白丸の１／２格子点２３とは、１．５Ｐの間隔を有する。また、黒丸の格子点２１と、それに隣接する白丸の格子点２３とは、Ｘ及びＹ方向の桂馬飛び２５の位置に配置される。逆に言えば、第１の斜め配線１２Ａと直交配線とのビアの位置と、第２の斜め配線１２Ｂと直交配線とのビアの位置とは、水平、垂直方向では１．５Ｐ隔てて配置され、斜め方向では桂馬飛び２５の位置に配置される。桂馬飛びの位置とは、ＸまたはＹ方向に距離Ｐ移動し、更にそれと直交する方向に距離Ｐ／２移動した位置である。
【００４０】
図８に示した斜め配線のレイアウト・アーキテクチャにすることで、斜め配線の最小間隔を直交配線の最小間隔Ｐとほぼ同じ間隔（１．０６Ｐ）にすることができ、斜め配線の配線密度を直交配線と同程度に高めることができ、しかも、ビア形状の位置を格子点２１と１／２格子点２３の位置に限定することができる。
【００４１】
なお、直交配線は、基準格子２０上と共に、１／２格子２２上にも配置可能である。その場合は、直交配線は、第１の斜め配線１２Ａとは１／２格子２２の格子点上で交差するのでその位置にビア形状が配置される。また、その直交配線は、第２の斜め配線１２Ｂとは１／２格子点２３上で交差する。
【００４２】
図８に示した斜め配線のレイアウト・アーキテクチャーに基づいて、図７の配線レイアウトツールがデザインされれば、自動配線レイアウト工程Ｓ１において、斜め配線が最小間隔１．０６Ｐでレイアウトされ、その配線密度が高くなる。
【００４３】
図９、図１０は、本実施の形態における斜め配線のレイアウト・アーキテクチャによる斜め配線の配置を説明する図である。図９には、基準格子（一点鎖線）２０の垂直格子上に配置された複数の直交配線１０が生成され、更に、上層の位置に斜め配線１２Ａが生成されている。この斜め配線は、基準格子２０の格子点上に配置される第１の斜め配線に対応し、従って、Ｙ方向の直交配線１０とは格子点上に配置されるビア形状１４を介して接続される。
【００４４】
図１０には、基準格子（一点鎖線）２０と、その格子ピッチＰの半分であるＰ／２ずれた水平方向の１／２格子（破線）２２が示されている。そして、図９に示した第１の斜め配線１２Ａ（１）に隣接して、最小間隔で配置された別の斜め配線１２Ｂ（１）、１２Ｂ（２）、１２Ａ（２）が配置されている。
【００４５】
第１の斜め配線１２Ａ（１）と最左端に配置されている直交配線１０とは、格子点上のビア１４（１）で接続されている。そして、その下の第２の斜め配線１２Ｂ（１）と最左端の直交配線１０とは、ビア１４（１）から１．５Ｐの距離隔てた位置に配置されるビア１４（２）で接続可能である。つまり、隣接する第２の斜め配線１２Ｂ（１）は、最左端の直交配線１０上であって、ビア１４（１）から１．５Ｐの距離離れた位置で交差するように配置されれば良い。
【００４６】
また、第１の斜め配線１２Ａ（１）に対して垂直方向に隣接する第２の斜め配線１２Ｂ（２）は、最左端の直交配線１０の右隣の直交配線と、ビア１４（１）から桂馬飛びの位置のビア１４（３）で接続可能な位置に配置される。この第２の斜め配線１２Ｂ（２）に対して垂直方向に隣接する第１の斜め配線１２Ａ（２）は、ビア１４（３）から桂馬飛びの位置のビアで接続可能な位置に配置される。
【００４７】
図１０に示されるように、第１の斜め配線１２Ａを基準格子２０の格子点上に配置し、第２の斜め配線１２Ｂを１／２格子点上に配置することで、斜め配線の最小間隔を直交配線の最小間隔Ｐと同程度（１．０６Ｐ）にすることができ、斜め配線の配線密度を直交配線の配線密度と同程度にすることができる。更に、ビア形状を生成することに伴って、斜め配線１２には拡大配線幅領域が発生するが、上記のように隣接するビア形状の位置は桂馬飛びの関係になっているので、その拡大配線幅領域による最小配線幅への悪影響はほとんどない。
【００４８】
図１１は、本実施の形態における斜め配線の配置例を示す図である。図１１の例は、図１０と同様に、複数のＹ方向の直交配線１０（１）〜１０（５）と複数の斜め配線１２Ａ（１）（２）、１２Ｂ（１）（２）との関係を示す。斜め配線１２Ａ（１）と直交配線１０（２）とのビア１４（１）を中心に見ると、隣接する斜め配線１２Ｂ（１）、１２Ｂ（２）と直交配線１０（２）との交差位置は、ビア１４（２）、１４（４）のように、ビア１４（１）から１．５Ｐの距離にある。また、隣接する斜め配線１２Ｂ（１）、１２Ｂ（２）と隣接する直交配線１０（１）、１０（３）との交差位置は、ビア１４（３）、１４（５）のように、ビア１４（１）から桂馬飛びの位置にある。
【００４９】
図１２は、本実施の形態における斜め配線の配置例を示す図である。この例では、右肩上がりの斜め配線１２Ａ（１）、１２Ｂ（１）（２）が、複数のＹ方向の直交配線１０（１）〜１０（４）と交差している。この場合も、直交配線１０（２）と第１の斜め配線１２Ａ（１）とは、格子点上のビア１４（１）で接続可能になっている。また、隣接する第２の斜め配線１２Ｂ（１），（２）は、直交配線１０（２）とビア１４（１）から１．５Ｐの距離の位置１４（２）（４）で交差し、接続可能になる。更に、第２の斜め配線１２Ｂ（１），（２）は、直交配線１０（１）、１０（３）と、ビア１４（１）から桂馬飛びの位置１４（３）（５）で交差し、接続可能になる。このような交差位置に隣接する斜め配線を配置することで、交差位置を格子点と１／２格子点上にすると共に、斜め配線の配線間隔を狭くして配線密度を高くすることができる。
【００５０】
図１３、図１４は、本実施の形態における斜め配線の配置例を示す図である。この例では、Ｘ方向の直交配線１０（１）〜１０（４）と斜め配線とが交差する例である。いずれの場合も、直交配線１０（２）と第１の斜め配線１２Ａ（１）との交差位置に対して、隣接する第２の斜め配線１２Ｂ（１）、１２Ｂ（２）のビアの位置は、左右方向に１．５Ｐの距離と、上下に桂馬飛びの位置である。これらの交差位置の関係は、図１１、図１２で説明したのと同じである。
【００５１】
図１５は、本実施の形態における斜め配線を利用した配線レイアウト例を示す図である。この例では、ゲートＧ１〜Ｇ４の出力が、ゲートＧ１１〜Ｇ１４の入力にそれぞれ接続され、そのための接続配線に斜め配線が利用されている。ゲートＧ１とＧ１１とは、Ｘ方向の直交配線１０（１）と、ビア１４（１）と、第２の斜め配線１２Ｂ（１）と、ビア１４（１１）と、直交配線１０（５）とからなる配線により接続され、同様に、ゲートＧ２とＧ１２とは、直交配線１０（２）と、ビア１４（２）と、第１の斜め配線１２Ａ（１）と、ビア１４（１２）と、直交配線１０（６）とからなる配線により接続され、ゲートＧ３とＧ１３とは、直交配線１０（３）と、ビア１４（３）と、第２の斜め配線１２Ｂ（２）と、ビア１４（１３）と、直交配線１０（７）とからなる配線により接続され、ゲートＧ４とＧ１４とは、直交配線１０（４）と、ビア１４（４）と、第１の斜め配線１２Ａ（２）と、ビア１４（１４）と、直交配線１０（８）とからなる配線により接続されている。
【００５２】
そして、近接する斜め配線とＸ方向の直交配線とのビアの位置は、図１５に示されるとおり、桂馬飛びの位置に配置される（図中１４（１）〜（４）及び１４（１１）〜（１４））。
【００５３】
図１６は、本実施の形態における斜め配線を利用した配線レイアウト例を示す図である。この例では、ゲートＧ５の出力が、ゲートＧ１１〜Ｇ１４の入力にそれぞれ接続され、そのための接続配線に斜め配線が利用されている。つまり、ゲート５の出力は、直交配線１０（５）から、ビア１４（２１）と、斜め配線１２Ｂ（１）、直交配線１０（５）を経由してゲートＧ１１の入力に接続されている。他のゲートＧ１２，Ｇ１３，Ｇ１４の入力に対しても同様の配線で接続される。この例では、直交配線１０（５）と隣接する斜め配線１２Ｂ（１）、１２Ａ（１），１２Ｂ（２），１２Ａ（２）とは、１．５Ｐ間隔のビア１４（２１）〜１３（２４）で接続される。
【００５４】
図１５、図１６の斜め配線は、配線間隔が１．０６Ｐと狭いので、その配線密度を高くすることができ、狭い領域の占有によりゲート間接続を可能にしている。斜め配線の間隔を図１に示したように√２Ｐにすると、配線密度が低くなり、図１５，図１６に比較するとゲート間接続配線のためにより広い領域を必要とすることになることが、図１５、図１６から理解できる。
【００５５】
図１７は、本実施の形態における斜め配線を利用した配線レイアウト例を示す図である。この例では、下層側にＹ方向の直交配線１０（１）〜１０（４）が設けられ、上層側に斜め配線１２Ａ、１２Ｂ（１）〜（４）が設けられている。上層の斜め配線は左肩上がりの配線と右肩上がりの配線とが混在している。また、直交配線１０（１）は配線幅が広いが、斜め配線とのビア形状の位置は、第１の斜め配線１２Ａとは基準格子２０の格子点上に、第２の斜め配線１２Ｂ（１）とは１／２格子２２の１／２格子点上にそれぞれ配置される。また、第２の斜め配線１２Ｂ（３）と１２Ｂ（２）とは、最小間隔（１．０６Ｐ）の２倍の距離を隔てて配置されている。更に、同じ直交配線１０（２）上で隣接する斜め配線とのビアは、１．５Ｐの間隔を隔てて配置され、その直交配線１０（２）と直交する方向の隣接するビアは、桂馬飛びの位置に配置される。
【００５６】
図１８は、本実施の形態における斜め配線を利用した配線レイアウト例を示す図である。この例では、下層側に斜め配線１２Ａ（１）（２）と１２Ｂ（１）（２）とが設けられ、上層側にＸ方向に延びる直交配線１０（１）〜（４）と、Ｙ方向に延びる直交配線１０（５）とが設けられている。この例では、同じ直交配線上で隣接する斜め配線とのビアは、１．５Ｐの間隔を隔てて配置されている。更に、第２の斜め配線１２Ｂ（２）と接続される直交配線１０（５）は、１／２格子２２上に配置されている。このように、直交配線は、基準格子２０上に配置されると共に、１／２格子２２上に配置されても良い。
【００５７】
図１９は、第２の実施の形態における斜め配線のレイアウトアーキテクチャの変形例を示す図である。図８の例では、斜め配線１２Ａ，１２Ｂが１．５／√２・Ｐピッチで配置されていたが、図１９では、１．５／√２・Ｐピッチで配置される斜め配線群と図１に示したように√２Ｐピッチで配置される斜め配線群とが混在している。つまり、第２の実施の形態では、図１に示したような基準格子の格子点２１上に配置される斜め配線の存在を排除するものではなく、基準格子の格子点上の斜め配線と、１／２格子の格子点上の斜め配線とが混在し、更に、１．５／√２・Ｐピッチで配置される斜め配線と√２Ｐピッチで配置される斜め配線とが混在しても良い。
【００５８】
以上、実施の形態例をまとめると以下の付記の通りである。
【００５９】
（付記１）複数の回路素子とそれらを接続する複数の配線とを有する半導体集積回路装置において、
第１の配線層に形成され、水平又は垂直に延び、第１の最小配線幅を有する直交配線と、
前記第１の配線層と異なる第２の配線層に形成され、前記直交配線に対して斜め方向に延び、前記第１の最小配線幅と同等の第２の最小配線幅を有する斜め配線と、
前記直交配線と前記斜め配線とが重なる点に形成され、前記直交配線と前記斜め配線とを接続し、前記第１または第２の配線幅以下のサイズを有するビアとを有し、
前記斜め配線又は直交配線のいずれか一方が、前記ビアが形成される位置に、配線幅が前記第１または第２の最小配線幅より拡大する拡大配線幅領域を有することを特徴とする半導体集積回路装置。
【００６０】
（付記２）付記１において、
前記ビアは、１辺の長さが前記第１または第２の最小配線幅より短い矩形形状を有し、当該矩形が前記斜め配線または直交配線のいずれか一方の配線と同じ方向を有し、いずれか他方の配線が前記拡大配線幅領域を有することを特徴とする半導体集積回路。
【００６１】
（付記３）複数の回路素子とそれらを接続する複数の配線とを有する半導体集積回路の配線レイアウト方法において、
第１の配線層に形成され、水平又は垂直に延び、第１の最小配線幅を有する直交配線データを発生する工程と、
前記第１の配線層と異なる第２の配線層に形成され、前記直交配線に対して斜め方向に延び、前記第１の最小配線幅と同等の第２の最小配線幅を有する斜め配線データを発生する工程と、
前記直交配線と前記斜め配線とが重なる点に、前記第１または第２の配線幅以下のサイズを有するビアと、前記第１の配線層に形成され前記ビアより大きい第１のビア座布団導電層と、前記第２の配線層に形成され前記ビアより大きい第２のビア座布団導電層とからなるビア形状データを発生する工程とを有し、
前記第１または第２のビア座布団導電層が前記直交配線または斜め配線の最小配線幅より大きいことを特徴とする半導体装置の配線レイアウト方法。
【００６２】
（付記４）付記３において、
前記ビアは、１辺の長さが前記第１の最小配線幅より短い第１の矩形形状を有し、
前記第１及び第２のビア座布団導電層が、前記第１の矩形より大きな第２の矩形形状を有し、当該第２の矩形が前記斜め配線または直交配線のいずれか一方の配線と同じ方向を有し、いずれか他方の配線が前記第１または第２のビア座布団導電層によってその配線幅が前記第１または第２の最小配線幅より拡大する拡大配線幅領域を有することを特徴とする半導体装置のレイアウト方法。
【００６３】
（付記５）付記３において、
前記ビアは、１辺の長さが前記第１の最小配線幅より短い第１の矩形形状を有し、
前記第１及び第２のビア座布団導電層が、前記第１の矩形より大きな第２の矩形形状を有し、当該第２の矩形が前記直交配線と同じ方向を有し、前記斜め配線が前記第２のビア座布団導電層によってその配線幅が前記第２の最小配線幅より拡大する拡大配線幅領域を有することを特徴とする半導体装置のレイアウト方法。
【００６４】
（付記６）複数の回路素子とそれらを接続する複数の配線とを有する半導体集積回路装置において、
ピッチＰを有し水平又は垂直方向に延びる基準格子上に形成され、前記ピッチＰ以上の間隔で配置された直交配線と、
前記直交配線に対して４５°又は１３５°傾いた斜め配線とを有し、
前記斜め配線は、前記基準格子の格子点上に形成される第１の斜め配線と、前記基準格子に対してＰ／２ずれた１／２格子と前記基準格子とが交差する１／２格子点上に形成される第２の斜め配線とを有し、更に、当該第１及び第２の斜め配線が、前記ピッチＰに対して（１．５／√２）×Ｐ以上の間隔で配置されていることを特徴とする半導体集積回路装置。
【００６５】
（付記７）付記６において、
前記直交配線は、前記基準格子上に加えて前記１／２格子上にも形成されることを特徴とする半導体集積回路装置。
【００６６】
（付記８）付記６において、
前記斜め配線の最小線幅は、前記直交配線の最小線幅とほぼ同じであることを特徴とする半導体集積回路装置。
【００６７】
（付記９）付記６において、
前記直交配線上において、当該直交配線と前記第１及び第２の斜め配線とが交差する位置が、最小で１．５Ｐピッチの間隔を有することを特徴とする半導体集積回路装置。
【００６８】
（付記１０）付記６において、
所定の直交配線と所定の斜め配線との交差位置に対して桂馬飛びの位置に、前記所定の直交配線に隣接する直交配線と前記所定の斜め配線に隣接する斜め配線とが交差することを特徴とする半導体集積回路装置。
【００６９】
（付記１１）複数の回路素子とそれらを接続する複数の配線とを有する半導体集積回路の配線レイアウト方法において、
第１の配線層に、ピッチＰを有し水平又は垂直方向に延びる基準格子上に、前記ピッチＰ以上の間隔で直交配線データを生成する工程と、
前記直交配線に対して４５°又は１３５°傾いた斜め配線データであって、前記基準格子の格子点上に形成される第１の斜め配線データと、前記基準格子に対してＰ／２ずれた１／２格子と前記基準格子とが交差する１／２格子点上に形成される第２の斜め配線データとを、前記第１の配線層と異なる第２の配線層に生成する工程とを有し、
前記第１及び第２の斜め配線が、前記ピッチＰに対して（１．５／√２）×Ｐ以上の間隔で配置されることを特徴とする半導体集積回路の配線レイアウト方法。
【００７０】
（付記１２）付記１１において、
前記直交配線データを生成する工程は、前記基準格子上に加えて前記１／２格子上にも形成される直交配線データを生成することを特徴とする半導体集積回路の配線レイアウト方法。
【００７１】
（付記１３）付記１１において、
前記直交配線データは、第１の最小線幅を有し、前記斜め配線データは、前記第１の最小線幅と同等の第２の最小線幅を有することを特徴とする半導体集積回路の配線レイアウト方法。
【００７２】
（付記１４）付記１３において、
更に、前記直交配線と前記斜め配線とが重なる点に、前記第１または第２の配線幅以下のサイズを有するビアと、前記第１の配線層に形成され前記ビアより大きい第１のビア座布団導電層と、前記第２の配線層に形成され前記ビアより大きい第２のビア座布団導電層とからなるビア形状データを発生する工程を有し、
前記第１または第２のビア座布団導電層が前記直交配線または斜め配線の最小配線幅より大きいことを特徴とする半導体装置の配線レイアウト方法。
【００７３】
（付記１５）複数の回路素子とそれらを接続する複数の配線とを有する半導体集積回路の配線レイアウト手順をコンピュータに実行させるレイアウトプログラムにおいて、前記配線レイアウト手順は、
第１の配線層に形成され、水平又は垂直に延び、第１の最小配線幅を有する直交配線データを発生する工程と、
前記第１の配線層と異なる第２の配線層に形成され、前記直交配線に対して斜め方向に延び、前記第１の最小配線幅と同等の第２の最小配線幅を有する斜め配線データを発生する工程と、
前記直交配線と前記斜め配線とが重なる点に、前記第１または第２の配線幅以下のサイズを有するビアと、前記第１の配線層に形成され前記ビアより大きい第１のビア座布団導電層と、前記第２の配線層に形成され前記ビアより大きい第２のビア座布団導電層とからなるビア形状データを発生する工程とを有し、
前記第１または第２のビア座布団導電層が前記直交配線または斜め配線の最小配線幅より大きいことを特徴とする半導体装置の配線レイアウトプログラム。
【００７４】
（付記１６）複数の回路素子とそれらを接続する複数の配線とを有する半導体集積回路の配線レイアウト手順をコンピュータに実行させるレイアウトプログラムにおいて、前記配線レイアウト手順は、
第１の配線層に、ピッチＰを有し水平又は垂直方向に延びる基準格子上に、前記ピッチＰ以上の間隔で直交配線データを生成する工程と、
前記直交配線に対して４５°又は１３５°傾いた斜め配線データであって、前記基準格子の格子点上に形成される第１の斜め配線データと、前記基準格子に対してＰ／２ずれた１／２格子と前記基準格子とが交差する１／２格子点上に形成される第２の斜め配線データとを、前記第１の配線層と異なる第２の配線層に生成する工程とを有し、
前記第１及び第２の斜め配線が、前記ピッチＰに対して（１．５／√２）×Ｐ以上の間隔で配置されることを特徴とする半導体集積回路の配線レイアウトプログラム。
【００７５】
【発明の効果】
以上、本発明によれば、十分なビア座布団導電層を有するビア形状を追加することにより適切な接続マージンを確保することができ、斜め配線の配線幅を狭くすることができる。また、ビアの位置の格子点や１／２格子点上に限定しつつ、斜め配線の最小間隔を直交配線の最小間隔と同等にすることができる。
【図面の簡単な説明】
【図１】特許文献１で提案されている斜め配線の一例を示す図である。
【図２】グリッドレスアーキテクチャーを示す図である。
【図３】特許文献２に示された接続点の構造を示す図である。
【図４】第１の実施の形態における配線構造を示す図である。
【図５】更に第１の実施の形態におけるビア形状を示す図である。
【図６】更に第１の実施の形態における別のビア形状を示す図である。
【図７】第１の実施の形態における配線レイアウトのフローチャート図である。
【図８】本実施の形態における斜め配線のレイアウト・アーキテクチャを説明する図である。
【図９】本実施の形態における斜め配線のレイアウト・アーキテクチャによる斜め配線の配置を説明する図である。
【図１０】本実施の形態における斜め配線のレイアウト・アーキテクチャによる斜め配線の配置を説明する図である。
【図１１】本実施の形態における斜め配線の配置例を示す図である。
【図１２】本実施の形態における斜め配線の配置例を示す図である。
【図１３】本実施の形態における斜め配線の配置例を示す図である。
【図１４】本実施の形態における斜め配線の配置例を示す図である。
【図１５】本実施の形態における斜め配線を利用した配線レイアウト例を示す図である。
【図１６】本実施の形態における斜め配線を利用した配線レイアウト例を示す図である。
【図１７】本実施の形態における斜め配線を利用した配線レイアウト例を示す図である。
【図１８】本実施の形態における斜め配線を利用した配線レイアウト例を示す図である。
【図１９】第２の実施の形態における斜め配線のレイアウトアーキテクチャの変形例を示す図である。
【符号の説明】
１０：直交配線、１２：斜め配線、１２Ａ：第１の斜め配線
１２Ｂ：第２の斜め配線、１４：ビア形状、２０：基準格子
２１：基準格子の格子点、２２：１／２格子、２３：１／２格子点
【発明の属する技術分野】
本発明は、斜め方向配線を有する半導体集積回路装置及びそのレイアウト方向に関し、特に、斜め方向配線の幅を狭くすることができ、それにより斜め方向配線の密度を高くすることができる半導体集積回路装置及びそのレイアウト方法に関する。
【０００２】
【従来の技術】
半導体集積回路装置（ＬＳＩ）は、半導体基板に形成された複数の回路素子間を基板上の多層配線層内の配線で接続して大規模な回路を構成する。この多層配線層内の配線は膨大な数に及ぶため、通常、マニュアルによるレイアウトではなく、コンピュータプログラムによる自動レイアウトツールにより自動レイアウトされる。この自動レイアウトツールによる設計では、垂直方向及び水平方向に延びる配線を組み合わせて、回路素子間の接続配線を形成する。
【０００３】
この自動レイアウト方法は、グリッドアーキテクチャーとプリファードディレクションとをベースとする。グリッドアーキテクチャーでは、水平方向と垂直方向に一定のピッチで定義された基準格子（スタンダードグリッド）に沿って水平方向及び垂直方向の配線を形成する。そのため、配線は全て基準格子上に配置され、格子ピッチの整数倍の間隔で配置されて、よって、データ処理や配線検索などのアルゴリズムを単純化することができる。一方、プリファードディレクションでは、第１の配線層は垂直方向のみの配線を形成し、その上層または下層の第２の配線層は水平方向のみの配線を形成するアーキテクチャーであり、各配線層内の配線方向を限定的にすることにより、自動レイアウトのアルゴリズムを単純化することができる。
【０００４】
上記のレイアウト・アーキテクチャでは、配線が必ず格子上に位置し、且つ異なる層の配線を接続する接続点が格子点上に位置することになり、自動レイアウトのアルゴリズムを単純化できるメリットを有する。
【０００５】
しかしながら、このアーキテクチャーは水平方向と垂直方向の配線の組合せのみで回路素子間を接続するので、配線長が長くなりがちであり配線構造に起因する遅延時間が大きくなり、信号のタイミングの制約が厳しいクリティカルパスの形成が困難になる場合がある。そこで、近年において、基準格子に対して４５°または１３５°傾いた斜め配線を許可するアーキテクチャーが提案されている。例えば、特許文献１、２などである。
【０００６】
斜め配線の形成を許可することにより、配線長を短くすることが可能になり、クリティカルパスの形成のフレキシビリティを増大することができ、自動レイアウトにおけるレイアウト能力を大幅に向上させることができる。
【０００７】
特許文献１によれば、水平方向と垂直方向の基準配線格子に加えて、その配線格子のピッチＰに対して、√２Ｐのピッチを有する斜め配線格子を設け、斜め配線格子上に斜め配線を形成することが提案されている。この方法によれば、基準配線格子の格子点と斜め配線格子の格子点とが一致するので、異なる配線層間の接続を行うビアの位置をその格子点上にのみ限定することができ、自動レイアウトのアルゴリズムを単純化することができる。
【０００８】
また、特許文献２によれば、上記と同様の斜め配線格子を採用し、水平または垂直配線と斜め配線とが重なり合う接続点において、水平または垂直配線の配線幅を有する第１の導電層と、斜め配線の配線幅を有する第２の導電層と、第１の及び第２の導電層間のビアとを有する接続パターンを設定することが提案されている。つまり、水平または垂直配線幅Ｗに対して、斜め配線幅を√２Ｗにし、それに伴って、ビア形状は水平または垂直配線側は幅Ｗにし、斜め配線側は幅√２Ｗにすることが提案されている。
【０００９】
図１は、上記特許文献１で提案されている斜め配線の一例を示す図である。図中、一点鎖線が基準格子と斜め格子とに対応し、基準格子上に垂直方向の配線１０が形成され、斜め格子上に斜め配線１２が形成される。また、基準格子のピッチＰに対して斜め格子のピッチを√２Ｐにすることで、両格子の格子点が一致し、その一致した格子点にビア１４が形成される。
【００１０】
図２は、グリッドレスアーキテクチャーを示す図である。このアーキテクチャーでは、斜め配線用の格子のピッチも基準格子のピッチＰと等しくして、斜め配線の密度を高くすることができるものの、両格子の格子点が全く一致しないので、自動レイアウトのアルゴリズムが複雑になり、現実的ではなく好ましくない。
【００１１】
【特許文献１】
特開２０００−８２７４３号公報
【００１２】
【特許文献２】
特開２００１−１４２９３１号公報
【００１３】
【発明が解決しようとする課題】
図１に示したとおり、上記の特許文献１，２のアーキテクチャーでは、斜め配線の配線幅が水平及び垂直配線の幅Ｗの√２倍もあり、更に、斜め配線のピッチが基準配線格子のピッチＰの√２倍もあり、斜め配線の配線密度が低くなるという問題を有する。つまり、水平及び垂直配線の配線幅Ｗは回路設計上の最小線幅に設定され、それに伴って、基準配線格子のピッチＰも回路設計上の最小ピッチに設定されているにもかかわらず、斜め配線については、その最小線幅及び最小ピッチに対応することができず、配線密度において無駄が多くなっている。
【００１４】
図３は、上記特許文献２に示された接続点の構造を示す図である。図３（Ａ）には、下層に形成された垂直配線１０と上層に形成された斜め配線１２とが交差する位置にビア形状１４が形成されている。このビア形状の構造を分解すると、図３（Ｂ）の下層配線１０と、図３（Ｃ）の上層配線１２と、図３（Ｄ）のビア形状１４とになる。更に、ビア形状１４は、下層のビア座布団導電層１４Ａと、上層のビア座布団導電層１４Ｂと、それらを接続するビア１４Ｃとで構成される。
【００１５】
上記特許文献２によれば、下層のビア座布団導電層１４Ａは下層配線１０と同じ配線幅Ｗの正方形に、上層のビア座布団導電層１４Ｂは上層配線１２と同じ配線幅√２Ｗの正方形に形成され、それにより、ビア１４Ｃの幅Ｖの両側に位置合わせマージンが確保されている。
【００１６】
このように、上記特許文献２によるアーキテクチャーでは、斜め配線の配線幅が大きくなり、それに伴って配線密度を高くすることができず、高集積化の実現が困難になる。
【００１７】
そこで、本発明の目的は、斜め配線においても水平・垂直配線と同様の最小線幅で最小ピッチを採用することができる配線アーキテクチャーを提供することにある。
【００１８】
更に、本発明の目的は、斜め配線の配線密度を向上させた半導体集積回路装置とそのレイアウト方法を提供することにある。
【００１９】
【課題を解決するための手段】
上記の目的を達成するために、本発明の第１の側面は、
複数の回路素子とそれらを接続する複数の配線とを有する半導体集積回路装置において、
第１の配線層に形成され、水平又は垂直に延び、第１の最小配線幅を有する直交配線と、
前記第１の配線層と異なる第２の配線層に形成され、前記直交配線に対して斜め方向に延び、前記第１の最小配線幅と同等の第２の最小配線幅を有する斜め配線と、
前記直交配線と前記斜め配線とが重なる点に形成され、前記直交配線と前記斜め配線とを接続し、前記第１または第２の配線幅以下のサイズを有するビアとを有し、
前記斜め配線又は直交配線のいずれか一方が、前記ビアが形成される位置に、配線幅が前記第１または第２の最小配線幅より拡大する拡大配線幅領域を有することを特徴とする。
【００２０】
上記の第１の側面によれば、斜め配線の配線幅を水平又は垂直に延びる直交配線の配線幅と同等にして斜め配線の配線密度を高くすることができ、更に、直交配線と斜め配線とを接続するビアの位置では斜め配線（又は直交配線）に拡大配線幅領域が設けられているので、ビアと斜め配線との接続マージンが十分確保され、適切な接続用のビア形状を提供することができる。
【００２１】
上記の目的を達成するために、本発明の第２の側面は、
複数の回路素子とそれらを接続する複数の配線とを有する半導体集積回路装置において、
ピッチＰを有し水平又は垂直方向に延びる基準格子上に形成され、前記ピッチＰ以上の間隔で配置された直交配線と、
前記直交配線に対して４５°又は１３５°傾いた斜め配線とを有し、
前記斜め配線は、前記基準格子の格子点上に形成される第１の斜め配線と、前記基準格子に対してＰ／２ずれた１／２格子と前記基準格子とが交差する１／２格子点上に形成される第２の斜め配線とを有し、更に、当該第１及び第２の斜め配線が、前記ピッチＰに対して（１．５／√２）×Ｐ以上の間隔で配置されていることを特徴とする。
【００２２】
上記第２の側面によれば、斜め配線の最小間隔を１．５／√２Ｐ≒１．０６Ｐと、直交配線の最小間隔Ｐと同程度にすることができ、斜め配線の配線密度を高くすることができる。更に、斜め配線が基準格子の格子点上と、基準格子と１／２格子（ハーフグリッド）とが交差する１／２格子点上とに形成されるので、異なる配線層の斜め配線と直交配線とを接続するビアの位置を、基準格子の格子点と１／２格子点とに限定することができ、自動レイアウトのアルゴリズムを簡単化することができる。
【００２３】
上記第２の側面において、好ましい実施例では、前記斜め配線の最小線幅は、前記直交配線の最小線幅とほぼ同じであることを特徴とする。この実施例では、斜め配線が、直交配線とほぼ同じ最小配線幅で且つほぼ同じ最小配線ピッチであるので、斜め配線の配線密度を直交配線の配線密度と同程度に高くすることができる。
【００２４】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態例を説明する。しかしながら、本発明の保護範囲は、以下の実施の形態例に限定されるものではなく、特許請求の範囲に記載された発明とその均等物にまで及ぶものである。
【００２５】
図４は、第１の実施の形態における配線構造を示す図である。図４（Ａ）には、垂直方向に延びる直交配線１０と、それに対して４５°または１３５°傾いた斜め配線１２と、その交差点に設けられたビア形状（Ｖｉａ ｆｉｇｕｒｅ）１４とが示されている。本実施の形態では、水平又は垂直方向に延びる直交配線１０の最小配線幅Ｗに対して、斜め配線１２の最小配線幅もそれと同等のＷである。また、異なる配線層にそれぞれ形成された直交配線１０と斜め配線１２とが交差する位置に設けられるビア形状１４は、直交配線１０の最小配線幅Ｗ以下のサイズである。
【００２６】
図４（Ｂ）は斜め配線１２を示し、図４（Ｃ）は直交配線１０を示し、図１４（Ｄ）はビア形状１４を示す。ビア形状１４は、図４（Ｄ）の分解図に示されるように、配線幅Ｗよりも小さいサイズＶのビア１４Ｃと、そのビア１４Ｃと接続される下層側のビア座布団導電層１４Ａ及び上層側のビア座布団導電層１４Ｂとで構成される。ビア１４Ｃが矩形、望ましくは正方形の形状をなし、両ビア座布団導電層１４Ａ，１４Ｂはそれと相似形でより大きなサイズの矩形をなす。配線幅Ｗに対してビア１４Ｃの矩形の一辺の長さがＶ（＜Ｗ）に設定され、ビア１４ＣのサイズＶにその周囲の位置合わせマージンＸを加えた長さＶ＋２Ｘが、直交配線１０の配線幅Ｗと等しく（Ｖ＋２Ｘ＝Ｗ）なるように設計されている。そして、ビア座布団導電層１４Ａ，１４Ｂは、一辺がＶ＋２Ｘに設定されている。図４の例では、下層のビア座布団導電層１４Ａが、直交配線１０と同じ方向になるように配置され、その結果、上層のビア座布団導電層１４Ｂの方向は、斜め配線１２とは４５°傾いている。
【００２７】
なお、ビア形状１４とは、自動レイアウト上の仮想的な形状であり、半導体集積回路装置においては、ビア座布団導電層１４Ａ、１４Ｂは、それぞれ直交配線１０と斜め配線１２と合体して実際の配線として形成される。即ち、自動レイアウト上では、下層の導電層内に直交配線１０のデータが形成され、上層の導電層内に斜め配線１２のデータが形成され、そして、ビア形状１４のデータが、直交配線１０と斜め配線１２との交差点に追加される。ビア形状１４のデータは、ビア座布団導電層１４Ａ，１４Ｂのデータとビア１４Ｃのデータとからなる。従って、ビア形状１４のデータが追加されると、下層のビア座布団導電層１４Ａは下層の直交配線１０と合体し（図４（Ｃ）参照）、上層のビア座布団導電層１４Ｂは上層の斜め配線１２と合体する（図４（Ｂ）参照）。
【００２８】
ビア形状１４が前述のサイズに設定されているため、ビア座布団導電層１４Ａ，Ｂと同じ方向の直交配線１０の形状は、最小配線幅Ｗを維持した形状となる。それに対して、ビア座布団導電層と４５°傾いている斜め配線１２の形状は、直交配線１０と重なる位置において、ビア座布団導電層１４Ｂによりその配線幅Ｗが一部拡大する拡大配線幅領域１２ＥＸが形成される。この拡大配線幅領域１２ＥＸは、配線幅Ｗに対して√２Ｗの拡大幅を有する。従って、斜め配線１２の最小配線幅Ｗを直交配線１０の最小配線幅Ｗと同等にして、直交配線１０の配線幅Ｗに適合するビア１４Ｃを設けても、斜め配線１２とビア１４Ｃとの間に適切な位置合わせマージンＸを確保したビア座布団導電層１４Ｂを設けることができる。つまり、図３で示したように、斜め配線の配線幅を√２Ｗと太くする必要はなく、よって、斜め配線の配線ピッチも狭くすることができ、斜め配線の配線密度を上げることができる。
【００２９】
図５は、更に第１の実施の形態におけるビア形状を示す図である。図５（Ａ）は、図４（Ａ）と同様に下層の直交配線１０と上層の斜め配線１２との交差位置にビア形状１４が設けられている。図５（Ｂ）はその拡大図であり、図５（Ｃ）はビア形状１４の水平方向の断面図である。この断面図に示されるとおり、ビア形状１４は、直交配線１０と同じ下層に位置するビア座布団導電層１４Ａと、斜め配線１２と同じ上層に位置するビア座布団導電層１４Ｂと、それらを接続するビア１４Ｃから構成される。そして、正方形などの矩形で１辺の長さがＶのビア１４Ｃに対して、ビア座布団導電層１４Ａ，Ｂは、ビア１４Ｃの両側にマージンＸを加えたＶ＋２Ｘを１辺の長さとする。このビア座布団導電層の長さＶ＋２Ｘは、配線幅Ｗと等しくなるように設計されている。
【００３０】
図５の例では、ビア形状１４の方向が直交配線１０の方向と一致し、それに伴い、図５（Ｄ）に示されるとおり斜め配線１２にビア座布団導電層１４Ｂが追加されて、斜め配線１２には、配線幅が一部拡大する拡大配線幅領域１２ＥＸが形成される。
【００３１】
図６は、更に第１の実施の形態における別のビア形状を示す図である。この例では、ビア形状１４の方向が斜め配線１２の方向と一致する。それに伴って、ビア座布団導電層１４Ａが追加されることに伴い、直交配線１０に、配線幅が一部拡大する拡大配線幅領域１０ＥＸが形成される。従って、斜め配線１２にはビア座布団導電層１４Ｂが追加されても拡大配線幅領域は形成されない。それ以外は、図５の例と同じである。
【００３２】
このように、直交配線と斜め配線とを共に最小線幅Ｗまたはそれと同等の幅にし、ビア形状１４のビアサイズＶは、最小配線幅Ｗ以下に、好ましくはマージンＸだけ最小線幅Ｗより小さくし、ビア形状１４が直交配線又は斜め配線の一方の配線の配線幅内に納まるようにする。但し、他方の配線には部分的に配線幅が拡大する拡大配線幅領域を形成して、他方の配線の配線幅よりもビア形状の斜め方向（対角線方向）のサイズが大きくなることに伴う不都合を解決している。このように、ビアが形成される位置のみ部分的に拡大配線幅領域を設けて斜め配線を最小線幅Ｗにすることで、斜め配線の最小ピッチを狭くすることができ、斜め配線の配線密度を高くすることができる。
【００３３】
図７は、第１の実施の形態における配線レイアウトのフローチャート図である。論理設計により生成されたネットリストのデータが配線レイアウトツールをインストールしたコンピュータに与えられ、配線レイアウトツールの自動配線プログラムが、ネットリストに含まれる回路素子間の接続配線のレイアウトを行う（Ｓ１）。この配線レイアウト工程では、例えば、第１の配線層上にＸ方向配線データを生成し、必要に応じて斜め配線データも生成し、また、第１の配線層と異なる第２の配線層上にＹ方向配線データを生成し、必要に応じて斜め配線データも生成する（Ｓ１０）。この状態では、配線レイアウトツールは、それぞれの配線データを生成する。そして、第１及び第２の配線層間で必要な接続位置を検出し（Ｓ１１）、その接続位置に図５で説明したビア形状データを追加する（Ｓ１２）。ビア形状は、前述の通りＸ方向又はＹ方向の直交配線側のビア座布団導電層と、斜め配線側のビア座布団導電層と、それらを接続するビアとからなる。また、異なる配線層に生成された斜め配線どうしを接続する場合も、同様のビア形状が追加される。このビア形状の追加に伴い、斜め配線の一部に前述の配線幅拡大領域が生成される。
【００３４】
自動レイアウト工程Ｓ１により回路素子間を接続する配線データが生成された後、その生成された配線に付随する抵抗成分Ｒと容量成分Ｃとが抽出される（Ｓ２）。抵抗成分Ｒは主に配線の太さと長さに依存し、容量成分Ｃは主に配線と上下左右を含む周囲の導電層との寄生容量に依存する。ＲＣ抽出工程Ｓ２により配線の抵抗成分Ｒと容量成分Ｃとが求められた後、各配線のデレイ時間が計算され（Ｓ３）、配線レイアウトされたＬＳＩのタイミング検証が行われる（Ｓ４）。このタイミング検証工程では、あるゲートの出力信号がその出力端子に接続された配線の遅延時間を経由して、次段のゲートの入力端子に供給された時に、適切な動作が可能か否かなどをチェックする。タイミング検証工程Ｓ４を行うためには、各配線のデレイ時間を抽出しておく必要がある。
【００３５】
タイミング検証工程Ｓ４で正常に動作することが確認されなければ、再度配線レイアウト工程Ｓ１からやり直しされる。一方、正常に動作することが確認されれば、レイアウト工程は終了する。
【００３６】
上記のビア形状を利用することで、斜め配線の最小配線幅を直交配線の最小配線幅と同等にしても、それらを接続するビアを適切な接続状態にすることができる。そして、斜め配線を直交配線と同等の最小配線幅にすることにより、斜め配線の配線密度も直交配線の配線密度と同等にすることができる。つまり、斜め配線の最小間隔を直交配線の最小間隔と同程度にすることができる。
【００３７】
図８は、第２の実施の形態における斜め配線のレイアウト・アーキテクチャを説明する図である。図８には、直交配線が配置される水平方向（Ｘ方向）と垂直方向（Ｙ方向）に延びる基準格子２０（図中実線）と、その基準格子２０に対してそのピッチＰの半分ピッチＰ／２ずれた１／２格子２２（図中波線）とが示されている。本実施の形態では、斜め配線は直交配線に対して４５°または１３５°の角度で傾いている。更に、斜め配線は、基準格子２０の格子点２１（図中黒丸）上に配置される第１の斜め配線１２Ａと、基準格子２０（実線の格子）と１／２格子２２（波線の格子）とが交差する１／２格子点２３（図中白丸）上に配置される第２の斜め配線１２Ｂとを有する。そして、斜め配線１２Ａ，１２Ｂ間の最小間隔が、ピッチＰに対して（１．５／√２）×Ｐに設定されている。つまり、斜め配線間の間隔は、（１．５／√２）×Ｐ以上になる。
【００３８】
図８中には、全ての斜め配線が最小間隔で配置されているので、第１の斜め配線１２Ａと第２の斜め配線１２Ｂとが交互に配置される。第１の斜め配線１２Ａは、基準格子２０の格子点２１上に配置されるので、第１の斜め配線が連続して配置される場合は、その間隔は√２Ｐになり、同様に、第２の斜め配線１２Ｂは、１／２格子点２３上に配置されるので、第２の斜め配線が連続して配置される場合は、その間隔も√２Ｐになる。しかし、第１の斜め配線１２Ａと第２の斜め配線１２Ｂとが交互に配置されれば、その間隔は（１．５／√２）×Ｐ＝１．０６Ｐとなり、この間隔は、直交配線の最小間隔Ｐとほぼ等しい長さになる。しかも、直交配線と斜め配線とが交差する位置は、格子点２１または１／２格子点２３のみであるので、ビア形状が生成される可能性のある位置が一致し、レイアウトアルゴリズムを簡単化することができる。つまり、図２のようなグリッドレスのアーキテクチャにはならない。
【００３９】
図８の斜め配線のレイアウト・アーキテクチャによれば、斜め配線１２を最小線幅（１．５／√２）×Ｐで配置すると、直交配線との間に形成されるビア形状の配置位置は、次のような関係を持つ。まず、第１の斜め配線１２Ａは、基準格子の格子点２１の位置で直交配線と交差するので、その格子点２１の位置にビア形状が配置される。更に、第１の斜め配線に隣接する第２の斜め配線１２Ｂは、上記交差位置の格子点２１からＸ及びＹ方向に１．５Ｐ隔てた位置で、同じ直交配線と交差する。つまり、黒丸の格子点２１とそれに水平方向または垂直方向で隣接する白丸の１／２格子点２３とは、１．５Ｐの間隔を有する。また、黒丸の格子点２１と、それに隣接する白丸の格子点２３とは、Ｘ及びＹ方向の桂馬飛び２５の位置に配置される。逆に言えば、第１の斜め配線１２Ａと直交配線とのビアの位置と、第２の斜め配線１２Ｂと直交配線とのビアの位置とは、水平、垂直方向では１．５Ｐ隔てて配置され、斜め方向では桂馬飛び２５の位置に配置される。桂馬飛びの位置とは、ＸまたはＹ方向に距離Ｐ移動し、更にそれと直交する方向に距離Ｐ／２移動した位置である。
【００４０】
図８に示した斜め配線のレイアウト・アーキテクチャにすることで、斜め配線の最小間隔を直交配線の最小間隔Ｐとほぼ同じ間隔（１．０６Ｐ）にすることができ、斜め配線の配線密度を直交配線と同程度に高めることができ、しかも、ビア形状の位置を格子点２１と１／２格子点２３の位置に限定することができる。
【００４１】
なお、直交配線は、基準格子２０上と共に、１／２格子２２上にも配置可能である。その場合は、直交配線は、第１の斜め配線１２Ａとは１／２格子２２の格子点上で交差するのでその位置にビア形状が配置される。また、その直交配線は、第２の斜め配線１２Ｂとは１／２格子点２３上で交差する。
【００４２】
図８に示した斜め配線のレイアウト・アーキテクチャーに基づいて、図７の配線レイアウトツールがデザインされれば、自動配線レイアウト工程Ｓ１において、斜め配線が最小間隔１．０６Ｐでレイアウトされ、その配線密度が高くなる。
【００４３】
図９、図１０は、本実施の形態における斜め配線のレイアウト・アーキテクチャによる斜め配線の配置を説明する図である。図９には、基準格子（一点鎖線）２０の垂直格子上に配置された複数の直交配線１０が生成され、更に、上層の位置に斜め配線１２Ａが生成されている。この斜め配線は、基準格子２０の格子点上に配置される第１の斜め配線に対応し、従って、Ｙ方向の直交配線１０とは格子点上に配置されるビア形状１４を介して接続される。
【００４４】
図１０には、基準格子（一点鎖線）２０と、その格子ピッチＰの半分であるＰ／２ずれた水平方向の１／２格子（破線）２２が示されている。そして、図９に示した第１の斜め配線１２Ａ（１）に隣接して、最小間隔で配置された別の斜め配線１２Ｂ（１）、１２Ｂ（２）、１２Ａ（２）が配置されている。
【００４５】
第１の斜め配線１２Ａ（１）と最左端に配置されている直交配線１０とは、格子点上のビア１４（１）で接続されている。そして、その下の第２の斜め配線１２Ｂ（１）と最左端の直交配線１０とは、ビア１４（１）から１．５Ｐの距離隔てた位置に配置されるビア１４（２）で接続可能である。つまり、隣接する第２の斜め配線１２Ｂ（１）は、最左端の直交配線１０上であって、ビア１４（１）から１．５Ｐの距離離れた位置で交差するように配置されれば良い。
【００４６】
また、第１の斜め配線１２Ａ（１）に対して垂直方向に隣接する第２の斜め配線１２Ｂ（２）は、最左端の直交配線１０の右隣の直交配線と、ビア１４（１）から桂馬飛びの位置のビア１４（３）で接続可能な位置に配置される。この第２の斜め配線１２Ｂ（２）に対して垂直方向に隣接する第１の斜め配線１２Ａ（２）は、ビア１４（３）から桂馬飛びの位置のビアで接続可能な位置に配置される。
【００４７】
図１０に示されるように、第１の斜め配線１２Ａを基準格子２０の格子点上に配置し、第２の斜め配線１２Ｂを１／２格子点上に配置することで、斜め配線の最小間隔を直交配線の最小間隔Ｐと同程度（１．０６Ｐ）にすることができ、斜め配線の配線密度を直交配線の配線密度と同程度にすることができる。更に、ビア形状を生成することに伴って、斜め配線１２には拡大配線幅領域が発生するが、上記のように隣接するビア形状の位置は桂馬飛びの関係になっているので、その拡大配線幅領域による最小配線幅への悪影響はほとんどない。
【００４８】
図１１は、本実施の形態における斜め配線の配置例を示す図である。図１１の例は、図１０と同様に、複数のＹ方向の直交配線１０（１）〜１０（５）と複数の斜め配線１２Ａ（１）（２）、１２Ｂ（１）（２）との関係を示す。斜め配線１２Ａ（１）と直交配線１０（２）とのビア１４（１）を中心に見ると、隣接する斜め配線１２Ｂ（１）、１２Ｂ（２）と直交配線１０（２）との交差位置は、ビア１４（２）、１４（４）のように、ビア１４（１）から１．５Ｐの距離にある。また、隣接する斜め配線１２Ｂ（１）、１２Ｂ（２）と隣接する直交配線１０（１）、１０（３）との交差位置は、ビア１４（３）、１４（５）のように、ビア１４（１）から桂馬飛びの位置にある。
【００４９】
図１２は、本実施の形態における斜め配線の配置例を示す図である。この例では、右肩上がりの斜め配線１２Ａ（１）、１２Ｂ（１）（２）が、複数のＹ方向の直交配線１０（１）〜１０（４）と交差している。この場合も、直交配線１０（２）と第１の斜め配線１２Ａ（１）とは、格子点上のビア１４（１）で接続可能になっている。また、隣接する第２の斜め配線１２Ｂ（１），（２）は、直交配線１０（２）とビア１４（１）から１．５Ｐの距離の位置１４（２）（４）で交差し、接続可能になる。更に、第２の斜め配線１２Ｂ（１），（２）は、直交配線１０（１）、１０（３）と、ビア１４（１）から桂馬飛びの位置１４（３）（５）で交差し、接続可能になる。このような交差位置に隣接する斜め配線を配置することで、交差位置を格子点と１／２格子点上にすると共に、斜め配線の配線間隔を狭くして配線密度を高くすることができる。
【００５０】
図１３、図１４は、本実施の形態における斜め配線の配置例を示す図である。この例では、Ｘ方向の直交配線１０（１）〜１０（４）と斜め配線とが交差する例である。いずれの場合も、直交配線１０（２）と第１の斜め配線１２Ａ（１）との交差位置に対して、隣接する第２の斜め配線１２Ｂ（１）、１２Ｂ（２）のビアの位置は、左右方向に１．５Ｐの距離と、上下に桂馬飛びの位置である。これらの交差位置の関係は、図１１、図１２で説明したのと同じである。
【００５１】
図１５は、本実施の形態における斜め配線を利用した配線レイアウト例を示す図である。この例では、ゲートＧ１〜Ｇ４の出力が、ゲートＧ１１〜Ｇ１４の入力にそれぞれ接続され、そのための接続配線に斜め配線が利用されている。ゲートＧ１とＧ１１とは、Ｘ方向の直交配線１０（１）と、ビア１４（１）と、第２の斜め配線１２Ｂ（１）と、ビア１４（１１）と、直交配線１０（５）とからなる配線により接続され、同様に、ゲートＧ２とＧ１２とは、直交配線１０（２）と、ビア１４（２）と、第１の斜め配線１２Ａ（１）と、ビア１４（１２）と、直交配線１０（６）とからなる配線により接続され、ゲートＧ３とＧ１３とは、直交配線１０（３）と、ビア１４（３）と、第２の斜め配線１２Ｂ（２）と、ビア１４（１３）と、直交配線１０（７）とからなる配線により接続され、ゲートＧ４とＧ１４とは、直交配線１０（４）と、ビア１４（４）と、第１の斜め配線１２Ａ（２）と、ビア１４（１４）と、直交配線１０（８）とからなる配線により接続されている。
【００５２】
そして、近接する斜め配線とＸ方向の直交配線とのビアの位置は、図１５に示されるとおり、桂馬飛びの位置に配置される（図中１４（１）〜（４）及び１４（１１）〜（１４））。
【００５３】
図１６は、本実施の形態における斜め配線を利用した配線レイアウト例を示す図である。この例では、ゲートＧ５の出力が、ゲートＧ１１〜Ｇ１４の入力にそれぞれ接続され、そのための接続配線に斜め配線が利用されている。つまり、ゲート５の出力は、直交配線１０（５）から、ビア１４（２１）と、斜め配線１２Ｂ（１）、直交配線１０（５）を経由してゲートＧ１１の入力に接続されている。他のゲートＧ１２，Ｇ１３，Ｇ１４の入力に対しても同様の配線で接続される。この例では、直交配線１０（５）と隣接する斜め配線１２Ｂ（１）、１２Ａ（１），１２Ｂ（２），１２Ａ（２）とは、１．５Ｐ間隔のビア１４（２１）〜１３（２４）で接続される。
【００５４】
図１５、図１６の斜め配線は、配線間隔が１．０６Ｐと狭いので、その配線密度を高くすることができ、狭い領域の占有によりゲート間接続を可能にしている。斜め配線の間隔を図１に示したように√２Ｐにすると、配線密度が低くなり、図１５，図１６に比較するとゲート間接続配線のためにより広い領域を必要とすることになることが、図１５、図１６から理解できる。
【００５５】
図１７は、本実施の形態における斜め配線を利用した配線レイアウト例を示す図である。この例では、下層側にＹ方向の直交配線１０（１）〜１０（４）が設けられ、上層側に斜め配線１２Ａ、１２Ｂ（１）〜（４）が設けられている。上層の斜め配線は左肩上がりの配線と右肩上がりの配線とが混在している。また、直交配線１０（１）は配線幅が広いが、斜め配線とのビア形状の位置は、第１の斜め配線１２Ａとは基準格子２０の格子点上に、第２の斜め配線１２Ｂ（１）とは１／２格子２２の１／２格子点上にそれぞれ配置される。また、第２の斜め配線１２Ｂ（３）と１２Ｂ（２）とは、最小間隔（１．０６Ｐ）の２倍の距離を隔てて配置されている。更に、同じ直交配線１０（２）上で隣接する斜め配線とのビアは、１．５Ｐの間隔を隔てて配置され、その直交配線１０（２）と直交する方向の隣接するビアは、桂馬飛びの位置に配置される。
【００５６】
図１８は、本実施の形態における斜め配線を利用した配線レイアウト例を示す図である。この例では、下層側に斜め配線１２Ａ（１）（２）と１２Ｂ（１）（２）とが設けられ、上層側にＸ方向に延びる直交配線１０（１）〜（４）と、Ｙ方向に延びる直交配線１０（５）とが設けられている。この例では、同じ直交配線上で隣接する斜め配線とのビアは、１．５Ｐの間隔を隔てて配置されている。更に、第２の斜め配線１２Ｂ（２）と接続される直交配線１０（５）は、１／２格子２２上に配置されている。このように、直交配線は、基準格子２０上に配置されると共に、１／２格子２２上に配置されても良い。
【００５７】
図１９は、第２の実施の形態における斜め配線のレイアウトアーキテクチャの変形例を示す図である。図８の例では、斜め配線１２Ａ，１２Ｂが１．５／√２・Ｐピッチで配置されていたが、図１９では、１．５／√２・Ｐピッチで配置される斜め配線群と図１に示したように√２Ｐピッチで配置される斜め配線群とが混在している。つまり、第２の実施の形態では、図１に示したような基準格子の格子点２１上に配置される斜め配線の存在を排除するものではなく、基準格子の格子点上の斜め配線と、１／２格子の格子点上の斜め配線とが混在し、更に、１．５／√２・Ｐピッチで配置される斜め配線と√２Ｐピッチで配置される斜め配線とが混在しても良い。
【００５８】
以上、実施の形態例をまとめると以下の付記の通りである。
【００５９】
（付記１）複数の回路素子とそれらを接続する複数の配線とを有する半導体集積回路装置において、
第１の配線層に形成され、水平又は垂直に延び、第１の最小配線幅を有する直交配線と、
前記第１の配線層と異なる第２の配線層に形成され、前記直交配線に対して斜め方向に延び、前記第１の最小配線幅と同等の第２の最小配線幅を有する斜め配線と、
前記直交配線と前記斜め配線とが重なる点に形成され、前記直交配線と前記斜め配線とを接続し、前記第１または第２の配線幅以下のサイズを有するビアとを有し、
前記斜め配線又は直交配線のいずれか一方が、前記ビアが形成される位置に、配線幅が前記第１または第２の最小配線幅より拡大する拡大配線幅領域を有することを特徴とする半導体集積回路装置。
【００６０】
（付記２）付記１において、
前記ビアは、１辺の長さが前記第１または第２の最小配線幅より短い矩形形状を有し、当該矩形が前記斜め配線または直交配線のいずれか一方の配線と同じ方向を有し、いずれか他方の配線が前記拡大配線幅領域を有することを特徴とする半導体集積回路。
【００６１】
（付記３）複数の回路素子とそれらを接続する複数の配線とを有する半導体集積回路の配線レイアウト方法において、
第１の配線層に形成され、水平又は垂直に延び、第１の最小配線幅を有する直交配線データを発生する工程と、
前記第１の配線層と異なる第２の配線層に形成され、前記直交配線に対して斜め方向に延び、前記第１の最小配線幅と同等の第２の最小配線幅を有する斜め配線データを発生する工程と、
前記直交配線と前記斜め配線とが重なる点に、前記第１または第２の配線幅以下のサイズを有するビアと、前記第１の配線層に形成され前記ビアより大きい第１のビア座布団導電層と、前記第２の配線層に形成され前記ビアより大きい第２のビア座布団導電層とからなるビア形状データを発生する工程とを有し、
前記第１または第２のビア座布団導電層が前記直交配線または斜め配線の最小配線幅より大きいことを特徴とする半導体装置の配線レイアウト方法。
【００６２】
（付記４）付記３において、
前記ビアは、１辺の長さが前記第１の最小配線幅より短い第１の矩形形状を有し、
前記第１及び第２のビア座布団導電層が、前記第１の矩形より大きな第２の矩形形状を有し、当該第２の矩形が前記斜め配線または直交配線のいずれか一方の配線と同じ方向を有し、いずれか他方の配線が前記第１または第２のビア座布団導電層によってその配線幅が前記第１または第２の最小配線幅より拡大する拡大配線幅領域を有することを特徴とする半導体装置のレイアウト方法。
【００６３】
（付記５）付記３において、
前記ビアは、１辺の長さが前記第１の最小配線幅より短い第１の矩形形状を有し、
前記第１及び第２のビア座布団導電層が、前記第１の矩形より大きな第２の矩形形状を有し、当該第２の矩形が前記直交配線と同じ方向を有し、前記斜め配線が前記第２のビア座布団導電層によってその配線幅が前記第２の最小配線幅より拡大する拡大配線幅領域を有することを特徴とする半導体装置のレイアウト方法。
【００６４】
（付記６）複数の回路素子とそれらを接続する複数の配線とを有する半導体集積回路装置において、
ピッチＰを有し水平又は垂直方向に延びる基準格子上に形成され、前記ピッチＰ以上の間隔で配置された直交配線と、
前記直交配線に対して４５°又は１３５°傾いた斜め配線とを有し、
前記斜め配線は、前記基準格子の格子点上に形成される第１の斜め配線と、前記基準格子に対してＰ／２ずれた１／２格子と前記基準格子とが交差する１／２格子点上に形成される第２の斜め配線とを有し、更に、当該第１及び第２の斜め配線が、前記ピッチＰに対して（１．５／√２）×Ｐ以上の間隔で配置されていることを特徴とする半導体集積回路装置。
【００６５】
（付記７）付記６において、
前記直交配線は、前記基準格子上に加えて前記１／２格子上にも形成されることを特徴とする半導体集積回路装置。
【００６６】
（付記８）付記６において、
前記斜め配線の最小線幅は、前記直交配線の最小線幅とほぼ同じであることを特徴とする半導体集積回路装置。
【００６７】
（付記９）付記６において、
前記直交配線上において、当該直交配線と前記第１及び第２の斜め配線とが交差する位置が、最小で１．５Ｐピッチの間隔を有することを特徴とする半導体集積回路装置。
【００６８】
（付記１０）付記６において、
所定の直交配線と所定の斜め配線との交差位置に対して桂馬飛びの位置に、前記所定の直交配線に隣接する直交配線と前記所定の斜め配線に隣接する斜め配線とが交差することを特徴とする半導体集積回路装置。
【００６９】
（付記１１）複数の回路素子とそれらを接続する複数の配線とを有する半導体集積回路の配線レイアウト方法において、
第１の配線層に、ピッチＰを有し水平又は垂直方向に延びる基準格子上に、前記ピッチＰ以上の間隔で直交配線データを生成する工程と、
前記直交配線に対して４５°又は１３５°傾いた斜め配線データであって、前記基準格子の格子点上に形成される第１の斜め配線データと、前記基準格子に対してＰ／２ずれた１／２格子と前記基準格子とが交差する１／２格子点上に形成される第２の斜め配線データとを、前記第１の配線層と異なる第２の配線層に生成する工程とを有し、
前記第１及び第２の斜め配線が、前記ピッチＰに対して（１．５／√２）×Ｐ以上の間隔で配置されることを特徴とする半導体集積回路の配線レイアウト方法。
【００７０】
（付記１２）付記１１において、
前記直交配線データを生成する工程は、前記基準格子上に加えて前記１／２格子上にも形成される直交配線データを生成することを特徴とする半導体集積回路の配線レイアウト方法。
【００７１】
（付記１３）付記１１において、
前記直交配線データは、第１の最小線幅を有し、前記斜め配線データは、前記第１の最小線幅と同等の第２の最小線幅を有することを特徴とする半導体集積回路の配線レイアウト方法。
【００７２】
（付記１４）付記１３において、
更に、前記直交配線と前記斜め配線とが重なる点に、前記第１または第２の配線幅以下のサイズを有するビアと、前記第１の配線層に形成され前記ビアより大きい第１のビア座布団導電層と、前記第２の配線層に形成され前記ビアより大きい第２のビア座布団導電層とからなるビア形状データを発生する工程を有し、
前記第１または第２のビア座布団導電層が前記直交配線または斜め配線の最小配線幅より大きいことを特徴とする半導体装置の配線レイアウト方法。
【００７３】
（付記１５）複数の回路素子とそれらを接続する複数の配線とを有する半導体集積回路の配線レイアウト手順をコンピュータに実行させるレイアウトプログラムにおいて、前記配線レイアウト手順は、
第１の配線層に形成され、水平又は垂直に延び、第１の最小配線幅を有する直交配線データを発生する工程と、
前記第１の配線層と異なる第２の配線層に形成され、前記直交配線に対して斜め方向に延び、前記第１の最小配線幅と同等の第２の最小配線幅を有する斜め配線データを発生する工程と、
前記直交配線と前記斜め配線とが重なる点に、前記第１または第２の配線幅以下のサイズを有するビアと、前記第１の配線層に形成され前記ビアより大きい第１のビア座布団導電層と、前記第２の配線層に形成され前記ビアより大きい第２のビア座布団導電層とからなるビア形状データを発生する工程とを有し、
前記第１または第２のビア座布団導電層が前記直交配線または斜め配線の最小配線幅より大きいことを特徴とする半導体装置の配線レイアウトプログラム。
【００７４】
（付記１６）複数の回路素子とそれらを接続する複数の配線とを有する半導体集積回路の配線レイアウト手順をコンピュータに実行させるレイアウトプログラムにおいて、前記配線レイアウト手順は、
第１の配線層に、ピッチＰを有し水平又は垂直方向に延びる基準格子上に、前記ピッチＰ以上の間隔で直交配線データを生成する工程と、
前記直交配線に対して４５°又は１３５°傾いた斜め配線データであって、前記基準格子の格子点上に形成される第１の斜め配線データと、前記基準格子に対してＰ／２ずれた１／２格子と前記基準格子とが交差する１／２格子点上に形成される第２の斜め配線データとを、前記第１の配線層と異なる第２の配線層に生成する工程とを有し、
前記第１及び第２の斜め配線が、前記ピッチＰに対して（１．５／√２）×Ｐ以上の間隔で配置されることを特徴とする半導体集積回路の配線レイアウトプログラム。
【００７５】
【発明の効果】
以上、本発明によれば、十分なビア座布団導電層を有するビア形状を追加することにより適切な接続マージンを確保することができ、斜め配線の配線幅を狭くすることができる。また、ビアの位置の格子点や１／２格子点上に限定しつつ、斜め配線の最小間隔を直交配線の最小間隔と同等にすることができる。
【図面の簡単な説明】
【図１】特許文献１で提案されている斜め配線の一例を示す図である。
【図２】グリッドレスアーキテクチャーを示す図である。
【図３】特許文献２に示された接続点の構造を示す図である。
【図４】第１の実施の形態における配線構造を示す図である。
【図５】更に第１の実施の形態におけるビア形状を示す図である。
【図６】更に第１の実施の形態における別のビア形状を示す図である。
【図７】第１の実施の形態における配線レイアウトのフローチャート図である。
【図８】本実施の形態における斜め配線のレイアウト・アーキテクチャを説明する図である。
【図９】本実施の形態における斜め配線のレイアウト・アーキテクチャによる斜め配線の配置を説明する図である。
【図１０】本実施の形態における斜め配線のレイアウト・アーキテクチャによる斜め配線の配置を説明する図である。
【図１１】本実施の形態における斜め配線の配置例を示す図である。
【図１２】本実施の形態における斜め配線の配置例を示す図である。
【図１３】本実施の形態における斜め配線の配置例を示す図である。
【図１４】本実施の形態における斜め配線の配置例を示す図である。
【図１５】本実施の形態における斜め配線を利用した配線レイアウト例を示す図である。
【図１６】本実施の形態における斜め配線を利用した配線レイアウト例を示す図である。
【図１７】本実施の形態における斜め配線を利用した配線レイアウト例を示す図である。
【図１８】本実施の形態における斜め配線を利用した配線レイアウト例を示す図である。
【図１９】第２の実施の形態における斜め配線のレイアウトアーキテクチャの変形例を示す図である。
【符号の説明】
１０：直交配線、１２：斜め配線、１２Ａ：第１の斜め配線
１２Ｂ：第２の斜め配線、１４：ビア形状、２０：基準格子
２１：基準格子の格子点、２２：１／２格子、２３：１／２格子点
Claims (9)
- 複数の回路素子とそれらを接続する複数の配線とを有する半導体集積回路装置において、
第１の配線層に形成され、水平又は垂直に延び、第１の最小配線幅を有する直交配線と、
前記第１の配線層と異なる第２の配線層に形成され、前記直交配線に対して斜め方向に延び、前記第１の最小配線幅と同等の第２の最小配線幅を有する斜め配線と、
前記直交配線と前記斜め配線とが重なる点に形成され、前記直交配線と前記斜め配線とを接続し、前記第１または第２の配線幅以下のサイズを有するビアとを有し、
前記斜め配線又は直交配線のいずれか一方が、前記ビアが形成される位置に、配線幅が前記第１または第２の最小配線幅より拡大する拡大配線幅領域を有することを特徴とする半導体集積回路装置。 - 請求項１において、
前記ビアは、１辺の長さが前記第１または第２の最小配線幅より短い矩形形状を有し、当該矩形が前記斜め配線または直交配線のいずれか一方の配線と同じ方向を有し、いずれか他方の配線が前記拡大配線幅領域を有することを特徴とする半導体集積回路。 - 複数の回路素子とそれらを接続する複数の配線とを有する半導体集積回路の配線レイアウト方法において、
第１の配線層に形成され、水平又は垂直に延び、第１の最小配線幅を有する直交配線データを発生する工程と、
前記第１の配線層と異なる第２の配線層に形成され、前記直交配線に対して斜め方向に延び、前記第１の最小配線幅と同等の第２の最小配線幅を有する斜め配線データを発生する工程と、
前記直交配線と前記斜め配線とが重なる点に、前記第１または第２の配線幅以下のサイズを有するビアと、前記第１の配線層に形成され前記ビアより大きい第１のビア座布団導電層と、前記第２の配線層に形成され前記ビアより大きい第２のビア座布団導電層とからなるビア形状データを発生する工程とを有し、
前記第１または第２のビア座布団導電層が前記直交配線または斜め配線の最小配線幅より大きいことを特徴とする半導体装置の配線レイアウト方法。 - 請求項３において、
前記ビアは、１辺の長さが前記第１の最小配線幅より短い第１の矩形形状を有し、
前記第１及び第２のビア座布団導電層が、前記第１の矩形より大きな第２の矩形形状を有し、当該第２の矩形が前記直交配線と同じ方向を有し、
前記斜め配線が前記第２のビア座布団導電層によってその配線幅が前記第２の最小配線幅より拡大する拡大配線幅領域を有することを特徴とする半導体装置のレイアウト方法。 - 複数の回路素子とそれらを接続する複数の配線とを有する半導体集積回路装置において、
ピッチＰを有し水平又は垂直方向に延びる基準格子上に形成され、前記ピッチＰ以上の間隔で配置された直交配線と、
前記直交配線に対して４５°又は１３５°傾いた斜め配線とを有し、
前記斜め配線は、前記基準格子の格子点上に形成される第１の斜め配線と、前記基準格子に対してＰ／２ずれた１／２格子と前記基準格子とが交差する１／２格子点上に形成される第２の斜め配線とを有し、更に、当該第１及び第２の斜め配線が、前記ピッチＰに対して（１．５／√２）×Ｐ以上の間隔で配置されていることを特徴とする半導体集積回路装置。 - 請求項５において、
前記斜め配線の最小線幅は、前記直交配線の最小線幅とほぼ同じであることを特徴とする半導体集積回路装置。 - 複数の回路素子とそれらを接続する複数の配線とを有する半導体集積回路の配線レイアウト方法において、
第１の配線層に、ピッチＰを有し水平又は垂直方向に延びる基準格子上に、前記ピッチＰ以上の間隔で直交配線データを生成する工程と、
前記直交配線に対して４５°又は１３５°傾いた斜め配線データであって、前記基準格子の格子点上に形成される第１の斜め配線データと、前記基準格子に対してＰ／２ずれた１／２格子と前記基準格子とが交差する１／２格子点上に形成される第２の斜め配線データとを、前記第１の配線層と異なる第２の配線層に生成する工程とを有し、
前記第１及び第２の斜め配線が、前記ピッチＰに対して（１．５／√２）×Ｐ以上の間隔で配置されることを特徴とする半導体集積回路の配線レイアウト方法。 - 請求項７において、
前記直交配線データは、第１の最小線幅を有し、前記斜め配線データは、前記第１の最小線幅と同等の第２の最小線幅を有することを特徴とする半導体集積回路の配線レイアウト方法。 - 請求項８において、
更に、前記直交配線と前記斜め配線とが重なる点に、前記第１または第２の配線幅以下のサイズを有するビアと、前記第１の配線層に形成され前記ビアより大きい第１のビア座布団導電層と、前記第２の配線層に形成され前記ビアより大きい第２のビア座布団導電層とからなるビア形状データを発生する工程を有し、
前記第１または第２のビア座布団導電層が前記直交配線または斜め配線の最小配線幅より大きいことを特徴とする半導体装置の配線レイアウト方法。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003181108A JP4245418B2 (ja) | 2003-06-25 | 2003-06-25 | 斜め方向配線を有する半導体集積回路装置及びそのレイアウト方法 |
| TW093103958A TWI238494B (en) | 2003-06-25 | 2004-02-18 | Semiconductor integrated circuit device having diagonal direction wiring and layout method therefor |
| US10/800,659 US7023094B2 (en) | 2003-06-25 | 2004-03-16 | Semiconductor integrated circuit device having diagonal direction wiring and layout method therefor |
| CNB2007101291837A CN100546024C (zh) | 2003-06-25 | 2004-04-15 | 具有对角方向线路的半导体集成电路器件及其布置方法 |
| CNB2004100348868A CN100378989C (zh) | 2003-06-25 | 2004-04-15 | 具有对角方向线路的半导体集成电路器件及其布置方法 |
| US11/338,775 US7226855B2 (en) | 2003-06-25 | 2006-01-25 | Semiconductor integrated circuit device having diagonal direction wiring and layout method therefor |
| US11/338,822 US7183659B2 (en) | 2003-06-25 | 2006-01-25 | Semiconductor integrated circuit device having diagonal direction wiring and layout method therefor |
| US11/653,261 US7393775B2 (en) | 2003-06-25 | 2007-01-16 | Semiconductor integrated circuit device having diagonal direction wiring and layout method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003181108A JP4245418B2 (ja) | 2003-06-25 | 2003-06-25 | 斜め方向配線を有する半導体集積回路装置及びそのレイアウト方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005019604A true JP2005019604A (ja) | 2005-01-20 |
| JP4245418B2 JP4245418B2 (ja) | 2009-03-25 |
Family
ID=33535193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003181108A Expired - Fee Related JP4245418B2 (ja) | 2003-06-25 | 2003-06-25 | 斜め方向配線を有する半導体集積回路装置及びそのレイアウト方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (4) | US7023094B2 (ja) |
| JP (1) | JP4245418B2 (ja) |
| CN (2) | CN100378989C (ja) |
| TW (1) | TWI238494B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7898007B2 (en) | 2007-09-18 | 2011-03-01 | Samsung Electronics Co., Ltd. | Semiconductor devices including line patterns separated by cutting regions |
| US7981574B2 (en) | 2008-01-21 | 2011-07-19 | Renesas Electronics Corporation | Reticle, and method of laying out wirings and vias |
| US20180364585A1 (en) * | 2005-12-02 | 2018-12-20 | Asml Netherlands B.V. | Method for preventing or reducing contamination of an immersion type projection apparatus and an immersion type lithographic apparatus |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4245418B2 (ja) * | 2003-06-25 | 2009-03-25 | 富士通マイクロエレクトロニクス株式会社 | 斜め方向配線を有する半導体集積回路装置及びそのレイアウト方法 |
| US7332817B2 (en) * | 2004-07-20 | 2008-02-19 | Intel Corporation | Die and die-package interface metallization and bump design and arrangement |
| JP4801333B2 (ja) * | 2004-07-23 | 2011-10-26 | パナソニック株式会社 | 電源配線構造および該電源配線構造を備えた半導体集積回路 |
| JP4316469B2 (ja) * | 2004-10-15 | 2009-08-19 | 株式会社東芝 | 自動設計装置 |
| JP4936659B2 (ja) * | 2004-12-27 | 2012-05-23 | 株式会社東芝 | 半導体装置の製造方法 |
| JP4488926B2 (ja) * | 2005-02-21 | 2010-06-23 | 株式会社東芝 | マスクパターンデータ形成方法、フォトマスク、及び半導体デバイスの製造方法 |
| JP2007081220A (ja) * | 2005-09-15 | 2007-03-29 | Matsushita Electric Ind Co Ltd | 半導体集積回路およびそのレイアウト設計方法 |
| US7917879B2 (en) | 2007-08-02 | 2011-03-29 | Tela Innovations, Inc. | Semiconductor device with dynamic array section |
| US8448102B2 (en) | 2006-03-09 | 2013-05-21 | Tela Innovations, Inc. | Optimizing layout of irregular structures in regular layout context |
| US9035359B2 (en) | 2006-03-09 | 2015-05-19 | Tela Innovations, Inc. | Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods |
| US7446352B2 (en) | 2006-03-09 | 2008-11-04 | Tela Innovations, Inc. | Dynamic array architecture |
| US9009641B2 (en) | 2006-03-09 | 2015-04-14 | Tela Innovations, Inc. | Circuits with linear finfet structures |
| US8658542B2 (en) | 2006-03-09 | 2014-02-25 | Tela Innovations, Inc. | Coarse grid design methods and structures |
| US8839175B2 (en) | 2006-03-09 | 2014-09-16 | Tela Innovations, Inc. | Scalable meta-data objects |
| US9563733B2 (en) | 2009-05-06 | 2017-02-07 | Tela Innovations, Inc. | Cell circuit and layout with linear finfet structures |
| US7763534B2 (en) | 2007-10-26 | 2010-07-27 | Tela Innovations, Inc. | Methods, structures and designs for self-aligning local interconnects used in integrated circuits |
| US9230910B2 (en) * | 2006-03-09 | 2016-01-05 | Tela Innovations, Inc. | Oversized contacts and vias in layout defined by linearly constrained topology |
| US7956421B2 (en) | 2008-03-13 | 2011-06-07 | Tela Innovations, Inc. | Cross-coupled transistor layouts in restricted gate level layout architecture |
| US8653857B2 (en) | 2006-03-09 | 2014-02-18 | Tela Innovations, Inc. | Circuitry and layouts for XOR and XNOR logic |
| US8541879B2 (en) | 2007-12-13 | 2013-09-24 | Tela Innovations, Inc. | Super-self-aligned contacts and method for making the same |
| US7721235B1 (en) * | 2006-06-28 | 2010-05-18 | Cadence Design Systems, Inc. | Method and system for implementing edge optimization on an integrated circuit design |
| US8667443B2 (en) | 2007-03-05 | 2014-03-04 | Tela Innovations, Inc. | Integrated circuit cell library for multiple patterning |
| US8453094B2 (en) | 2008-01-31 | 2013-05-28 | Tela Innovations, Inc. | Enforcement of semiconductor structure regularity for localized transistors and interconnect |
| US7939443B2 (en) | 2008-03-27 | 2011-05-10 | Tela Innovations, Inc. | Methods for multi-wire routing and apparatus implementing same |
| KR101761530B1 (ko) | 2008-07-16 | 2017-07-25 | 텔라 이노베이션스, 인코포레이티드 | 동적 어레이 아키텍쳐에서의 셀 페이징과 배치를 위한 방법 및 그 구현 |
| US9122832B2 (en) | 2008-08-01 | 2015-09-01 | Tela Innovations, Inc. | Methods for controlling microloading variation in semiconductor wafer layout and fabrication |
| JP2011014576A (ja) * | 2009-06-30 | 2011-01-20 | Renesas Electronics Corp | 半導体チップ、半導体ウエハ、及び半導体チップの製造方法 |
| US8661392B2 (en) | 2009-10-13 | 2014-02-25 | Tela Innovations, Inc. | Methods for cell boundary encroachment and layouts implementing the Same |
| US9159627B2 (en) | 2010-11-12 | 2015-10-13 | Tela Innovations, Inc. | Methods for linewidth modification and apparatus implementing the same |
| FR2978613A1 (fr) * | 2011-07-26 | 2013-02-01 | Commissariat Energie Atomique | Procede de realisation d'un reseau de vias et circuit integre comprenant un tel reseau de vias |
| JP5779145B2 (ja) * | 2012-06-28 | 2015-09-16 | 株式会社Ｓｃｒｅｅｎホールディングス | 配線データの生成装置、生成方法、そのプログラム、および描画装置 |
| JP6321512B2 (ja) * | 2014-09-29 | 2018-05-09 | 株式会社Ｓｃｒｅｅｎホールディングス | 配線データの生成装置、生成方法、および描画システム |
| US10743409B1 (en) * | 2019-06-24 | 2020-08-11 | Innolux Corporation | Wiring structure and electronic device |
| US11901286B2 (en) * | 2021-01-28 | 2024-02-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Diagonal via pattern and method |
| US20220336360A1 (en) * | 2021-04-15 | 2022-10-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Diagonal vias in semiconductor structures |
| CN113419485B (zh) * | 2021-06-25 | 2022-07-15 | 吉安砺芯半导体有限责任公司 | 定位打孔方法、设备、存储介质及装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62120042A (ja) | 1985-11-20 | 1987-06-01 | Fujitsu Ltd | 自動配線方式 |
| JP3964575B2 (ja) | 1998-06-23 | 2007-08-22 | 株式会社東芝 | 半導体集積回路装置、半導体集積回路配線方法およびセル配置方法 |
| US6262487B1 (en) * | 1998-06-23 | 2001-07-17 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device, semiconductor integrated circuit wiring method, and cell arranging method |
| JP3822009B2 (ja) | 1999-11-17 | 2006-09-13 | 株式会社東芝 | 自動設計方法、露光用マスクセット、半導体集積回路装置、半導体集積回路装置の製造方法、および自動設計プログラムを記録した記録媒体 |
| US6957410B2 (en) * | 2000-12-07 | 2005-10-18 | Cadence Design Systems, Inc. | Method and apparatus for adaptively selecting the wiring model for a design region |
| JP2002312414A (ja) | 2001-04-13 | 2002-10-25 | Toshiba Corp | 半導体集積回路装置のレイアウト設計システム、配線設計方法、配線設計プログラム及び半導体集積回路装置の製造方法 |
| US7155697B2 (en) * | 2001-08-23 | 2006-12-26 | Cadence Design Systems, Inc. | Routing method and apparatus |
| JP4245418B2 (ja) * | 2003-06-25 | 2009-03-25 | 富士通マイクロエレクトロニクス株式会社 | 斜め方向配線を有する半導体集積回路装置及びそのレイアウト方法 |
-
2003
- 2003-06-25 JP JP2003181108A patent/JP4245418B2/ja not_active Expired - Fee Related
-
2004
- 2004-02-18 TW TW093103958A patent/TWI238494B/zh not_active IP Right Cessation
- 2004-03-16 US US10/800,659 patent/US7023094B2/en not_active Expired - Lifetime
- 2004-04-15 CN CNB2004100348868A patent/CN100378989C/zh not_active Expired - Fee Related
- 2004-04-15 CN CNB2007101291837A patent/CN100546024C/zh not_active Expired - Fee Related
-
2006
- 2006-01-25 US US11/338,822 patent/US7183659B2/en not_active Expired - Lifetime
- 2006-01-25 US US11/338,775 patent/US7226855B2/en not_active Expired - Fee Related
-
2007
- 2007-01-16 US US11/653,261 patent/US7393775B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20180364585A1 (en) * | 2005-12-02 | 2018-12-20 | Asml Netherlands B.V. | Method for preventing or reducing contamination of an immersion type projection apparatus and an immersion type lithographic apparatus |
| US7898007B2 (en) | 2007-09-18 | 2011-03-01 | Samsung Electronics Co., Ltd. | Semiconductor devices including line patterns separated by cutting regions |
| US7981574B2 (en) | 2008-01-21 | 2011-07-19 | Renesas Electronics Corporation | Reticle, and method of laying out wirings and vias |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200501322A (en) | 2005-01-01 |
| CN1577834A (zh) | 2005-02-09 |
| US20040262640A1 (en) | 2004-12-30 |
| US20060118966A1 (en) | 2006-06-08 |
| JP4245418B2 (ja) | 2009-03-25 |
| US7023094B2 (en) | 2006-04-04 |
| US7183659B2 (en) | 2007-02-27 |
| US7226855B2 (en) | 2007-06-05 |
| US7393775B2 (en) | 2008-07-01 |
| US20060118967A1 (en) | 2006-06-08 |
| CN101097902A (zh) | 2008-01-02 |
| CN100378989C (zh) | 2008-04-02 |
| US20070117231A1 (en) | 2007-05-24 |
| CN100546024C (zh) | 2009-09-30 |
| TWI238494B (en) | 2005-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4245418B2 (ja) | 斜め方向配線を有する半導体集積回路装置及びそのレイアウト方法 | |
| JP6235034B2 (ja) | 閉塞部分を有するハードマクロ、同じものを含む集積回路、およびハードマクロを通過するル―ティングの方法 | |
| US6006024A (en) | Method of routing an integrated circuit | |
| US5984510A (en) | Automatic synthesis of standard cell layouts | |
| US6938226B2 (en) | 7-tracks standard cell library | |
| US6209123B1 (en) | Methods of placing transistors in a circuit layout and semiconductor device with automatically placed transistors | |
| JP2001127161A (ja) | 集積回路 | |
| KR20150145178A (ko) | 집적회로 내부의 전력망 도체 배치 | |
| JPH09162279A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2008078508A (ja) | 半導体集積回路及び半導体集積回路の製造方法 | |
| JP2006202824A (ja) | 半導体集積回路、レイアウト方法、レイアウト装置及びレイアウトプログラム | |
| US8239809B2 (en) | 3-dimensional integrated circuit designing method | |
| JP2007250933A (ja) | 半導体集積回路およびそのレイアウト設計方法 | |
| JP4350886B2 (ja) | ダミーパターンの配置方法、半導体装置を製造する方法及びｃａｄシステム | |
| JP2006165091A (ja) | 半導体集積装置、その設計方法、設計装置、およびプログラム | |
| US20130285258A1 (en) | Semiconductor device having mesh-pattern wirings | |
| JP2002289695A (ja) | 半導体集積回路のレイアウト方法 | |
| WO2012160736A1 (ja) | 半導体装置 | |
| JP3485311B2 (ja) | ダミーパターンレイアウト方法 | |
| JPH06349947A (ja) | 半導体集積回路装置のマスクパターン設計方法および設計装置 | |
| JP3578615B2 (ja) | 半導体集積回路のレイアウト方法 | |
| JPH10144798A (ja) | グリッド化ポートのための自動レイアウトワイヤ最小化 | |
| JP2005322785A (ja) | 半導体集積回路のパターン生成方法および半導体集積回路 | |
| JP2001284536A (ja) | ビア形成領域決定方法 | |
| JP2003208454A (ja) | 半導体集積回路におけるレイアウト設計の自動配置配線方法及び装置並びに自動配置配線プログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050916 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080205 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080403 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080731 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080909 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081001 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081028 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081204 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090106 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090106 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4245418 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140116 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |