JP6235034B2 - 閉塞部分を有するハードマクロ、同じものを含む集積回路、およびハードマクロを通過するル―ティングの方法 - Google Patents

Description

関連出願の相互参照

[0001]本願は、平成２４年１１月１４日に出願された「閉塞領域を有するハードマクロ、同じものを含む集積回路、ハードマクロを通過するルーティングの方法」と題された米国仮特許出願６１／７２６，０３１に対する優先権を主張し、この譲受人に譲渡され、かつこれによってここでの参照より明確に組み込まれる。

[0002]本開示は、閉塞部分を有するハードマクロに関し、および、ハードマクロを通ってルーティングする方法に関し、より具体的には、ビアが形成され得る複数の閉塞部分を有するハードマクロに関し、および、閉塞部分にビアを形成することによって、ハードマクロを通過する電気的接続をルーティングする方法に関する。

[0003]「マクロ」または「コア」は、機能回路の要素、または、構築ブロック、または、論理のユニットであり、それは特定用途向け集積回路（ＡＳＩＣ）またはフィールド・プログラマブル・ゲイト・アレイ（ＦＰＧＡ）を生成するためにチップ製造装置によって用いられ得る。マクロの２つの一般的なタイプは、「ソフト」および「ハード」マクロと称される。ソフトマクロは、ソフトマクロの外部の他の要素にソフトマクロの部分を接続するため、および／または、ソフトマクロの一部を接続するため、様々な相互接続規則に沿って特定の機能を実行するため、論理を含む。それらは、例えば、ゲートレベルネットリストを備え得る。ソフトマクロは、物理配線パターンを特定しないため最後の物理インプリメンテーションにおける柔軟性を可能にする、しかし、予め特定された物理配線パターンがないため、それらは、フロアプランにおける所望の性能および／または最終的な配置のために最適化される必要があり得る。ハードマクロは決まった配線パターンを特定し、かつ変更できない。このように、ハードマクロは、ソフトマクロほど柔軟性はないが使用前に性能と物理配置のために最適化され得る。

[0004]ハードおよびソフトマクロは、２次元集積回路において用いられる。しかし、より高いデバイスパッキング密度、より短い相互接続ＲＣ遅延時間、および低コストを実現するために複数の集積回路層を積層し、かつ３次元集積回路、すなわち「３ＤＩＣ’s」を形成することがさらに一般的になってきている。マクロのサイズおよび構成は、チップ、特に３ＤＩＣのフロアプランニングの間考慮されなくてはならない。ソフトマクロは、ある程度は変更され得るため、場合によってはソフトマクロを通過するようにソフトマクロの上方の層にある要素からソフトマクロの下方の層にある要素までの接続を可能にすることもあり得る。しかし、ハードマクロは、決められたフォームファクタを有し、かつ一般的にそれらの周囲に層間接続の経路を定める必要がある。このことが、様々な相互接続の長さを増大し、かつ、補償するために付加的なバッファの使用を要し得る。ハードマクロの端部近辺の領域はまた、チップの別の層に到達するようにハードマクロを通過する必要のあるハードマクロの上方または下方の要素からの伝導経路によって密集することになり得る。

[0005]図１は、第１の回路要素１０４を有する第１の層１０２と、ハードマクロ１０８を有する第２の層１０６と、および第２の回路要素１１２を有する第３の層１１０、を有するマルチレイヤチップ１００を示す。第１の回路要素１０４および／または第２の回路要素１１２は、実回路要素よりむしろマルチレイヤチップ１００に関するピンまたは接続パッドを代わりに表し得る。チップ１００の設計は、第１の回路要素１０４がハードマクロの直下で第１の回路要素１０４の２層下方の層に設置された第２の回路要素１１２に接続されることを必要とする。この接続を行うために、ビア１１４は、ハードマクロ１０８から離れた場所に提供され、および第１の回路要素１０４は、第１の配線１１６によってビア１１４に接続され、ならびに第２の回路要素は、第２の配線１１８によってビア１１４に接続される。ハードマクロ１０８が存在しなかった場合、ビアは、それらの間の接続パスを短縮するために、第１の回路要素１０４または第２の回路要素１１２に対して、直接下にあるいはより接近して提供され得る。第１および第２の回路要素１０４、１１２の間の第２の層１０６内のハードマクロ１０８の存在は、第１および第２の回路要素１０４、１１２の間の接続の長さを増大させる。

[0006]いくつかの場合において、単一の大きいハードマクロを２つ以上のより小さいハードマクロに分割し、それらが単一のハードマクロであるかのように動作または通信することをハードマクロに可能にするために必要な相互接続規則を提供することが可能であり得る。しかし、この配置は、オンチップの最適化を必要とし、かつチップの性能の低下につながり得る。そのため、上で論じられたハードマクロの利点を保持し、かつルーティングにおける優れた柔軟性を可能にするハードマクロを提供することが望ましいだろう。

[0007]下記の概要は、全ての検討された観点の包括的な要約ではない。その唯一の目的は、後に提示されるより詳細な説明の前置きとなるように簡略化された形式で１つまたは複数の観点のいくつかの概念を提示することである。

[0008]本開示の観点は、ハードマクロ領域を定義する外面を有し、および、上面と、底面と、上面から底面までのハードマクロの厚さを有するハードマクロを備え、該ハードマクロは、上面から底面までのハードマクロの厚さを通過して延伸する複数のビアを含む。

[0009]本開示の別の観点は、コンピュータによって実行される時、ハードマクロ領域を定義する外面を有し、および、上面と、底面と、上面から底面までのハードマクロの厚さを有し、ならびに上面から底面までハードマクロを通過して延伸する複数のビアを有するハードマクロを生成することをコンピュータ制御されるデバイスに行わせる命令を記憶する不揮発性コンピュータ可読媒体を備える。

［0010］さらに本開示の観点は、ハードマクロ領域を定義する外面を有し、および、上面と、底面と、上面から底面までのハードマクロの厚さを有するハードマクロを備える。ハードマクロは、ハードマクロの上面に閉塞部分の規則的なパターンを含み、該閉塞部分は、上面から底面までのハードマクロを通過して延伸する。

[0011]本開示のさらに別の観点は、コンピュータによって実行される時、ハードマクロ領域を定義する外面を有し、および、上面と、底面と、上面から底面までのハードマクロの厚さ、およびハードマクロ上面に閉塞部分の規則的なパターンを有するハードマクロを生成することをコンピュータ制御されるデバイスに行わせる命令を記憶する不揮発性コンピュータ可読媒体を備え、該閉塞サイトは、上面から底面までハードマクロを通過して延伸する。

[0012]さらに本開示の観点は、上面層、底面層、および少なくとも１つの中間層を含む集積回路を備え、該上面層は上面層導電配線を含み、該中間層はハードマクロを含み、および該底面層は底面層導電配線を含む。該上面層導電配線はハードマクロを通過して延伸するビアによって底面層導電配線に接続される。

[0013]他の本開示の観点は、コンピュータによって実行される時、上面層、底面層、および少なくとも一つの中間層を有する集積回路を生成することをコンピュータ制御されるデバイスに行わせる命令を記憶する不揮発性コンピュータ可読媒体を備え、該上面層は上面層導電配線を含み、該中間層はハードマクロを含み、および該底面層は底面層導電配線を含む。該上面層導電配線は、ハードマクロを通過して延伸するビアによって該底面層導電配線に接続される。

[0014]さらに本開示の観点は、集積回路の第１の層を形成することと、集積回路の第１の層上に集積回路の第２の層を形成することと、該第２の層は少なくとも１つのハードマクロを含み、ハードマクロを通過する少なくとも１つのビアを形成することと、第２の層の上面に第３の層を形成することと、第１の層上の要素を少なくとも１つのビアを使用して第３の層上の要素に電気的に接続することとを含む方法を備える。

[0015]本開示のさらに別の観点は、上面層、底面層、および少なくとも１つの中間層を備える集積回路を備え、該上面層は上面層導電配線を含み、該中間層は動作を実行するためのハードマクロ手段を含み、および該底面層は底面層導電配線を含む。上面層導電配線は、ハードマクロ手段によって底面層導電配線に接続される。

[0016]本開示のさらに別の観点は、集積回路の第１の層を形成するためのステップ、集積回路の第１の層上に集積回路の第２の層を形成するためのステップ、該第２の層は少なくとも１つのハードマクロを含む、該ハードマクロを通過するビアを形成するためのステップ、該第２の層の上面に第３の層を形成するためのステップ、および第１の層上の要素を、該ビアを使用して該第３の層上の要素に電気的に接続するためのステップを含む方法を備える。

[0017]添付の書類中の添付の図面は、本発明の実施例の説明の際に一助となるように提示され、かつそれらは単に実施例の例示のためであって、それらの限定のためではない。
[0018] 図１は、中央の層内にハードマクロを有する従来のマルチレベルチップの概略立断面図であり、ならびにハードマクロの上方および下方の要素を接続するために必要とされるルーティングを示す。 [0019] 図２は、ハードマクロを通過して形成される少なくとも１つのビアを有するハードマクロを有する本開示に従ったマルチレベルチップの概略立断面図であり、ならびにハードマクロを通過する第１の接続パスを示す。 [0020] 図３は、ハードマクロを有する本開示に従ったマルチレベルチップの概略立断面図であり、ならびにハードマクロ内の１つの閉塞部分を通過する第１の接続パスを示す。 [0021] 図４は、ハードマクロ内の別の閉塞部分を通過する代替接続パスを示す図３のマルチレベルチップの概略立断面図である。 [0022] 図５は、ビアが形成され得る閉塞部分の第１の配置を示すハードマクロの概略平面図である。 [0023] 図６は、本開示の実施例が用いられ得る例示的な無線通信システムの概略図である。 [0024] 図７は、本開示に従った方法を示すフロー図である。

詳細な説明

[0025]本発明の観点は下記の説明において開示され、ならびに関連する図面は本発明の特定の実施例に関する。代替実施例は、本発明の範囲から逸脱することなく考案され得る。さらに、本発明の周知の要素は、詳細に説明されないため、あるいは本発明の関連する詳細を曖昧にしないために省略されるであろう。

[0026]単語「例示的」は、「例、実例、または図解としての役割を果たすことを」を意味するためにここで用いられる。「例示的な」とここに記載された任意の実施例は、必ずしも他の実施例よりも好適であるあるいは利点があると解釈されるべきではない。同様に、用語「本発明の実施例」は、本発明の全ての実施例が、論じられた特徴、利点、または動作のモードを含むことを必要としているわけではない。

[0027]ここで用いられた用語は、実施例に従って特定の具体例を説明するためだけのものであって、かつ本発明の実施例を限定することを意図するものではない。ここで用いられたように、単数の「ａ」、「ａｎ」および「ｔｈｅ」は、文脈が明らかに別の意味を示すのでなければ、複数の意味も含むことを意図している。ここで用いられたように、「備える（comprises）」、「備える（comprising）」、「含む（includes）」および／または「含む（including）は、言及された構造的かつ機能的な特徴、ステップ、動作、要素、および／または構成要素の存在を特定するが、１つまたは複数の他の構造的かつ機能的な特徴、ステップ、動作、要素、構成要素、および／またはそれらから成るグループの存在または追加を除外するものではない。

[0028]「の直下の（under）」、「下方の（below）」、「より下の（lower）」、「上方の（over）」、「より上の（upper）」、「側面（lateral）」、「上面（top）」、「底面（bottom）」「左側の（left）」「右側の（right）」、などの空間的関係の用語は、図面に示された別の要素または特徴に対する１つの要素または特徴の関係を記載するため、説明の簡単のためにここで用いられ得る。空間的関係の用語は、図面に明示された位置に加えて、使用または動作の際のデバイスの異なる位置を含むことを意図している。例えば、図面においてデバイスが逆に配置された場合、他の要素または特徴「の直下に（under）」または「より下に（beneath）」と記載された要素は、該他の要素または特徴の「上方（over）」に配置されることになる。デバイスは、（９０度回転して、あるいは他の位置に）異なった状態で配置され得、かつここで用いられた相対的な空間関係の記述語はそれにしたがって解釈される。

[0029]当業者は、情報および信号が様々な異なる技術と技法のうちのいずれかを用いて表され得ることを理解するだろう。例えば、上記の説明を通して言及され得るデータ、命令、コマンド、情報、信号、ビット、記号、およびチップは、電圧、電流、電磁波、磁場または磁性粒子、光場、電子スピン粒子、電子スピン、またはそれらの任意の組合せによって表され得る。

[0030]ここで用いられるような用語「トポロジー」は、回路構成要素の相互接続を示唆しており、特に明記されない限り、相互に関係する構成要素の物理的な配置またはそれらの物理的な位置を示すものではない。トポロジーを示すように表されたあるいは別の方法で特定された図面は、トポロジーの図を用いた描写にすぎず、かつ必ずしも物理的な配置または構成要素の相関的な位置を表すものではない。

[0031]図２は、第１の回路要素２０４を有する第１の層２０２、ハードマクロ２０８を有する第２の層２０６、および第２の回路要素２１２を有する第３の層２１０を有するマルチレイヤチップ２００を示す。第１の回路要素２０４および／または第２の回路要素２１２は、実回路要素よりむしろマルチレイヤチップ２００に関するピンまたは接続パッドを代わりに表し得る。マルチレイヤチップ２００の設計は、第１の回路要素２０４がハードマクロ２０８の直下の層で第１の回路要素２０４の２層下方の層に設置された第２の回路要素２１２に接続されることを必要とする。ハードマクロ２０８には、論理要素または接続なしに形成される少なくとも１つおよび好ましくは複数の閉塞部分２１４が設けられ、およびそこ閉塞部分２１４には、ビア２１６がハードマクロ２０８の動作に不利な影響を与えることなく形成され得る。図２において、３つの閉塞部分２１４が例示されているが、より多くまたは少数の閉塞部分２１４がチップ２００に提供されてもよい。ハードマクロ２０８の端部の周囲に第１の回路要素２０４から第２の回路要素２１２までの接続をルーティングする代わりに、ビア２１６は、第１の回路要素２０４から第２の回路要素２１２までのより短い接続パスを提供するように閉塞部分２１４のうちの１つに形成される。閉塞部分２１４は、ハードマクロ２０８を通って直線に延伸する。

[0032]図３および４は、第１の回路要素３０４を有する第１の層３０２、ハードマクロ３０８を有する第２の層３０６、および第２の回路要素３１２を有する第３の層３１０を有するマルチレイヤチップ３００を示す。第１の回路要素３０４および／または第２の回路要素３１２は、実回路要素よりむしろマルチレイヤチップ３００に関するピンまたは接続パッドを代わりに表し得る。マルチレイヤチップ３００の設計は、第１の回路要素３０４がハードマクロ３０８の直下の層で第１の回路要素３０４の２層下方の層に設置された第２の回路要素３１２に接続されることを必要とする。ハードマクロ３０８には、論理要素または接続なしに形成される少なくとも１つおよび好ましくは複数の閉塞部分３１４が設けられ、およびそこ閉塞部分３１４には、ビア３１８がハードマクロ３０８の動作に不利な影響を与えることなく形成され得る。２つの閉塞部分３１４のみが図３および図４に例示されているが、一般的により多数の閉塞部分が提供されることもある。図２のマルチレイヤチップ２００とは異なり、チップ３００の閉塞部分３１４は、第１の回路要素３０４と第２の回路要素３１２のうちの少なくとも１つから水平にオフセットされる。しかし、こういったオフセットを用いたとしても、第１の回路要素３０４から第２の回路要素３１２までの接続は、ハードマクロ３０８の周囲に完全にルーティングするために必要とされている従来技術の接続よりも短い。

[0033]図３は、第１の回路要素３０４に近接する閉塞部分３１４のうちの１つ内のビア３１８を経由して第１の回路要素３０４から第２の回路要素３１２に第１の回路要素３０４を接続する第１の接続経路３１６を示す。図４は、第２の回路要素３１２に近接する閉塞部分３１４に形成されたビア４０４を経由して第２の回路要素３１２に第１の回路要素３０４を接続する第２の接続経路４０２を示す。ビアの配置に関してこれら２つの経路のうちのいずれが選択されるかは、第１、第２および第３の層３０２、３０６および３１０上の第１および第２の回路要素３０４、３１２および／または他の回路要素（不図示）および／または他の電気経路（不図示）への、および、それらの間の他の接続に依存し得る。

[0034]３Ｄ集積回路と該集積回路が含む種々の要素の望ましい最終設計に基づいて既定の位置に設置された閉塞部分を有するハードマクロを設計することが可能であり得る。しかし、回路の相互接続を配線するときに必要とされる少ないあるいは多い閉塞部分にビアを設置することが可能な回路設計者に柔軟性をもたらすためにハードマクロ上に比較的多数の閉塞部分をもたらすことがより現実的になり得る。図５を参照すると、ハードマクロ５００は、ＸおよびＹ方向の複数の閉塞部分５０２の間に一定の空間を有する規則的なパターンに配列された該複数の閉塞部分５０２を含み、この場合、行と列のメッシュまたは配列である。規則的なパターンは、二者択一的に、１方向のみに規則的な間隔を有するか、あるいはジグザグまたは非長方形パターンに配列されることもある。閉塞部分の位置は、不規則なパターンにも配列され得る。閉塞部分は、非常に小さな空間を占有し、かつ種々のビアを収容するのに十分な大きさを要することが留意されるべきである。ビアは非常に小さいので、いくつかは非常に小さい閉塞領域にも形成され得る。ハードマクロと回路要素と比べると閉塞部分のサイズは、図面において非常に誇張されている。

[0035]回路設計者が、最終的にこれらの閉塞部分のすべてにビアを形成することは無さそうである。また、相互接続を要する要素が閉塞部分の上方および下方に直接設置され、その結果、それらが単一の垂直な電気的接続によって接続され得ることも無さそうである。しかし、ハードマクロの面一面に広がった多数の閉塞部分は、向上したルーティングの柔軟性をもたらし、かつ、ハードマクロの端部周囲にルーティングする必要性を低減させ、むしろ、必要に応じて用いられ得るハードマクロを通過する様々な経路を提供する。

[0036]閉塞部分のための位置は、ブロック・レベルの設計ネットリストからのブロック・ツー・ブロックピン（block-to-block pin)の統計データに一部基づいて決定される。関連する設計規則（層間 (inter-tier) ビア／ランディングパッドピッチ(landing pad pitch)などを含む）とブロック・ツー・ブロックピンの統計データに基づいて、閉塞部分に使用可能な領域が算出される。許容可能な領域オーバヘッド予算（モノリシックの３Ｄ層間ビアの非常に小さいサイズに起因して最も小量である）が付与されると、ブロックをわたる閉塞部分の数が決定され得る。閉塞の挿入後、変更されたブロックが、例えば配置およびルーティング（「Ｐ＆Ｒ」）、物理インプリメンテーションによって取得される。

[0037]図６は、１つまたは複数の本開示の実施例が有利に用いられ得る例としての無線通信システム６００を示す。例示の目的のために、図６は、３つの遠隔ユニット６２０、６３０、および６５０および２つの基地局６４０を示す。従来の無線通信システムは、より多くの遠隔ユニットと基地局を有し得ることが評価されるだろう。遠隔ユニット６２０、６３０、および６５０は、集積回路または（ここに開示されたようなハードマクロを含む）他の半導体デバイス６２５、６３５および６５５を含み、それは、以下でさらに論じられるように本開示の実施例のうちにある。図６は、基地局６４０と遠隔ユニット６２０、６３０、および６５０からの順方向リンク信号６８０と遠隔ユニット６２０、６３０、および６５０から基地局６４０までの逆方向リンク信号６９０を示す。

[0038]図６において、遠隔ユニット６２０は、モバイル電話として示され、遠隔ユニット６３０は、ポータブルコンピュータとして示され、および遠隔ユニット６５０は、無線ローカルループシステム内の決まった場所にある遠隔ユニットとして示される。例えば、遠隔ユニットは、携帯電話、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、パーソナルデータアシスタント（ＰＤＡ）のようなポータブルデータユニット、（ＧＰＳ対応デバイスのような）ナビゲーションデバイス、セット・トップ・ボックス、音楽プレイヤー、映像プレイヤー、エンターテーメントユニット、メートル読み出し機器のような定位置データユニット、またはデータまたはコンピュータ命令、またはそれらの任意の組合せを格納または検索する任意の他のデバイスのうちの１つのまたは組合せであり得る。図６は本開示の教示にしたがって遠隔ユニットを例示するが、本開示は、これらの例として実例となるユニットに限定されるものではない。本開示の実施例は、テストおよび特徴づけのためのメモリおよびオンチップ回路を有するアクティブな集積回路を有する任意のデバイスにおいて適切に用いられ得る。

[0039]実施例に従った方法は、集積回路の第１の層を形成するブロック７０２、集積回路の第１の層上に集積回路の第２の層を形成する、第２の層は少なくとも１つのハードマクロを含む、ブロック７０４、ハードマクロを通過するビアを形成するブロック７０６、第２の層の上面に第３の層を形成するブロック７０８、およびビアを使用して、第３の層上の要素に第１の層上の要素を電気的に接続するブロック７１０を備える。

[0040]先に開示された（図２−５のデバイスまたはそれらの任意の組合せのような）デバイスおよび機能は、コンピュータ可読媒体に記憶されたコンピュータファイル（例えば、ＲＴＬ、ＧＤＳＩＩ、ＧＥＲＢＥＲ、など）の内部に設計されかつ構成され得る。いくつかのまたは全てのこういったファイルは、こういったファイルに基づいてデバイスを製造する製造取扱者に提供される。その結果もたらされる製品は、次に半導体ダイにカットされかつ半導体チップにパッキングされる半導体ウエハースを含む。半導体チップは、上述されたような電子デバイスに用いられ得る。

[0041]ここで開示された実施例に関連して記載された方法、シーケンスおよび／またはアルゴリズムは、直接ハードウェアにおいて、プロセッサによって実行されるソフトウェア・モジュールにおいて、またはその２つの組合せにおいて具体化され得る。ソフトウェア・モジュールは、ＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭ（登録商標）メモリ、レジスタ、ハードディスク、リムーバブル・ディスク、ＣＤ−ＲＯＭ、または当技術分野において周知の記憶媒体の任意の他の形式に属し得る。例示的な記憶媒体は、プロセッサが記憶媒体から情報を読み出し、および記憶媒体へ情報を書き出すためにプロセッサに結合される。代わりに、記憶媒体は、プロセッサに統合され得る。

[0042]従って、本発明の実施例は、実施のための方法を具体化するコンピュータ可読媒体を含み得る。従って、本発明は、例示された具体例に限定されることはなく、かつここに記載された機能を実行するための手段は、本発明の実施例に含まれる。

[0043]前述の開示は例示された本発明の実施例を示すが、様々な変更および修正が添付の請求項によって定義されるように本発明の範囲から逸脱することなくここで行われ得るだろう。ここに記載された本発明の実施例にしたがった方法の請求項の機能、ステップおよび／または動作は、任意の特定の順序で実行される必要はない。さらに、本発明の要素は、単数で記載されるか、または請求され得るが、単数への限定が明らかに述べられていなければ、複数が検討される。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
ハードマクロ領域を定義する外面を有し、および、上面と、底面と、前記上面から前記底面までのハードマクロの厚さを有するハードマクロであって、前記ハードマクロは、前記上面から前記底面まで前記ハードマクロを通過して延伸する複数のビアを含む、ハードマクロ。
［Ｃ２］
前記ハードマクロの上面に複数の閉塞部分を含み、前記複数の閉塞部分は、前記ハードマクロの底面まで前記ハードマクロを通過して延伸し、そこにおいて、前記複数のビアが前記閉塞部分のうちの少なくともいくつかに形成される、Ｃ１に記載のハードマクロ。
［Ｃ３］
前記複数の閉塞部分が規則的なパターンに配置される、Ｃ２に記載のハードマクロ。
［Ｃ４］
前記規則的なパターンはアレイを備える、Ｃ３に記載のハードマクロ。
［Ｃ５］
少なくとも１つの半導体ダイに組み込まれる、Ｃ１−Ｃ４のうちのいずれか１つに記載のハードマクロ。
［Ｃ６］
セット・トップ・ボックス、音楽プレイヤー、映像プレイヤー、エンターテーメントユニット、ナビゲーションデバイス、通信デバイス、パーソナル・デジタル・アシスタント（ＰＤＡ）、定位置データユニット、およびコンピュータから成るグループから選択され、Ｃ１−Ｃ４のうちのいずれか１つの前記ハードマクロを含む、デバイス。
［Ｃ７］
コンピュータによって実行される時、Ｃ１−Ｃ４のうちのいずれか１つに従ってハードマクロを生成することをコンピュータ−制御されるデバイスに行わせる命令を記憶する不揮発性コンピュータ可読媒体。
［Ｃ８］
上面層、底面層、および少なくとも１つの中間層を備える集積回路であって、前記上面層は上面層導電配線を含み、前記少なくとも１つの中間層はハードマクロを含み、前記底面層は底面層導電配線を含む、ここにおいて、前記上面層導電配線はハードマクロを通過して延伸するビアによって前記底面層導電配線に接続される、集積回路。
［Ｃ９］
前記上面層は上面層のアクティブな要素を含みならびに前記底面層は底面層のアクティブな要素を含む、およびここにおいて、前記上面層のアクティブな要素は、前記ビアによって前記底面層のアクティブな要素に接続される、Ｃ８に記載の集積回路。
［Ｃ１０］
少なくとも１つの半導体ダイに組み込まれる、Ｃ８またはＣ９に記載の集積回路。
［Ｃ１１］
セット・トップ・ボックス、音楽プレイヤー、映像プレイヤー、エンターテーメントユニット、ナビゲーションデバイス、通信デバイス、パーソナル・デジタル・アシスタント（ＰＤＡ）、定位置データユニット、およびコンピュータから成るグループから選択され、Ｃ８またはＣ９に記載の前記集積回路を含む、デバイス。
［Ｃ１２］
集積回路の第１の層を形成することと、
前記集積回路の前記第１の層上に前記集積回路の第２の層を形成することと、前記第２の層は少なくとも１つのハードマクロを含む、
前記ハードマクロを通過する少なくとも１つのビアを形成することと、
前記第２の層の上面に第３の層を形成することと、
前記少なくとも１つのビアを用いて前記第３の層上の要素に前記第１の層上の要素を電気的に接続することと、
を備える方法。
［Ｃ１３］
前記ハードマクロは、複数の閉塞部分を含む、およびそこにおいて、前記ビアを形成することは前記複数の閉塞部分のうちの１つに前記ビアを形成することを備える、Ｃ１２に記載の方法。
［Ｃ１４］
コンピュータ可読媒体を備えるコンピュータ・プログラム・プロダクトであって、前記コンピュータ可読媒体は、Ｃ１２またはＣ１３にしたがった方法を実行することをコンピュータまたはプロセッサに行わせるための少なくとも１つの命令を備える、コンピュータ・プログラム・プロダクト。

Claims (13)

1. ハードマクロ領域を定義する外面を有し、および、上面と、底面と、前記上面から前記底面までのハードマクロの厚さを有するハードマクロであって、前記ハードマクロは、前記上面から前記底面まで前記ハードマクロを通過して延伸する複数のビアを含み、前記複数のビアは、前記複数のビアまで延伸する、前記ハードマクロを含む層の上方の第１の層に含まれる導電配線、および前記ハードマクロを含む前記層の下方の第２の層に含まれる導電配線に接続され、前記ハードマクロは、前記ハードマクロの上面に複数の閉塞部分を含み、前記複数の閉塞部分は、前記ハードマクロの底面まで前記ハードマクロを通過して延伸し、そこにおいて、前記複数のビアが前記閉塞部分のうちの少なくともいくつかに形成される、ハードマクロ。
2. 前記複数の閉塞部分が規則的なパターンに配置される、請求項１に記載のハードマクロ。
3. 前記規則的なパターンはアレイを備える、請求項２に記載のハードマクロ。
4. 複数の閉塞部分の前記アレイ内のブロック部分は、ジグザグパターンまたは不規則なパターンに、少なくとも２行および少なくとも２列に配列される、請求項３に記載のハードマクロ。
5. 少なくとも１つの半導体ダイに組み込まれる、請求項１−４のうちのいずれか１つに記載のハードマクロ。
6. セット・トップ・ボックス、音楽プレイヤー、映像プレイヤー、エンターテーメントユニット、ナビゲーションデバイス、通信デバイス、パーソナル・デジタル・アシスタント（ＰＤＡ）、定位置データユニット、およびコンピュータから成るグループから選択され、請求項１−４のうちのいずれか１つの前記ハードマクロを含む、デバイス。
7. コンピュータによって実行される時、請求項１−４のうちのいずれか１項に記載のハードマクロを生成することをコンピュータ制御されるデバイスに行わせる命令を記憶する不揮発性コンピュータ可読記憶媒体。
8. 上面層、底面層、および少なくとも１つの中間層を備える集積回路であって、前記上面層は上面層導電配線を含み、前記少なくとも１つの中間層はハードマクロを含み、前記底面層は底面層導電配線を含む、ここにおいて、前記上面層導電配線は前記ハードマクロを通過して延伸する複数のビアによって前記底面層導電配線に接続され、前記上面層導電配線および前記底面層導電配線は前記複数のビアまで延伸し、前記ハードマクロは、前記ハードマクロの上面に複数の閉塞部分を含み、前記複数の閉塞部分は、前記ハードマクロを通過して延伸し、そこにおいて、前記複数のビアが前記閉塞部分のうちの少なくともいくつかに形成される、集積回路。
9. 前記上面層は上面層のアクティブな要素を含みならびに前記底面層は底面層のアクティブな要素を含む、およびここにおいて、前記上面層のアクティブな要素は、前記ビアによって前記底面層のアクティブな要素に接続される、請求項８に記載の集積回路。
10. 少なくとも１つの半導体ダイに組み込まれる、請求項８または９に記載の集積回路。
11. セット・トップ・ボックス、音楽プレイヤー、映像プレイヤー、エンターテーメントユニット、ナビゲーションデバイス、通信デバイス、パーソナル・デジタル・アシスタント（ＰＤＡ）、定位置データユニット、およびコンピュータから成るグループから選択され、請求項８または９に記載の前記集積回路を含む、デバイス。
12. 集積回路の第１の層を形成することと、
    前記集積回路の前記第１の層上に前記集積回路の第２の層を形成することと、前記第２の層は少なくとも１つのハードマクロを含む、
    前記ハードマクロを通過する少なくとも１つのビアを形成することと、
    前記第２の層の上面に第３の層を形成することと、
    前記少なくとも１つのビア、ならびに前記少なくとも１つのビアまで延伸する前記第１の層に含まれる導電配線および前記第３の層に含まれる導電配線を用いて前記第３の層上の要素に前記第１の層上の要素を電気的に接続することと、
    を備え、
    前記ハードマクロは、複数の閉塞部分を含む、およびそこにおいて、前記少なくとも１つのビアを形成することは、前記複数の閉塞部分のうちの１つに前記少なくとも１つのビアを形成することを備える、方法。
13. コンピュータ・プログラムであって、請求項１２にしたがった方法を実行することをコンピュータまたはプロセッサに行わせるための少なくとも１つの命令を備える、コンピュータ・プログラム。

Images