KR100583709B1 - 반도체 집적 회로의 배선 설계 방법 및 반도체 집적 회로 - Google Patents

반도체 집적 회로의 배선 설계 방법 및 반도체 집적 회로 Download PDF

Info

Publication number
KR100583709B1
KR100583709B1 KR1020040086166A KR20040086166A KR100583709B1 KR 100583709 B1 KR100583709 B1 KR 100583709B1 KR 1020040086166 A KR1020040086166 A KR 1020040086166A KR 20040086166 A KR20040086166 A KR 20040086166A KR 100583709 B1 KR100583709 B1 KR 100583709B1
Authority
KR
South Korea
Prior art keywords
wiring
wiring pattern
basic
layer
vias
Prior art date
Application number
KR1020040086166A
Other languages
English (en)
Other versions
KR20050040758A (ko
Inventor
기따바야시신지
우라까와유끼히로
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20050040758A publication Critical patent/KR20050040758A/ko
Application granted granted Critical
Publication of KR100583709B1 publication Critical patent/KR100583709B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

반도체 집적 회로의 배선 설계에서, 배선 패턴을 갖는 복수의 배선층 및 이들 배선층끼리를 접속하는 복수의 비아를 구비하는 중계 배선층에서의, 배선 비아의 밀도를 확보하고, 레이아웃 패턴의 규칙성과 균일성을 확보함으로써, 반도체 집적 회로의 미세 가공에서 제어성을 향상시켜, 수율을 향상시킨다. 사전에 규칙성을 갖게 하여 배선 패턴을 형성한 2개의 기본 배선 패턴층과, 이들 사이에 위치시키는 사전에 규칙성을 갖게 하여 비아를 형성한 기본 비아 어레이층에 기초하여 설계함으로써, 제조 프로세스 및 제품에서 작업의 용이성 및 신뢰성을 향상시킨다.
배선 패턴, 비아, 배선 패턴층, 비아 어레이층, 더미 패턴

Description

반도체 집적 회로의 배선 설계 방법 및 반도체 집적 회로{WIRING LAYOUT METHOD OF SEMICONDCUTOR INTEGRATED CIRCUIT AND SEMICONDUCTOR INTEGRATED CIRCUIT}
도 1은 본 발명의 실시 형태에 따른 설계 처리 전의 기본 배선층(위로부터 제1 층)의 평면도.
도 2는 본 발명의 실시 형태에 따른 설계 처리 전의 기본 배선층(제2 층)의 평면도.
도 3은 본 발명의 실시 형태에 따른 설계 처리 전의 기본 배선층(제3 층)의 평면도.
도 4는 본 발명의 실시 형태에 따른 설계 처리 전의 기본 배선층(제4 층)의 평면도.
도 5는 본 발명의 실시 형태에 따른 설계 처리 전의 기본 배선층(제5 층)의 평면도.
도 6은 본 발명의 실시 형태에 따른 설계 처리 전의 기본 배선층(제6 층)의 평면도.
도 7은 본 발명의 실시 형태에 따른 설계 처리 전의 기본 배선층(제7 층)의 평면도.
도 8은 본 발명의 실시 형태에 따른 설계 처리 전의 기본 배선층(제8 층)의 평면도.
도 9는 본 발명의 실시 형태에 따른 설계 처리 전의 기본 배선층(제9 층, 최하층)의 평면도.
도 10은 도 1의 제1 층에 대응하며, 설계 처리 후의 처리 완료 배선층을 도시하는 도면.
도 11은 도 2의 제2 층에 대응하며, 설계 처리 후의 처리 완료 배선층을 도시하는 도면.
도 12는 도 3의 제3 층에 대응하며, 설계 처리 후의 처리 완료 배선층을 도시하는 도면.
도 13은 도 1-도 9의 기본 배선층의 적층 상태의 단면의 일부를 도시하는 도면.
도 14는 도 10-도 12 등의 처리 완료 배선층의 적층 상태의 단면의 일부를 도시하는 도면.
도 15는 도 11과 동등한 도면으로, 배선 패턴 중의 신호를 흘리는 배선 패턴과 더미로서의 배선 패턴을 설명하는 도면.
도 16은 도 12와 동등한 도면으로, 배선 패턴 중의 신호를 흘리는 배선 패턴과 더미로서의 배선 패턴을 설명하는 도면.
도 17은 도 13과 동등한 도면으로, 배선 패턴 중의 신호를 흘리는 배선 패턴과 더미로서의 배선 패턴을 설명하는 도면.
도 18은 종래의 반도체 집적 회로의 배선을 도시하는 도면으로, 상층의 배선 패턴과 하층의 배선 패턴이 비아(도시 생략)에 의해 접속되어 배선이 원하는 것으로서 형성된 상태를 도시하는 설명도.
도 19는 도 18에서의 상층을 구체적으로 나타내는 도면으로, 배선 패턴 및 더미의 패턴을 도시하는 평면도.
도 20은 도 18에서의 하층을 구체적으로 나타내는 도면으로, 배선 패턴 및 더미의 패턴을 도시하는 평면도.
도 21은 본 발명의 실시예의 단계의 흐름도.
<도면의 주요 부분에 대한 부호의 설명>
1A, 3A, 5A : 배선 패턴
2B, 4B, 6B : 비아
1Aa, 3Aa : 신호용의 배선 패턴
1Ab, 3Ab : 더미용의 비아
2Ba : 접속용의 비아
2Bb : 더미용의 비아
본 발명은, 반도체 집적 회로의 배선 설계 방법 및 반도체 집적 회로에 관한 것이다.
최근, 반도체 집적 회로의 배선 설계에서는, 제조 공정에서의 가공 정밀도의 제어성을 사전에 고려하여, 일정한 배선 밀도를 확보하기 위해, 배선 설계 후에, 레이아웃 패턴에 용장도를 갖게 하는 등의 방법이 이용되었다(예를 들면, 특허 문헌1 참조).
도 18-도 20은, 이러한 종래의 반도체 집적 회로의 배선 방법의 일례를 설명하기 위한 배선과 레이아웃 패턴의 설명도이다.
도 19에는, 위의 계층(제1 메탈층)의 레이아웃 패턴이 도시되고, 도 20에는, 아래의 계층(제2 메탈층)의 레이아웃 패턴이 도시된다. 즉, 배선층은 상하 2층으로 이루어지며, 도 19의 위의 층에 형성된 배선 패턴(1a, 1a, …)이 도 20의 아래의 층에 형성된 배선 패턴(2a, 2a, …), 비아(도시 생략)를 통해, 접속되어, 도 18에 도시한 바와 같이 배선이 배치되게 되어, 장치로서의 배선이 완성된다. 도 19에서는, 우선 배선으로서의 배선 패턴(1a, 1a, …)은 도면에서 좌우 방향으로 연장되는 것으로 형성되어 있다. 도 20에서는, 도면에서 상하 방향으로 연장되도록 우선 배선으로서의 배선 패턴(2a, 2a, …)이 형성되어 있다. 또한, 도 19, 도 20에서, 배선 패턴 이외의 것은, 용장 패턴(1b, 1b, …; 2b, 2b, …)이다.
즉, 보다 상세하게는, 이들 도면에서 도시한 바와 같이, 반도체 집적 회로 내에 배치되는 배선은, 계층적으로 형성된, 제1 메탈층(1)과 제2 메탈층(2)의 다층으로 배선된다.
종래의 반도체 집적 회로의 배선 방법에서는, 상술한 바와 같이 사전에, 각 배선층마다, 우선적으로 배선시키는 방향을 설정해 두고, 또한, 설계 기준에 따라 배선이 행해지도록, 사전에 배선 그리드를 설정해 두며, 이들 조건이나 기준에 기초하여, 배선이 실시되어 있지 않은 빈 영역에, 원하는 배선을 형성해 가는 방법이 채용되었다. 그런데, 미세 프로세스화에 수반되는 가공 정밀도의 어려움의 문제 때문에, 필요한 신호 배선의 레이아웃 패턴(배선 패턴(1a, 2a))만으로는, 가공이 어렵기 때문에, 상하의 배선층(계층)에서의 레이아웃 패턴의 밀도 향상이 요구되었다. 이 때문에, 종래에는 각 배선층에서, 배선 패턴(1a, 2a)의 빈 영역에, 용장 패턴(1b, 2b)을 형성하여, 패턴 밀도를 높이는 방법이 제안되었다. 즉, 배선 설계 종료 후에 어떠한 대책을 실시하였지만, 이것에는 다수의 난점이 있었다. 예를 들면, 배선 설계를 종료한 후의 마스크 데이터 생성 시에, 용장 패턴(1b, 2b)을 형성하는 것이다. 이에 의해, 상하의 각 배선층에서, 메탈 피복율이 향상되어, 패턴의 밀도 향상이 도모되었다. 그러나, 이 방법은, 배선 설계 종료 후의 마스터 데이터 생성 시에, 패턴 밀도 향상 대책을 채용하는 것이다. 이 때문에, 후에 생성한 용장 패턴에 의한 쇼트 등의 검증 누락의 가능성이 남는다. 또한, 용장 패턴 자체에, 규칙성이 없고, 배선이 되어 있지 않은 영역에 랜덤하게 배치되기 때문에, 실제의 가공 시의 제어가 곤란하게 된다. 그 때문에, 각 배선층에서의 패턴 밀도의 향상을 도모하기 위해 배치되는 용장의 레이아웃 패턴에 대하여, 규칙성과 균일성이 요구되게 되었다.
또한, 종래의 메탈층(배선 패턴) 외에, 메탈 배선끼리를 접속하는 비아(중계 배선층으로서의 VIA층)에 대해서도, 그 가공 시에서의 제어성 향상 등의 관점에서, 패턴 밀도의 향상이 요구되어 왔다. 즉, 반도체 집적 회로에서는, 금후, 점점 더 미세화가 진행되는 중으로, 그 가공 정밀도나 제어성의 향상으로 이어지는 배선 방법이 강하게 요구되고 있다.
[특허 문헌1]
일본 특개평11-312738호 공보
이와 같이, 종래에는, 배선 패턴의 형성 후에 그것과는 별도로 마스크 데이터 생성 시에 용장 패턴을 형성하도록 하였기 때문에, 용장 패턴의 검증을 충분히 행할 수 없고, 또한, 후에 형성하는 것이기 때문에, 용장 패턴에 충분한 규칙성을 갖게 하는 것이 곤란할 뿐만 아니라, 규칙성이 없는 경우에는 가공의 정밀도나 제어에 문제가 있는 것을 피할 수 없다.
본 발명은, 상기한 바와 같은 종래 기술의 문제점에 주목하여 이루어진 것으로, 그 목적은, 반도체 집적 회로의 배선 설계에서, 원하는 신호 배선을 형성할 때에, 프로세스 상 혹은 전기적으로 문제가 되는 요인을 제거한 반도체 집적 회로의 배선 방법 및 장치를 제공하는 것에 있다.
본 발명은, 각각이, 스트립 형상의 복수의 배선 패턴을 갖고, 상호 계층 구조를 이루는, 적어도 2개의 기본 배선 패턴층과, 이들 2개의 기본 배선 패턴층 사이에 위치하며, 이들 2개의 기본 배선 패턴층의 각각에서의 상기 배선 패턴끼리를 중계 접속하기 위한 복수의 비아를 갖는 기본 비아 어레이층과, 상기 2개의 기본 배선 패턴층 중의 한쪽의 측에 위치하며, 이 한쪽의 기본 배선 패턴층에서의 상기 배선 패턴의 소기의 것과, 회로 요소를 접속하기 위한 복수의 비아를 갖는 다른 기본 비아 어레이층을 배선 설계의 원자원으로서 준비할 때에, 상기 각 기본 배선 패턴층을, 자기의 배선 영역에, 규칙성을 가진 반복 패턴으로서 상기 복수의 배선 패턴을, 임의의 정해진 한 방향으로 배치하는 것으로서 형성한 것으로서 준비하고, 상기 기본 비아 어레이층을, 자기의 배선 영역에, 규칙성을 가진 반복 패턴으로서 상기 복수의 비아를 어레이 형상으로 형성한 것으로서 준비하며, 상기 각 기본 배선 패턴층에서는, 상기 복수의 배선 패턴 중의 소정의 것을 선택적으로, 신호용 배선으로서의 필요성 및 더미용 배선의 필요성으로부터 판단하여, 그 도중의 부분을 컷트함으로써 분별하여 복수의 배선 패턴 편으로 함으로써, 설계 처리 완료된 처리 완료 배선 패턴층으로 함과 함께, 상기 기본 비아층에서는, 접속용 비아로서의 필요성 및 더미용 비아로서의 필요성으로부터 판단하여, 상기 비아 중의 불필요한 것을 소거하고, 접속용 비아와 더미용 비아로 하는 것을 잔존시켜, 설계 처리 완료된 처리 완료 비아층으로 하고, 상기 2개의 처리 완료 배선 패턴층에서의 상기 배선 패턴 및 배선 패턴 편을 상기 처리 완료 비아층에서의 잔존하는 접속용 비아에 의해 중계 접속함으로써 소기의 배선을 형성함과 함께, 이 배선에 관여하지 않는 상기 배선 패턴 및 배선 패턴 편 및 상기 더미용 비아를 더미 패턴으로서 잔존시키도록 한 것을 특징으로 한다.
또한 본 발명은, 계층 구조를 이루는 적어도 제1 및 제2의 2개의 배선 패턴층과 이들 사이에 위치하는 비아 어레이층을 갖고, 상기 제1 및 제2 배선 패턴층은, 스트립 형상의 복수의 제1 및 제2 배선 패턴을 가지며, 상기 제1 및 제2 배선 패턴층에서의 상기 제1 및 제2 배선 패턴은 임의의 일정한 방향으로 배치되어 있고, 상기 제1 배선 패턴과 상기 제2 배선 패턴은, 엇갈린 상태로 교차하고 있으며, 이들 교차점의 선택적인 것에, 상기 비아 어레이층의 상기 비아가, 상기 제1 및 제2 배선 패턴을 접속하는 것으로서 배치되어 있고, 상기 제1 및 제2 배선 패턴층에서는 배선 영역에 상기 제1 및 제2 배선 패턴이 소정 간격으로 반복 상태로 형성됨과 함께, 상기 제1 및 제2 배선 패턴의 임의의 것은 도중에서 절단되어 복수의 배선 패턴 편으로 되며, 상기 제1 및 제2 배선 패턴 및 상기 배선 패턴 편의 임의의 것은 상기 비아에 의해 제1 및 제2 배선 패턴층의 것끼리가 접속되어 신호가 통과하는 신호용 배선으로 되고, 이 이외의 것은 더미용 배선으로 되며, 또한, 상기 비아 어레이층에서는 복수의 비아의 임의의 것이 상기 제1 및 제2 배선 패턴을 접속하고, 이 이외의 비아는 더미용 비아로서 형성되어 있는 것을 특징으로 한다.
<실시예>
이하, 도면을 참조하면서 본 발명의 실시 형태를 더욱 상세히 설명한다.
본 발명에서, 이하에 설명되는 배선은, 실제의 반도체 집적 회로를 구성하는 트랜지스터(회로 요소)와 접속되는 것이다. 예를 들면, 비아로 접속되는 상하 2층의 배선층 중의 하층측 배선층이 트랜지스터(회로 요소)의 입출력 단자에 접속되어 있고, 이 하층측 배선층이 비아를 통해 상층측 배선층에 연결되게 된다.
또한, 일반적으로, 반도체 집적 회로에서는, 최하층을 제1 층이라고 하고, 상방으로 감에 따라 제2 층, 제3 층, …으로 하고 있지만, 본건 발명에서는, 설명의 편의상, 최상층을 제1 층이라고 하며, 하방을 향하여 제2 층, 제3 층, …으로 하기로 한다. 따라서, 예를 들면, "제2 층"은 위으로부터 세어 제2번째의 층을 가리킨다.
본 발명의 실시 형태의 기본 개념은 이하와 같다. 즉, 반도체 장치의 배선 부분은 계층적으로 복수의 배선층(처리 완료 배선층)으로 구성된다. 그리고, 이들 각 처리 완료 배선층은 다음과 같이 하여 구성된다. 즉, 각 처리 완료 배선층은, 설계 전의 기본 패턴(스트립 형상의 배선 패턴 및 기둥 형상의 비아)이 형성된 기본 배선층에서의 배선 패턴 및 비아를, 각각이 필요로 하는 밀도로 되도록, 컷트(분리)나 제거(소거)하거나 하는 설계 처리를 실시함으로써, 얻어진다. 즉, 기본 배선층은, 배선 패턴이 형성된 기본 배선 패턴층과, 비아의 어레이가 형성된 비아 어레이층으로 나누어진다.
본 실시 형태의 반도체 장치는, 9층의 처리 완료 배선층의 계층 구조의 것으로서 구성되어 있다. 이들 9층의 처리 완료 배선층의 설계 처리 전의 기본 배선층을 도 1-도 9에 도시한다. 이들 9층의 기본 배선층을 만약 적층하면, 그 단면은 개념적으로는 도 13과 같이 도시된다. 물론, 이 도 13의 것은 실제로는 존재하지 않는다. 이 도 13은 단면의 일부를 도시한 것이다. 도 14는 도 13에 대응하는 도면으로, 각 기본 배선층에 설계 처리를 실시한 후의 처리 완료 배선층을 중첩한 것의 단면의 일부를 도시하고 있다.
즉, 도 14는, 실제의 제품(반도체 장치)의 단면도의 일부이다. 설계 처리에 의해 도 13에 도시한 개념적인 것을, 도 14의 것으로 처리하는 방법에 대하여 이하에 설명한다.
상술한 바와 같이, 예를 들면 도 14로부터 알 수 있는 바와 같이, 반도체 장치의 배선 부분은 9층의 처리 완료 배선층으로 구성된다. 이들 배선층의 기초가 되는 기본 배선층은 도 13 및 도 1-도 9에 도시한다. 도 1은 위로부터 세어 제1 층(최상층)의 기본 배선층이다. 이하, 도 2-도 9는 제2 층-제9 층(최하층)의 기본 배선층을 도시한다. 제1, 제3, 제5, 제7, 제9 층의 기본 배선층(기본 배선 패턴층)에는, 각 도면으로부터 알 수 있는 바와 같이, 배선 영역에, 메탈층에 의한, 도면에서의 가로 방향 또는 세로 방향으로 배치되는, 배선 패턴(1A, 3A, 5A, 9A)이 형성되어 있다. 이들 배선 패턴은 설계 기준에 따라 규칙적으로 형성된다. 또한, 제1, 제3, 제5, 제7, 제9 층을 보면, 배선 패턴은 상층과 하층에서 종횡으로 엇갈리도록 직교 상태로 또는 경사 상태로 교차하여, 평면적으로는, 배선이 격자 형상 등으로 배치되게 된다. 도면에서는, 거의 직교하도록 교차하고 있지만, 비스듬하게 교차하고 있어도 된다. 이들 배선 패턴은, 후의 배선 설계의 처리에 의해, 실제로 신호 등이 통과하는 배선으로서 이용되는 것(신호용 배선)과, 전원 혹은 접지로 전위를 고정하여 더미용 배선으로서 이용되는 것으로, 결과적으로 나누어지게 된다. 예를 들면, 도 1과 같이, 배선 패턴(1A)을 규칙적으로 간극없이 배열함으로써, 제조 프로세스에서의 광의 간섭이나 회절의 악영향을 극력 적게 할 수 있다. 이것은 제2 층 이하에서도 동일하다.
이상과 거의 동일한 것이, 도 2, 도 4, 도 6, 도 8의 기본 배선층(기본 비아 어레이층)이라고도 할 수 있다. 이들 기본 배선층은, 배선 패턴이 아니라, 비아(2B, 4B, 6B, 8B)를 규칙적인 어레이 형상으로 배치 형성한 것이다. 이들 비아는, 자기의 상하의 기본 배선층에서의 배선 패턴끼리를 전기적으로 접속하기 위한 것이다. 즉, 예를 들면, 도 2의 비아(2B)는, 평면적으로 봐서, 도 1의 배선 패턴(1A)과, 도 3의 배선 패턴(3A)의 각 교차하는 점에 배치되며, 위의 배선 패턴(1A)과 아래의 배선 패턴(3A)을, 이들의 각 교차점에서, 전기적으로 접속할 수 있다. 이들 각 비아(2B)는 설계 처리 단계에서 잔존시킨 경우에는 상기한 바와 같이 상하의 배선 패턴의 각 교차점을 전기적으로 접속하고, 제거(소거) 처리를 행한 경우에는 당연히 상하의 배선 패턴의 각 교차점이 전기적으로 접속되지 않는 것은 당연하다.
상기한 바와 같은 9층의 기본 배선층이 설계용의 원자원으로서 준비되며, 이들을 기초로 하여 배선 설계를 행한다. 즉, 신호 배선의 경로가 결정되면, 도 1, 도 3, 도 5, 도 7, 도 9에서의 배선 패턴(1A, 3A, 5A, 7A, 9A)의 일부를 컷트(분리)한다. 이에 의해, 후술하는 바와 같이, 배선으로서 필요한 부분이 추출됨과 함께, 그 밖의 부분적 더미 배선으로 된다. 즉, 배선 패턴은, 컷트되어, 배선 패턴 편으로 분할된다. 이와 함께 도 2, 도 4, 도 6, 도 8에서의 비아(2B, 4B, 6B, 8B) 중의 신호 배선에 불필요한 비아도 제거(소거)된다. 잔존시킨 비아도, 후술하는 바와 같이, 배선(중계)으로서 필요한 것과, 더미로서의 것으로 분리된다. 이 일례가 위로부터 3층분에 대하여 도 10-도 12에 도시된다. 즉, 제1 층으로서의 도 10에서, 도면에서 가장 위의 배선 패턴(1A)은 거의 중앙의 2개소가 절단되어 있다. 위로부터 4번째는, 절단되지 않고 원래 상태 그대로의 배선 패턴(1A)의 상태로 되어 있다. 제3, 제5, 제7, 제9 층도 거의 마찬가지다. 즉, 도 12는 제3 층을 나타내며, 여기에서도, 절단 상태를 나타내고 있다. 또한, 도 11에 도시한 바와 같이, 비아(2B) 중, 불필요한 것은 제거되고, 필요한 것만이 남겨진다. 즉, 배선(중계)하는 데에, 필요한 것과, 더미로서 필요한 것이 남겨진다. 다른 층, 즉, 제4, 제6, 제8 층에서도 마찬가지이다. 이러한 설계 수순에 의해, 제1-제9 층의 기본 배선층은 설계 처리가 행해진 처리 완료 배선층으로 된다. 이들은, 적층 상태에서의 단면도는, 예를 들면 도 14에 도시한 바와 같다.
또한, 신호 배선으로서 필요한 부분과 더미 부분에 대하여 설명한다. 도 15-도 17은, 먼저 설명한 도 10-도 12에 대응하는 도면이다. 도 15의 배선 패턴에서는, 해칭된 배선 패턴(1Aa)은, 신호 배선으로서 사용되는 것을 나타낸다. 하얗게 빈 상태 그대로의 배선 패턴(1Ab)은 더미 패턴으로서 사용되는 것을 나타낸다. 도 17에서도 거의 마찬가지이다. 즉, 해칭된 배선 패턴(3Aa)는 신호 배선으로 사용되는 것을 나타내고, 하얗게 빈 상태 그대로의 배선 패턴(3Ab)은 더미 패턴으로서 사용되는 것을 나타낸다. 또한, 도 16에서, 잔존하는 비아 중, 해칭된 비아(2Ba)는 상하의 배선 패턴의 접속에 사용되는 것이고, 하얗게 빈 상태 그대로의 비아(3Ab)는 더미로서 사용되는 것을 나타낸다. 예를 들면, 도 10-도 12에서, 신호 배선으로서 필요한 배선 패턴이나 비아 외에, 더미로서 필요한 배선 패턴이나 비아를 남길 때에, 이들 더미용으로서 어느 만큼의 배선 패턴이나 비아를 남길지는 배선 설계의 관점에서 자유롭게 결정된다. 즉, 각 배선층에서, 더미의 배선 패턴이나 비아는, 프로세스측의 요구에 따른 배열의 것으로서 남길 수 있으며, 예를 들면, 필요에 따른 밀도, 배치의 것으로서 잔존시킬 수 있다. 또한, 예를 들면, 도 15, 도 17과 같은 기본 배선 패턴층의 전체에서, 신호 배선(1Aa) 및 더미 패턴 (1Ab)이 칩 전체에 차지하는 비율(피복율)은, 제조 프로세스의 각 공정과의 관계로 정할 수 있다. 이와 마찬가지로, 예를 들면 도 15로부터 알 수 있는 바와 같이, 기본 배선 패턴층의 일부 P에서의 상기의 비율도, 제조 프로세스와의 관계로 정할 수도 있다.
따라서, 본 실시 형태에 따르면, 사전에 규칙성을 갖게 한 배선 패턴과 비아의 레이아웃 패턴으로부터, 신호 배선으로서 필요한 부분과 그 이외의 부분을 분리하여 신호 배선을 형성할 수 있음과 동시에, 미세 가공에서 필수인 용장의 배선 패턴과 용장의 비아의 형성을 대상 층의 설계 기준에 준거하여, 또한 규칙적으로 형성할 수 있으므로, 미세 가공 시의 제어성을 향상시키고, 또한 수율의 향상에 공헌하는 것을 기대할 수 있다.
도 21은 상술한 실시예의 단계를 흐름도로 한 것이다.
우선, 레이아웃 패턴과 회로 정보를 입력한다(S1). 즉, 회로 정보의 입력과, 도 1-도 9에 도시한 바와 같은, 규칙적으로 배치된 배선/비아의 레이아웃 패턴을 준비한다. 이쪽은, 배선층 수와 레이아웃 에리어가 결정되면, 자동 생성되는 것이 바람직하다.
다음으로, 신호 배선의 경로를 결정한다(S2). 즉, 자동 배선 툴 등을 이용하여, 회로 정보나 다른 제약 조건에 기초하여, 신호 배선의 경로를 결정한다.
다음으로, 배선 및 비아의 제거 처리를 행한다(S3). 즉, 신호 배선의 경로가 결정되면, 자동 배선 툴 등에 의해, 불필요한 레이아웃 패턴을 부분적으로 제거하는 처리를 실시한다. 이에 의해, 신호 배선으로서는 이용되지 않는 배선 및 비 아의, 불필요한 용장 레이아웃 패턴이 남는다.
다음으로, 잔존시킨 용장 레이아웃 패턴(배선 및 비아)의 잔존과 삭제를 판단하고(S4), 불필요로 판단된 것은 삭제하며(S5), 필요로 판단된 것에 대해서는 단위 면적당의 밀도 조정을 실시하여, 균일화를 도모한다(S6). 이 후에는, 일반적으로 행해지는 레이아웃 패턴의 검증 공정을 실시한다(S7).
또한, 상술한 실시 형태는 일례이며, 본 발명을 한정하는 것은 아니다.
따라서, 본 발명의 실시 형태에 따르면, 빈 배선 영역을 이용하여 배선 형성하는 대신에, 사전에 설치된 규칙성을 가진 배선 패턴, 비아에 기초하여, 배선 패턴으로부터 필요한 배선을 추출하여 분리 형성함과 함께 이들을 잔존시킨 비아로 중계하고, 이것과 동시에, 미세 가공에서 필수로 되는 레이아웃 패턴의 균일성과 규칙성을 확보한 레이아웃 패턴의 생성을 용이하게 실현할 수 있다. 또한, 소정의 배선 밀도를 확보할 수 있기 때문에, 가공 시에 있어서의 제어성의 향상을 도모할 수 있으므로, 정밀도 향상에 수반되는 수율 업 등의 효과도 있다.
또한, 배선 패턴을 보면, 각 층에서, 배선 패턴이 배치되는 방향을 세로 또는 가로의 한 방향(단순화)으로 하고 있기 때문에, 실리콘에의 노광·묘화에서의 스캐닝의 특성상, 보다 높은 해상도를 얻을 수 있다. 이 때, 실리콘 웨이퍼의 노치의 방향을 바꾸거나 하여, 스캔 조건(방향 등)을 맞춰도 된다. 배선 패턴이 단순하기 때문에, 비교적 용이하게 높은 해상도가 얻어지므로, 가공 정밀도의 신뢰성도 높일 수 있다. 이것은, 특히 설계 룰이 엄격한 하위층군에서, 보다 유익한 것은 말할 것도 없다. 이와 같이, 가공 정밀도의 향상은 결과적으로 「보다 미세한 디자인 룰을 채용할 수 있다」는 것도 의미하고 있다. 또한, 차세대의 디자인 룰을 보다 심플하게 정의하는 것도 가능한 것을 의미한다. 또한, 레이아웃 패턴에 크게 의존하는 전사 방식에서도, 레이아웃 패턴이 단순하기 때문에, 전사 패턴 에리어를 보다 크게 취할 수 있으므로, 전사에 필요한 시간을 대폭 삭감하는 것도 가능하다.
본 발명에 따르면, 사전에 배선 패턴을 규칙성을 갖고 형성해 둠과 함께 비아도 어레이 형상으로 형성해 두고, 배선 시에는 이들 배선 패턴과 비아를 이용하여 행함과 함께, 실제의 배선에 사용하지 않는 배선 패턴이나 비아를 모두 제거하지 않고 남겨 더미 패턴으로서 사용하도록 하였기 때문에, 미세 가공에 필요로 되는 용장의 레이아웃 패턴을 구비한 것으로 하여 실제로 제조 프로세스를 실행시킬 수 있으며, 이에 의해 미세 가공의 제어성을 향상시켜, 수율도 향상시킬 수 있다.

Claims (5)

  1. 각각이, 스트립 형상의 복수의 배선 패턴을 갖고, 상호 계층 구조를 이루는, 적어도 2개의 기본 배선 패턴층과,
    이들 2개의 기본 배선 패턴층 사이에 위치하며, 이들 2개의 기본 배선 패턴층의 각각에서의 상기 배선 패턴끼리를 중계 접속하기 위한 복수의 비아를 갖는 기본 비아 어레이층과,
    상기 2개의 기본 배선 패턴층 중의 한쪽의 측에 위치하며, 이 한쪽의 기본 배선 패턴층에서의 상기 배선 패턴의 소기의 것과, 회로 요소를 접속하기 위한 복수의 비아를 갖는 다른 기본 비아 어레이층
    을 배선 설계의 원자원으로서 준비할 때에,
    상기 각 기본 배선 패턴층을, 자기의 배선 영역에, 규칙성을 가진 반복 패턴으로서 상기 복수의 배선 패턴을, 임의의 정해진 한 방향으로 배치하는 것으로서 형성한 것으로서 준비하고,
    상기 기본 비아 어레이층을, 자기의 배선 영역에, 규칙성을 가진 반복 패턴으로서 상기 복수의 비아를 어레이 형상으로 형성한 것으로서 준비하며,
    상기 각 기본 배선 패턴층에서는, 상기 복수의 배선 패턴 중의 소정의 것을 선택적으로, 신호용 배선으로서의 필요성 및 더미용 배선의 필요성으로부터 판단하여, 그 도중의 부분을 컷트함으로써 분할하여 복수의 배선 패턴 편으로 함으로써, 설계 처리 완료된 처리 완료 배선 패턴층으로 함과 함께,
    상기 기본 비아층에서는, 접속용 비아로서의 필요성 및 더미용 비아로서의 필요성으로부터 판단하여, 상기 비아 중의 불필요한 것을 소거하고, 접속용 비아와 더미용 비아로 하는 것을 잔존시켜, 설계 처리 완료된 처리 완료 비아층으로 하며,
    상기 2개의 처리 완료 배선 패턴층에서의 상기 배선 패턴 및 배선 패턴 편을 상기 처리 완료 비아층에서의 잔존하는 상기 접속용 비아에 의해 중계 접속함으로써 소기의 배선을 형성함과 함께, 이 배선에 관여하지 않는 상기 배선 패턴 및 배선 패턴 편 및 상기 더미용 비아를 더미 패턴으로서 잔존시키도록 한 것을 특징으로 하는 반도체 집적 회로의 배선 설계 방법.
  2. 제1항에 있어서,
    상기 배선에 관여하지 않는, 상기 배선 패턴 및 배선 패턴 편을, 더미 패턴으로서 잔존시킬 때에, 잔존시키는 것을 선택함으로써, 더미 배선의 양 및 패턴을 소기의 것으로 하여, 상기 처리 완료된 배선 패턴 전체의 밀도를 조절하도록 한 것을 특징으로 하는 반도체 집적 회로의 배선 설계 방법.
  3. 제1항 또는 제2항에 있어서,
    계층 구조에서 상기 기본 비아 어레이층을 사이에 두고 서로 마주보는 상기 한쌍의 기본 배선 패턴층으로서, 각각에서의 상기 배선 패턴이 배치되는 방향이, 평면적으로 정합 상태로 보아 직교 상태로 또는 경사지게 교차하는 것을 준비하며, 이들의 기본 배선 패턴층에 기초하여 배선 설계를 행하는 것을 특징으로 하는 반도 체 집적 회로의 배선 설계 방법.
  4. 제3항에 있어서,
    상기 기본 비아 어레이층으로서, 상기 기본 비아 어레이층에서의 상기 비아는, 한쪽의 상기 기본 배선 패턴층에서의 상기 배선 패턴과 다른쪽의 상기 기본 배선 패턴층에서의 상기 배선 패턴과의 엇갈린 상태에서의 직교 상태로 또는 경사지게 교차하는 교차점에, 이들 배선 패턴끼리를 접속 가능하게 배치된 것을 준비하고, 그 비아 어레이층에 기초하여 배선 설계를 행하는 것을 특징으로 하는 반도체 집적 회로의 배선 설계 방법.
  5. 계층 구조를 이루는 적어도 제1 및 제2의 2개의 배선 패턴층과 이들 사이에 위치하는 비아 어레이층을 갖고,
    상기 제1 및 제2 배선 패턴층은, 스트립 형상의 복수의 제1 및 제2 배선 패턴을 갖고, 상기 제1 및 제2 배선 패턴층에서의 상기 제1 및 제2 배선 패턴은 임의의 일정한 방향으로 배치되어 있으며, 상기 제1 배선 패턴과 상기 제2 배선 패턴은, 엇갈린 상태로 교차되어 있고, 이들 교차점의 선택적인 것에, 상기 비아 어레이층의 상기 비아가, 상기 제1 및 제2 배선 패턴을 접속하는 것으로서 배치되어 있으며, 상기 제1 및 제2 배선 패턴층에서는 배선 영역에 상기 제1 및 제2 배선 패턴이 소정의 간격으로 반복 상태로 형성됨과 함께, 상기 제1 및 제2 배선 패턴의 임의의 것은 도중에서 절단되어 복수의 배선 패턴 편으로 되며, 상기 제1 및 제2 배 선 패턴 및 상기 배선 패턴 편의 임의의 것은 상기 비아에 의해 제1 및 제2 배선 패턴층의 것끼리가 접속되어 신호가 통과하는 신호용 배선으로 되고, 이 이외의 것은 더미용 배선으로 되며, 또한, 상기 비아 어레이층에서는 복수의 비아의 임의의 것이 상기 제1 및 제2 배선 패턴을 접속하고, 이 이외의 비아는 더미용 비아로서 형성되어 있는 것을 특징으로 하는 반도체 집적 회로.
KR1020040086166A 2003-10-28 2004-10-27 반도체 집적 회로의 배선 설계 방법 및 반도체 집적 회로 KR100583709B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003367374A JP4346410B2 (ja) 2003-10-28 2003-10-28 半導体集積回路の配線設計方法及び半導体集積回路
JPJP-P-2003-00367374 2003-10-28

Publications (2)

Publication Number Publication Date
KR20050040758A KR20050040758A (ko) 2005-05-03
KR100583709B1 true KR100583709B1 (ko) 2006-05-26

Family

ID=34587195

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040086166A KR100583709B1 (ko) 2003-10-28 2004-10-27 반도체 집적 회로의 배선 설계 방법 및 반도체 집적 회로

Country Status (4)

Country Link
US (2) US7200831B2 (ko)
JP (1) JP4346410B2 (ko)
KR (1) KR100583709B1 (ko)
CN (1) CN1329984C (ko)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4803997B2 (ja) * 2004-12-03 2011-10-26 ルネサスエレクトロニクス株式会社 半導体集積装置、その設計方法、設計装置、およびプログラム
JP4377342B2 (ja) * 2005-01-18 2009-12-02 Ｎｅｃエレクトロニクス株式会社 半導体集積回路、レイアウト方法、レイアウト装置及びレイアウトプログラム
US7443020B2 (en) * 2005-02-28 2008-10-28 Texas Instruments Incorporated Minimizing number of masks to be changed when changing existing connectivity in an integrated circuit
US7712064B2 (en) * 2005-05-20 2010-05-04 Cadence Design Systems, Inc. Manufacturing aware design of integrated circuit layouts
US7395516B2 (en) * 2005-05-20 2008-07-01 Cadence Design Systems, Inc. Manufacturing aware design and design aware manufacturing
CN100403533C (zh) * 2005-10-10 2008-07-16 南茂科技股份有限公司 用于封装的卷带
US7908578B2 (en) * 2007-08-02 2011-03-15 Tela Innovations, Inc. Methods for designing semiconductor device with dynamic array section
US7446352B2 (en) 2006-03-09 2008-11-04 Tela Innovations, Inc. Dynamic array architecture
US9009641B2 (en) 2006-03-09 2015-04-14 Tela Innovations, Inc. Circuits with linear finfet structures
US8653857B2 (en) 2006-03-09 2014-02-18 Tela Innovations, Inc. Circuitry and layouts for XOR and XNOR logic
US9563733B2 (en) 2009-05-06 2017-02-07 Tela Innovations, Inc. Cell circuit and layout with linear finfet structures
US7956421B2 (en) 2008-03-13 2011-06-07 Tela Innovations, Inc. Cross-coupled transistor layouts in restricted gate level layout architecture
US8448102B2 (en) 2006-03-09 2013-05-21 Tela Innovations, Inc. Optimizing layout of irregular structures in regular layout context
US9035359B2 (en) 2006-03-09 2015-05-19 Tela Innovations, Inc. Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods
US9230910B2 (en) 2006-03-09 2016-01-05 Tela Innovations, Inc. Oversized contacts and vias in layout defined by linearly constrained topology
US8658542B2 (en) 2006-03-09 2014-02-25 Tela Innovations, Inc. Coarse grid design methods and structures
US7763534B2 (en) 2007-10-26 2010-07-27 Tela Innovations, Inc. Methods, structures and designs for self-aligning local interconnects used in integrated circuits
US8541879B2 (en) 2007-12-13 2013-09-24 Tela Innovations, Inc. Super-self-aligned contacts and method for making the same
US8839175B2 (en) 2006-03-09 2014-09-16 Tela Innovations, Inc. Scalable meta-data objects
US7574685B1 (en) * 2006-04-24 2009-08-11 Cadence Design Systems, Inc. Method, system, and article of manufacture for reducing via failures in an integrated circuit design
JP2007305713A (ja) * 2006-05-10 2007-11-22 Matsushita Electric Ind Co Ltd 半導体装置及び配線補助パターン生成方法
JP4322888B2 (ja) 2006-06-01 2009-09-02 エルピーダメモリ株式会社 半導体装置
JP2008103610A (ja) * 2006-10-20 2008-05-01 Matsushita Electric Ind Co Ltd 半導体集積回路の配線構造およびその設計方法と設計装置
JP5130719B2 (ja) * 2007-01-12 2013-01-30 富士通セミコンダクター株式会社 配線設計方法
US8667443B2 (en) 2007-03-05 2014-03-04 Tela Innovations, Inc. Integrated circuit cell library for multiple patterning
JP2008270276A (ja) * 2007-04-16 2008-11-06 Nec Electronics Corp ダミーパターン配置装置、ダミーパターンの配置方法、及び半導体装置
KR20080099717A (ko) * 2007-05-10 2008-11-13 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
JP4993362B2 (ja) * 2007-06-26 2012-08-08 ルネサスエレクトロニクス株式会社 半導体集積回路の自動遅延調整方法
JP2009054702A (ja) * 2007-08-24 2009-03-12 Panasonic Corp 半導体集積回路
CN101430723B (zh) * 2007-11-09 2010-09-22 英业达股份有限公司 电路布设文件复原系统以及方法
US8453094B2 (en) 2008-01-31 2013-05-28 Tela Innovations, Inc. Enforcement of semiconductor structure regularity for localized transistors and interconnect
CN101533827B (zh) * 2008-03-11 2012-06-27 松下电器产业株式会社 半导体集成电路装置
JP4642908B2 (ja) * 2008-03-11 2011-03-02 パナソニック株式会社 半導体集積回路装置
US7939443B2 (en) 2008-03-27 2011-05-10 Tela Innovations, Inc. Methods for multi-wire routing and apparatus implementing same
JP5583332B2 (ja) 2008-06-06 2014-09-03 ピーエスフォー ルクスコ エスエイアールエル スルーホール配置装置およびスルーホール配置方法
SG192532A1 (en) 2008-07-16 2013-08-30 Tela Innovations Inc Methods for cell phasing and placement in dynamic array architecture and implementation of the same
US9122832B2 (en) 2008-08-01 2015-09-01 Tela Innovations, Inc. Methods for controlling microloading variation in semiconductor wafer layout and fabrication
CN101840903B (zh) * 2009-03-18 2012-05-23 南茂科技股份有限公司 封装基板以及芯片封装结构
KR20110002261A (ko) * 2009-07-01 2011-01-07 삼성전자주식회사 더미를 포함하는 반도체 소자
US8661392B2 (en) 2009-10-13 2014-02-25 Tela Innovations, Inc. Methods for cell boundary encroachment and layouts implementing the Same
US9159627B2 (en) 2010-11-12 2015-10-13 Tela Innovations, Inc. Methods for linewidth modification and apparatus implementing the same
CN102867811B (zh) * 2011-07-05 2016-08-03 联华电子股份有限公司 半导体结构及其制作方法以及制作半导体布局的方法
US9343411B2 (en) * 2013-01-29 2016-05-17 Intel Corporation Techniques for enhancing fracture resistance of interconnects
KR102053722B1 (ko) * 2013-03-11 2019-12-09 삼성전자주식회사 적층 반도체 장치의 tsv 배치 설계 방법 및 적층 반도체 장치의 tsv 배치 설계 시스템
US9135389B2 (en) 2013-09-25 2015-09-15 United Microelectronics Corporation Clock skew adjusting method and structure
CN104573146B (zh) * 2013-10-16 2018-01-23 联华电子股份有限公司 时钟信号传输调整方法及相关集成电路结构
US9542522B2 (en) 2014-09-19 2017-01-10 Intel Corporation Interconnect routing configurations and associated techniques
US11239154B2 (en) * 2015-01-20 2022-02-01 Taiwan Semiconductor Manufacturing Company Ltd. Fishbone structure enhancing spacing with adjacent conductive line in power network
KR102521554B1 (ko) * 2015-12-07 2023-04-13 삼성전자주식회사 배선 구조물, 배선 구조물 설계 방법, 및 배선 구조물 형성 방법
KR101654693B1 (ko) * 2015-12-24 2016-09-06 삼성전자주식회사 더미를 포함하는 반도체 소자
KR102483254B1 (ko) * 2016-03-21 2022-12-29 삼성전자주식회사 반도체 장치의 제조 방법
KR102630392B1 (ko) * 2016-12-06 2024-01-29 삼성전자주식회사 반도체 장치, 반도체 장치의 레이아웃 설계 방법, 및 반도체 장치의 제조 방법
US10923425B2 (en) * 2017-01-20 2021-02-16 Arm Limited Power distribution
KR102344320B1 (ko) * 2017-08-11 2021-12-28 삼성전자주식회사 더미 콘택을 갖는 반도체 소자
US10964639B2 (en) * 2017-10-20 2021-03-30 Samsung Electronics Co., Ltd. Integrated circuits including via array and methods of manufacturing the same
CN112771655A (zh) * 2018-09-28 2021-05-07 株式会社索思未来 半导体集成电路装置以及半导体封装件构造
US11004798B2 (en) * 2019-10-02 2021-05-11 Micron Technology, Inc. Apparatuses including conductive structure layouts
CN114019767A (zh) * 2021-11-03 2022-02-08 福建省晋华集成电路有限公司 制作半导体布局的方法以及制作半导体结构的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0563085A (ja) 1991-09-02 1993-03-12 Hitachi Ltd 半導体装置の自動配線方法
US5798937A (en) * 1995-09-28 1998-08-25 Motorola, Inc. Method and apparatus for forming redundant vias between conductive layers of an integrated circuit
JP3159093B2 (ja) * 1996-12-25 2001-04-23 日本電気株式会社 半導体装置およびその製造方法
JP3137072B2 (ja) 1998-04-30 2001-02-19 日本電気株式会社 半導体集積回路の自動配線レイアウト方法
JP2003060174A (ja) 2001-08-10 2003-02-28 Seiko Epson Corp 半導体集積回路の製造方法及びレチクル及び半導体集積回路装置
JP4786836B2 (ja) * 2001-09-07 2011-10-05 富士通セミコンダクター株式会社 配線接続部設計方法及び半導体装置
US6906361B2 (en) * 2002-04-08 2005-06-14 Guobiao Zhang Peripheral circuits of electrically programmable three-dimensional memory
US7007258B2 (en) * 2003-06-13 2006-02-28 Sun Microsystems, Inc. Method, apparatus, and computer program product for generation of a via array within a fill area of a design layout

Also Published As

Publication number Publication date
US20070120260A1 (en) 2007-05-31
US7525132B2 (en) 2009-04-28
KR20050040758A (ko) 2005-05-03
CN1612323A (zh) 2005-05-04
JP4346410B2 (ja) 2009-10-21
US20050110130A1 (en) 2005-05-26
US7200831B2 (en) 2007-04-03
JP2005135971A (ja) 2005-05-26
CN1329984C (zh) 2007-08-01

Similar Documents

Publication Publication Date Title
KR100583709B1 (ko) 반도체 집적 회로의 배선 설계 방법 및 반도체 집적 회로
US7183659B2 (en) Semiconductor integrated circuit device having diagonal direction wiring and layout method therefor
US10503859B2 (en) Integrated circuit design and/or fabrication
KR100768456B1 (ko) 반도체 집적 회로
EP0457449A1 (en) Semiconductor device having via hole and method of producing the same
KR20150145178A (ko) 집적회로 내부의 전력망 도체 배치
JPH09162279A (ja) 半導体集積回路装置およびその製造方法
US7681168B2 (en) Semiconductor integrated device, method of designing semiconductor integrated device, device for designing the same, and program
US6615399B2 (en) Semiconductor device having dummy pattern
US7501689B2 (en) Upper-layer metal power standard cell
CN101826453A (zh) 用于电子束直写光刻的设计方法
JP5358913B2 (ja) 半導体集積回路およびその設計方法
JP2002289817A (ja) 半導体集積回路装置及びその製造方法
JP2005235804A (ja) 半導体装置の設計方法及びプログラム
JP2006339252A (ja) 半導体装置及びその製造方法
US6412095B1 (en) Method and apparatus for compacting wiring layout
JP6028516B2 (ja) マスクパターンの製造方法
JP4907257B2 (ja) 回路基板の配線方法及び配線支援装置
US20030023946A1 (en) Standard cell library generation using merged power method
JP5021891B2 (ja) 半導体集積回路のパターン生成方法および半導体集積回路、その製造方法
JPH09115905A (ja) ダミーパターンの設計方法
JPH10144798A (ja) グリッド化ポートのための自動レイアウトワイヤ最小化
US20090164959A1 (en) Layout design device and layout design method of semiconductor integrated circuit
JP2004240838A (ja) 半導体装置設計方法
JP2001291776A (ja) 配置配線装置およびｌｓｉのレイアウト方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130419

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150417

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee