KR20080099717A - 반도체 소자 및 그 제조방법 - Google Patents

반도체 소자 및 그 제조방법 Download PDF

Info

Publication number
KR20080099717A
KR20080099717A KR1020070045625A KR20070045625A KR20080099717A KR 20080099717 A KR20080099717 A KR 20080099717A KR 1020070045625 A KR1020070045625 A KR 1020070045625A KR 20070045625 A KR20070045625 A KR 20070045625A KR 20080099717 A KR20080099717 A KR 20080099717A
Authority
KR
South Korea
Prior art keywords
pattern
main pattern
main
dummy
layer
Prior art date
Application number
KR1020070045625A
Other languages
English (en)
Inventor
이상희
조갑환
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020070045625A priority Critical patent/KR20080099717A/ko
Priority to US12/115,628 priority patent/US20080277798A1/en
Priority to TW097116914A priority patent/TW200901281A/zh
Priority to DE102008022825A priority patent/DE102008022825A1/de
Priority to CNA2008100967993A priority patent/CN101304024A/zh
Priority to JP2008123918A priority patent/JP2008283192A/ja
Publication of KR20080099717A publication Critical patent/KR20080099717A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

본 발명의 실시예에 따른 반도체 소자는 기판상에 형성된 제1 메인패턴; 및 상기 제1 메인패턴이 형성된 층에 상기 제1 메인패턴과 평행방향으로 형성된 제1 더미패턴;을 포함하는 것을 특징으로 한다.
더미패턴, 마스크, 반도체 소자

Description

반도체 소자 및 그 제조방법{A Semiconductor Device and Method for manufacturing the same}
도 1은 본 발명의 실시예에 따른 반도체 소자의 평면도.
도 2는 본 발명의 실시예에 따른 반도체 소자의 도 1의 단면도.
도 3은 본 발명의 실시예에 따른 반도체 소자의 다른 평면도.
도 4은 본 발명의 실시예에 따른 반도체 소자의 도 2의 단면도.
본 발명의 실시예는 반도체 소자 및 그 제조방법에 관한 것이다.
반도체 소자는 일반적으로 다층구조를 이루고 있으며, 이러한 다층구조의 각층은 스퍼터링, 화학기상증착 등의 방법에 의해 형성되고, 리소그라피 공정을 거쳐 패터닝된다.
그런데, 반도체 소자의 기판상에서의 패턴의 크기, 패턴 밀도 등의 차이에 의해 여러 문제가 발생하는 경우가 있어 더미패턴(Dummy Pattern)을 메인 패턴(Main Pattern)과 함께 형성하는 기술이 발전하여 왔다.
본 발명의 실시예는 새로운 모양의 더미패턴을 제공할 수 있는 반도체 소자 및 그 제조방법을 제공하고자 한다.
또한, 본 발명의 실시예는 패턴의 균일성을 확보할 수 있는 반도체 소자 및 그 제조방법을 제공하고자 한다.
또한, 본 발명의 실시예는 패턴의 밀도를 높일 수 있는 반도체 소자 및 그 제조방법을 제공하고자 한다.
또한, 본 발명의 실시예는 설계공정 및 제조공정을 단순화할 수 있는 반도체 소자 및 그 제조방법을 제공하고자 한다.
본 발명의 실시예에 따른 반도체 소자는 기판상에 형성된 제1 메인패턴; 및 상기 제1 메인패턴이 형성된 층에 상기 제1 메인패턴과 평행방향으로 형성된 제1 더미패턴;을 포함하는 것을 특징으로 한다.
또한, 본 발명의 실시예에 따른 반도체 소자의 제조방법은 기판상에 제1 메인패턴을 형성하는 단계; 및 상기 제1 메인패턴이 형성된 층에 상기 제1 메인패턴과 평행방향으로 제1 더미패턴을 형성하는 단계;를 포함하는 것을 특징으로 한다.
상기와 같은 본 발명의 실시예에 의하면 메인패턴과 같은 방향으로 더미패턴을 형성함으로써 패턴의 균일성을 더욱 높일 수 있고, 또한, 패턴의 균일성 확보에 따라 각 패턴의 CD(Critical Diameter)의 일정화를 얻을 수 있으며, 또한, 설계공정 및 제조공정을 단순화할 수 있는 장점이 있다.
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
아래 본 발명의 실시예를 설명함에 있어서 제조공정의 순서는 일 예에 불과하며 다양한 방법의 조합에 의해 진행되는 공정은 하기 된 청구항의 권리범위에 속한다.
(실시예)
도 1은 본 발명의 실시예에 따른 반도체 소자의 평면도이며, 도 2는 본 발명의 제1 실시예에 따른 반도체 소자의 I-I'선을 따른 단면도이다.
본 발명의 실시예에 따른 반도체 소자는 기판(100)상에 형성된 제1 메인패턴(104); 및 상기 제1 메인패턴(104)이 형성된 층에 상기 제1 메인패턴(104)과 평행방향으로 형성된 제1 더미패턴(105);을 포함하는 것을 특징으로 한다.
본 발명의 실시예에 따른 반도체 소자는 메탈층(Metal layer)별 메인패턴 형태와 방향성을 고려하여 더미패턴을 삽입함으로써, 더미패턴이 들어갈 수 있는 영역을 확보하고 패턴의 밀도(Density)를 높일 수 있다.
예를 들어, 도 1 및 도 2는 홀수 째 메탈층이 형성된 반도체 소자의 평면도의 그 단면도 일 수 있다.
예를 들어, 홀수 째의 메탈패턴인 제1 메인패턴(104)은 가로 방향으로 형성될 수 있다. 이에 따라, 제1 더미패턴(105)은 제1 메인패턴(104)과 평행한 방향으로 형성됨으로써 더미패턴이 들어갈 수 있는 영역을 확보하고 패턴의 밀도(Density)를 높일 수 있다.
또한, 본 발명의 실시예는 도 3 및 도 4와 같이 상기 제1 메인패턴(104)이 형성된 층과 다른 층에 상기 제1 메인패턴(104)과 수직방향으로 형성된 제2 메인패 턴(107); 및 상기 제2 메인패턴(107)이 형성된 층에 상기 제2 메인패턴(107)과 평행방향으로 형성된 제2 더미패턴(108);을 더 포함할 수 있다.
예를 들어, 짝수 째의 메탈패턴인 제2 메인패턴(107)은 세로 방향으로 형성될 수 있다. 이에 따라, 제2 더미패턴(108)은 제2 메인패턴(107)과 평행한 방향으로 형성됨으로써 더미패턴이 들어갈 수 있는 영역을 확보하고 패턴의 밀도(Density)를 높일 수 있다.
이때, 상기 제1 메인패턴(104), 제2 메인패턴(107)은 메탈패턴일 수 있으며, 상기 제1 더미패턴(105), 제2 더미패턴(108)은 메탈더미패턴일 수 있으나 이에 한정되는 것은 아니다.
또한, 본 발명의 실시예는 도 3 및 도 4와 같이 상기 제1 메인패턴(104)과 상기 제2 메인패턴(107)을 전기적으로 연결하는 제3 메인패턴(106)을 더 포함할 수 있다.
이때, 상기 제3 메인패턴(106)은 컨택패턴일 수 있으나 이에 한정되는 것은 아니다.
본 발명의 실시예에 의하면 메탈층별 메인패턴 형태와 방향성을 고려하여 더미패턴을 삽입함으로써, 많은 더미패턴이 삽입되고, 패턴의 밀도를 높일 수 있는 효과가 있다.
또한, 본 발명의 실시예에 의하면 메인패턴과 같은 방향으로 더미패턴을 형성함으로써 패턴의 균일성을 더욱 높일 수 있다.
또한, 본 발명의 실시예에 의하면 메인패턴과 같은 방향으로 더미패턴을 형 성하여 패턴의 균일성 확보에 따라 각 패턴의 CD(Critical Diameter)의 일정화를 얻을 수 있다.
이하, 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명한다.
우선, 도 1 및 도 2와 같이 기판(100) 상에 제1 메인패턴(104)을 형성한다. 상기 제1 메인패턴(104)은 메탈패턴일 수 있으나 이에 한정되는 것은 아니다.
이때, 상기 제1 메인패턴이 홀수 째 메탈패턴인 경우 가로 방향을 형성될 수 있으나 이에 한정되는 것은 아니다.
다음으로, 상기 제1 메인패턴(104)이 형성된 층에 상기 제1 메인패턴(104)과 평행방향으로 제1 더미패턴(105)을 형성한다. 이에 따라, 제1 더미패턴(105)이 상기 제1 메인패턴(104)과 평행한 방향으로 형성됨으로써 더미패턴이 들어갈 수 있는 영역을 확보하고 패턴의 밀도(Density)를 높일 수 있다.
이후, 상기 제1 메인패턴(104)이 형성된 기판(100)에 층간절연층(101)이 형성될 수 있다. 상기 층간절연층(101)은 단층 또는 다층으로 형성될 수 있다.
다음으로, 도 3 및 도 4와 같이 상기 제1 메인패턴(104)과 이후 형성되는 제2 메인패턴(107)을 전기적으로 연결하는 제3 메인패턴(106)을 형성할 수 있다. 상기 제3 메인패턴(106)은 컨택패턴일 수 있다.
다음으로, 상기 제1 메인패턴(104)이 형성된 층과 다른 층에 상기 제1 메인패턴(104)과 수직방향으로 제2 메인패턴(107)을 형성할 수 있다.
예를 들어, 짝수 째의 메탈패턴인 제2 메인패턴(107)은 세로 방향으로 형성될 수 있다.
이후, 상기 제2 메인패턴(107)이 형성된 층에 상기 제2 메인패턴(107)과 평행방향으로 제2 더미패턴(108)을 형성할 수 있다.
이에 따라, 제2 더미패턴(108)은 제2 메인패턴(107)과 평행한 방향으로 형성됨으로써 더미패턴이 들어갈 수 있는 영역을 확보하고 패턴의 밀도(Density)를 높일 수 있다.
본 발명의 실시예에 의하면 메탈층별 메인패턴 형태와 방향성을 고려하여 더미패턴을 삽입함으로써, 많은 더미패턴이 삽입되고, 패턴의 밀도를 높일 수 있는 효과가 있다.
또한, 본 발명의 실시예에 의하면 메인패턴과 같은 방향으로 더미패턴을 형성함으로써 패턴의 균일성을 더욱 높일 수 있다.
또한, 본 발명의 실시예에 의하면 메인패턴과 같은 방향으로 더미패턴을 형성하여 패턴의 균일성 확보에 따라 각 패턴의 CD(Critical Diameter)의 일정화를 얻을 수 있다.
또한, 본 발명의 실시예는 메인패턴과 같은 방향으로 더미패턴을 형성함으로써 메인패턴과 더미패턴의 방향성의 규칙성으로 인해 설계공정 및 제조공정을 단순화할 수 있다.
본 발명은 전술한 실시예 및 도면에 의해 한정되는 것이 아니고, 하기 된 청구항의 권리범위에 속하는 범위 안에서 다양한 다른 실시예가 가능하다.
이상에서 설명한 바와 같이 본 발명의 실시예에 의하면 메인패턴과 같은 방 향으로 더미패턴을 형성함으로써 패턴의 균일성을 더욱 높일 수 있다.
또한, 본 발명의 실시예에 의하면 메인패턴과 같은 방향으로 더미패턴을 형성하여 패턴의 균일성 확보에 따라 각 패턴의 CD(Critical Diameter)의 일정화를 얻을 수 있다.
또한, 본 발명의 실시예는 메인패턴과 같은 방향으로 더미패턴을 형성함으로써 설계공정 및 제조공정을 단순화할 수 있다.

Claims (9)

  1. 기판상에 형성된 제1 메인패턴; 및
    상기 제1 메인패턴이 형성된 층에 상기 제1 메인패턴과 평행방향으로 형성된 제1 더미패턴;을 포함하는 것을 특징으로 하는 반도체 소자.
  2. 제1 항에 있어서,
    상기 제1 메인패턴이 형성된 층과 다른 층에 상기 제1 메인패턴과 수직방향으로 형성된 제2 메인패턴; 및
    상기 제2 메인패턴이 형성된 층에 상기 제2 메인패턴과 평행방향으로 형성된 제2 더미패턴;을 더 포함하는 것을 특징으로 하는 반도체 소자.
  3. 제2 항에 있어서,
    상기 제1 메인패턴과 상기 제2 메인패턴을 전기적으로 연결하는 제3 메인패턴을 더 포함하는 것을 특징으로 하는 반도체 소자.
  4. 제2 항에 있어서,
    상기 제1 메인패턴, 제2 메인패턴은 메탈패턴이며, 상기 제1 더미패턴, 제2 더미패턴은 메탈더미패턴인 것을 특징으로 하는 반도체 소자.
  5. 제3 항에 있어서,
    상기 제3 메인패턴은 컨택패턴인 것을 특징으로 하는 반도체 소자.
  6. 기판상에 제1 메인패턴을 형성하는 단계; 및
    상기 제1 메인패턴이 형성된 층에 상기 제1 메인패턴과 평행방향으로 제1 더미패턴을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  7. 제6 항에 있어서,
    상기 제1 메인패턴이 형성된 층과 다른 층에 상기 제1 메인패턴과 수직방향으로 제2 메인패턴을 형성하는 단계; 및
    상기 제2 메인패턴이 형성된 층에 상기 제2 메인패턴과 평행방향으로 제2 더미패턴을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  8. 제7 항에 있어서,
    상기 제1 메인패턴과 상기 제2 메인패턴을 전기적으로 연결하는 제3 메인패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  9. 제7 항에 있어서,
    상기 제1 메인패턴, 제2 메인패턴은 메탈패턴이며, 상기 제1 더미패턴, 제2 더미패턴은 메탈더미패턴인 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020070045625A 2007-05-10 2007-05-10 반도체 소자 및 그 제조방법 KR20080099717A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020070045625A KR20080099717A (ko) 2007-05-10 2007-05-10 반도체 소자 및 그 제조방법
US12/115,628 US20080277798A1 (en) 2007-05-10 2008-05-06 Semiconductor device and method for manufacturing the same
TW097116914A TW200901281A (en) 2007-05-10 2008-05-07 A semiconductor device and method for manufacturing the same
DE102008022825A DE102008022825A1 (de) 2007-05-10 2008-05-08 Halbleiterbauelement und Verfahren zu seiner Herstellung
CNA2008100967993A CN101304024A (zh) 2007-05-10 2008-05-09 半导体器件及其制造方法
JP2008123918A JP2008283192A (ja) 2007-05-10 2008-05-09 半導体素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070045625A KR20080099717A (ko) 2007-05-10 2007-05-10 반도체 소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20080099717A true KR20080099717A (ko) 2008-11-13

Family

ID=39877391

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070045625A KR20080099717A (ko) 2007-05-10 2007-05-10 반도체 소자 및 그 제조방법

Country Status (6)

Country Link
US (1) US20080277798A1 (ko)
JP (1) JP2008283192A (ko)
KR (1) KR20080099717A (ko)
CN (1) CN101304024A (ko)
DE (1) DE102008022825A1 (ko)
TW (1) TW200901281A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9542522B2 (en) 2014-09-19 2017-01-10 Intel Corporation Interconnect routing configurations and associated techniques

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2570953B2 (ja) * 1992-04-21 1997-01-16 日本電気株式会社 半導体装置の製造方法
JP4346410B2 (ja) * 2003-10-28 2009-10-21 東芝メモリシステムズ株式会社 半導体集積回路の配線設計方法及び半導体集積回路
KR100770752B1 (ko) 2005-10-28 2007-10-26 한국생산기술연구원 인산염 피막 처리장치 및 이를 이용한 처리방법

Also Published As

Publication number Publication date
JP2008283192A (ja) 2008-11-20
DE102008022825A1 (de) 2008-11-27
TW200901281A (en) 2009-01-01
US20080277798A1 (en) 2008-11-13
CN101304024A (zh) 2008-11-12

Similar Documents

Publication Publication Date Title
CN101447458B (zh) 半导体器件硬掩模图案及其形成方法
JP2002031883A5 (ko)
TW200741829A (en) Methods of forming through-wafer interconnects and structures resulting therefrom
JP2001203316A5 (ko)
JP2010219332A (ja) 多層配線層の電源配線構造およびその製造方法
CN103094231A (zh) 电子器件以及用于制造电子器件的方法
KR20220110457A (ko) 회로 기판
CN102315197B (zh) 3d集成电路结构以及检测芯片结构是否对齐的方法
US8074188B2 (en) Method for designing mask including forming a mesh dummy pattern
KR100872721B1 (ko) 마스크의 설계방법과 반도체 소자 및 그 제조방법
KR20080099717A (ko) 반도체 소자 및 그 제조방법
KR100862870B1 (ko) 반도체 소자 및 그 제조방법
JP2008205019A (ja) 半導体集積回路およびその製造方法
JP2021504734A (ja) 半導体デザインの完全性を確実にするための方法および半導体構造体
US20080265425A1 (en) Semiconductor Device and Method for Manufacturing the Same
US7257882B2 (en) Multilayer coil assembly and method of production
CN114725099A (zh) 存储器件、半导体结构及其形成方法
US9812416B2 (en) Semiconductor arrangement and formation thereof
US8710553B1 (en) Method and apparatus for connecting signal lines of multiple layers to certain contacts while preventing connections with other contacts
US9570342B1 (en) Via structure and method for its fabrication
WO2020035898A1 (ja) 半導体モジュール及びその製造方法
KR20110078533A (ko) 커패시터 및 커패시터의 제조 방법
JP2010283288A (ja) 配線形成方法及び半導体装置
KR20100079780A (ko) 반도체 소자 및 그의 제조방법
KR20090000441A (ko) 반도체 소자 제조시 금속배선에 대한 더미 패턴 형성방법및 구조

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E801 Decision on dismissal of amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20081223

Effective date: 20100323