KR100872721B1 - 마스크의 설계방법과 반도체 소자 및 그 제조방법 - Google Patents
마스크의 설계방법과 반도체 소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR100872721B1 KR100872721B1 KR1020070045622A KR20070045622A KR100872721B1 KR 100872721 B1 KR100872721 B1 KR 100872721B1 KR 1020070045622 A KR1020070045622 A KR 1020070045622A KR 20070045622 A KR20070045622 A KR 20070045622A KR 100872721 B1 KR100872721 B1 KR 100872721B1
- Authority
- KR
- South Korea
- Prior art keywords
- dummy pattern
- pattern
- present
- dummy
- semiconductor device
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
본 발명의 실시예에 따른 반도체 소자는 기판상에 형성된 메인패턴; 상기 메인패턴의 일측에 형성된 제2 더미패턴; 및 상기 제2 더미패턴을 감싸도록 형성된 제1 더미패턴;을 포함하는 것을 특징으로 한다.
더미패턴, 마스크, 반도체 소자
Description
도 1은 본 발명의 제1 실시예에 따른 반도체 소자의 평면도.
도 2는 본 발명의 제1 실시예에 따른 반도체 소자의 단면도.
도 3a 내지 도 3e는 본 발명의 제2 실시예에 따른 마스크 설계방법의 개념도.
본 발명의 실시예는 마스크의 설계방법과 반도체 소자 및 그 제조방법에 관한 것이다.
반도체 소자는 일반적으로 다층구조를 이루고 있으며, 이러한 다층구조의 각층은 스퍼터링, 화학기상증착 등의 방법에 의해 형성되고, 리소그라피 공정을 거쳐 패터닝된다.
그런데, 반도체 소자의 기판상에서의 패턴의 크기, 패턴 밀도 등의 차이에 의해 여러 문제가 발생하는 경우가 있어 더미패턴(Dummy Pattern)을 메인 패턴(Main Pattern)과 함께 형성하는 기술이 발전하여 왔다.
본 발명의 실시예는 새로운 모양의 더미패턴을 제공할 수 있는 마스크의 설계방법, 반도체 소자 및 그 제조방법을 제공하고자 한다.
또한, 본 발명의 실시예는 패턴의 균일성을 확보할 수 있는 마스크의 설계방법, 반도체 소자 및 그 제조방법을 제공하고자 한다.
또한, 본 발명의 실시예는 패턴의 밀도를 높일 수 있는 마스크의 설계방법, 반도체 소자 및 그 제조방법을 제공하고자 한다.
또한, 본 발명의 실시예는 설계공정 및 제조공정을 단순화할 수 있는 마스크의 설계방법, 반도체 소자 및 그 제조방법을 제공하고자 한다.
본 발명의 실시예에 따른 반도체 소자는 기판상에 형성된 메인패턴; 상기 메인패턴의 일측에 형성된 제2 더미패턴; 및 상기 제2 더미패턴을 감싸도록 형성된 제1 더미패턴;을 포함하는 것을 특징으로 한다.
또한, 본 발명의 실시예에 따른 반도체 소자의 제조방법은 기판상에 메인패턴을 형성하는 단계; 내측에 공간을 포함하는 제1 더미패턴을 상기 메인패턴의 일측에 형성하는 단계; 및 상기 제1 더미패턴의 내측의 공간 상에 위치하도록 제2 더미패턴을 형성하는 단계;를 포함하는 것을 특징으로 한다.
또한, 본 발명의 실시예에 따른 마스크 설계방법은 내측에 공간을 포함하는 제1 더미패턴을 형성하는 단계; 및 제2 더미패턴을 상기 제1 더미패턴의 내측에 위치시키는 단계;를 포함하는 것을 특징으로 한다.
상기와 같은 본 발명의 실시예에 의하면 제1 더미패턴이 제2 더미패턴을 감싸는 형태가 됨으로써 패턴의 균일성을 더욱 높일 수 있고, 또한 제1 더미패턴이 제2 더미패턴을 감싸는 형태의 한 세트로 이루어 짐으로써 더미 패턴을 설계를 위한 데이터 부담을 최소한으로 할 수 있으며, 또한 제1 더미패턴이 제2 더미패턴을 감싸는 형태가 됨으로써 더미패턴의 구조가 튼튼해지는 효과가 있고, 또한 제1 더미패턴이 제2 더미패턴을 감싸는 형태의 한 세트로 이루어 짐으로써 설계공정 및 제조공정을 단순화할 수 있는 장점이 있다.
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
아래 본 발명의 실시예를 설명함에 있어서 제조공정의 순서, 마스크 설계공정의 순서는 일 예에 불과하며 다양한 방법의 조합에 의해 진행되는 공정은 하기 된 청구항의 권리범위에 속한다.
(제1 실시예)
도 1은 본 발명의 제1 실시예에 따른 반도체 소자의 평면도이며, 도 2는 본 발명의 제1 실시예에 따른 반도체 소자의 단면도이다.
본 발명의 제1 실시예에 따른 반도체 소자는 기판(100)상에 형성된 메인패턴(101); 상기 메인패턴(101)의 일측에 형성된 제2 더미패턴(103); 및 상기 제2 더미패턴(103)을 감싸도록 형성된 제1 더미패턴(102);을 포함하는 것을 특징으로 한다.
상기 제2 더미패턴(103)이 형성된 기판(100) 상에는 층간절연층(110)이 더 형성될 수 있다.
이때, 상기 제1 더미패턴(102)은 링타입의 형태일 수 있다.
또한, 상기 제1 더미패턴(102)은 액티브 더미패턴이며, 상기 제2 더미패턴(103)은 폴리 더미패턴일 수 있다.
본 발명의 제1 실시예에 따른 반도체 소자에 의하면 제1 더미패턴이 제2 더미패턴을 감싸는 형태가 됨으로써 패턴의 균일성을 더욱 높일 수 있다.
또한, 본 발명의 제1 실시예에 의하면 제1 더미패턴이 제2 더미패턴을 감싸는 형태가 됨으로써 더미패턴의 구조가 튼튼해지는 효과가 있다.
또한, 본 발명의 제1 실시예에 의하면 패턴의 균일성 확보에 따라 각 패턴의 CD(Critical Diameter)의 일정화를 얻을 수 있다.
또한, 본 발명의 제1 실시예는 제1 더미패턴이 제2 더미패턴을 감싸는 형태의 한 세트로 이루어 짐으로써 설계공정 및 제조공정을 단순화할 수 있다.
이하, 본 발명의 제1 실시예에 따른 반도체 소자의 제조방법을 도 1 및 도 2를 참조하여 설명한다.
우선, 기판(100) 상에 메인패턴(101)을 형성한다. 예를 들어, 상기 메인패턴(101)은 액티브패턴, 폴리패턴, 메탈패턴, 콘택패턴 등일 수 있다. 본 발명의 제1 실시예에서는 상기 메인패턴(101)이 액티브패턴인 경우로 설명하나 이에 한정되는 것은 아니다.
다음으로, 내측에 공간을 포함하는 제1 더미패턴(102)을 상기 메인패턴(101)의 일측에 형성한다. 이때, 상기 메인패턴(101)을 형성하는 공정과 상기 제1 더미패턴(102)을 형성하는 공정은 각기 다른 마스크를 이용하여 시차를 두고 형성될 수 있으며, 또한 하나의 마스크를 이용하여 동시에 형성될 수도 있다.
이때, 상기 제1 더미패턴(102)은 링 타입의 형태로서 내측에 공간을 포함할 수 있으며, 상기 제1 더미패턴(102)이 링 타입에 한정되는 것은 아니다.
다음으로, 상기 제1 더미패턴(102)의 내측의 공간상에 위치하도록 제2 더미패턴(103)을 형성한다.
이때, 상기 제1 더미패턴(102)은 액티브 더미패턴이며, 상기 제2 더미패턴(103)은 폴리 더미패턴일 수 있으나, 이에 한정되는 것은 아니다.
이후, 상기 제2 더미패턴(103)이 형성된 기판(100) 상에 층간절연층을 더 형성할 수 있다.
(제2 실시예)
도 3은 본 발명의 제2 실시예에 따른 마스크 설계방법의 개념도이다.
본 발명의 제2 실시예에 따른 마스크 설계방법은, 도 3c와 같이 내측에 공간을 포함하는 제1 더미패턴(102)을 형성한다.
이때, 내측에 공간을 포함하는 제1 더미패턴(102)을 형성하는 방법의 일예는 다음과 같다.
즉, 도 3a와 같이 제1 모(母) 더미패턴(102a)을 형성한다.
이후, 도 3b와 같이 상기 제1 모 더미패턴(102a)을 축소하여 제3 더미패턴(103a)을 형성한다.
이후, 도 3c와 같이 상기 제3 더미패턴(103a)과 상기 제1 모(母) 더미패턴(102a)을 합성하여 겹치는 부분을 제거하여 제1 더미패턴(102)을 형성할 수 있 다.
이때, 상기 제1 더미패턴(102)은 링 타입의 형태로서 내측에 공간을 포함할 수 있으며, 상기 제1 더미패턴(102)이 링 타입에 한정되는 것은 아니다.
그 다음으로, 도 3d와 같이 제2 더미패턴(103)을 형성한다.
이때, 상기 제2 더미패턴(103)을 하는 예로는 상기 제3 더미패턴(103a)을 축소하여 제2 더미패턴(103)을 형성할 수 있다.
본 발명의 제2 실시예는 각기 다른 레이어의 더미패턴을 설계하면서 별도의 설계과정에 의한 더미패턴의 설계가 아니라 제1 더미패턴(102)을 형성하기 위해 이용된 제3 더미패턴(103a)을 이용함으로써 마스크설계과정이 간략, 정확해지며, 데이터 부담도 감소시킬 수 있는 효과가 있다.
그 다음으로, 도 3e와 같이 상기 제1 더미패턴(102)의 내측에 상기 제2 더미패턴(103)을 위치시킬 수 있다.
이때, 상기 제2 더미패턴(103)을 상기 제1 더미패턴(102)의 내측에 위치시키는 단계 후에, 상기 제2 더미패턴(103)을 상기 제1 더미패턴(102)과 다른 타입의 더미패턴으로 치환되는 단계를 더 포함할 수 있다.
예를 들어, 상기 제1 더미패턴(102)은 액티브 더미패턴이며, 상기 제2 더미패턴(103)은 폴리 더미패턴일 수 있다.
물론, 상기 제2 더미패턴(103)을 상기 제1 더미패턴(102)과 다른 타입의 더미패턴으로 치환되는 단계는 상기 제1 더미패턴(102)의 내측에 상기 제2 더미패턴(103)을 위치시키는 단계 전에 시행될 수도 있다.
본 발명의 제2 실시예에 의하면 제1 더미패턴이 제2 더미패턴을 감싸는 형태가 됨으로써 패턴의 균일성을 더욱 높일 수 있다.
또한, 본 발명의 제2 실시예에 의하면 제1 더미패턴이 제2 더미패턴을 감싸는 형태의 한 세트로 이루어 짐으로써 더미 패턴을 설계를 위한 데이터 부담을 최소한으로 할 수 있는 효과가 있다.
또한, 본 발명의 제2 실시예에 의하면 제1 더미패턴이 제2 더미패턴을 감싸는 형태가 됨으로써 더미패턴의 구조가 튼튼해지는 효과가 있다.
또한, 본 발명의 제2 실시예에 의하면 패턴의 균일성 확보에 따라 각 패턴의 CD(Critical Diameter)의 일정화를 얻을 수 있다.
또한, 본 발명의 제2 실시예는 제1 더미패턴이 제2 더미패턴을 감싸는 형태의 한 세트로 이루어 짐으로써 설계공을 단순화할 수 있다.
본 발명은 전술한 실시예 및 도면에 의해 한정되는 것이 아니고, 하기 된 청구항의 권리범위에 속하는 범위 안에서 다양한 다른 실시예가 가능하다.
이상에서 설명한 바와 같이 본 발명의 실시예에 의하면 제1 더미패턴이 제2 더미패턴을 감싸는 형태가 됨으로써 패턴의 균일성을 더욱 높일 수 있다.
또한, 본 발명의 실시예에 의하면 제1 더미패턴이 제2 더미패턴을 감싸는 형태의 한 세트로 이루어 짐으로써 더미 패턴을 설계를 위한 데이터 부담을 최소한으로 할 수 있는 효과가 있다.
또한, 본 발명의 실시예에 의하면 제1 더미패턴이 제2 더미패턴을 감싸는 형 태가 됨으로써 더미패턴의 구조가 튼튼해지는 효과가 있다.
또한, 본 발명의 실시예에 의하면 패턴의 균일성 확보에 따라 각 패턴의 CD(Critical Diameter)의 일정화를 얻을 수 있다.
또한, 본 발명의 실시예는 제1 더미패턴이 제2 더미패턴을 감싸는 형태의 한 세트로 이루어 짐으로써 설계공정 및 제조공정을 단순화할 수 있다.
Claims (12)
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 내측에 공간을 포함하는 제1 더미패턴을 형성하는 단계; 및제2 더미패턴을 상기 제1 더미패턴의 내측에 위치시키는 단계;를 포함하며,상기 제1 더미패턴을 형성하는 단계는,제1 모(母) 더미패턴을 형성하는 단계;상기 제1 모 더미패턴을 축소하여 제3 더미패턴을 형성하는 단계; 및상기 제3 패턴과 상기 제1 모(母) 더미패턴을 합성하여 겹치는 부분을 제거하여 제1 더미패턴을 형성하는 단계;을 포함하는 것을 특징으로 하는 마스크의 설계방법.
- 제8 항에 있어서,상기 제2 더미패턴은,상기 제3 더미패턴을 축소하여 제2 더미패턴을 형성하는 것을 특징으로 하는 마스크의 설계방법.
- 제9 항에 있어서,상기 제2 더미패턴을 상기 제1 더미패턴의 내측에 위치시키는 단계 후에,상기 제2 더미패턴을 상기 제1 더미패턴과 다른 타입의 더미패턴으로 치환되는 단계를 더 포함하는 것을 특징으로 하는 마스크의 설계방법.
- 제10 항에 있어서,상기 제1 더미패턴은 액티브 더미패턴이며, 상기 제2 더미패턴은 폴리 더미패턴인 것을 특징으로 하는 마스크의 설계방법.
- 제8 항에 있어서,상기 제1 더미패턴은 링타입의 형태인 것을 특징으로 하는 마스크의 설계방법.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070045622A KR100872721B1 (ko) | 2007-05-10 | 2007-05-10 | 마스크의 설계방법과 반도체 소자 및 그 제조방법 |
US12/115,861 US7951652B2 (en) | 2007-05-10 | 2008-05-06 | Mask layout method, and semiconductor device and method for fabricating the same |
DE102008022540A DE102008022540A1 (de) | 2007-05-10 | 2008-05-07 | Verfahren zum Layout von Masken und Halbleiterbauelement und Verfahren zu dessen Herstellung |
JP2008123835A JP2008283190A (ja) | 2007-05-10 | 2008-05-09 | マスクの設計方法と半導体素子及びその製造方法 |
TW097117294A TW200901282A (en) | 2007-05-10 | 2008-05-09 | Mask layout method, and semiconductor device and method for fabricating the same |
CN2008100970712A CN101304025B (zh) | 2007-05-10 | 2008-05-12 | 掩模布局方法、半导体器件及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070045622A KR100872721B1 (ko) | 2007-05-10 | 2007-05-10 | 마스크의 설계방법과 반도체 소자 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080099716A KR20080099716A (ko) | 2008-11-13 |
KR100872721B1 true KR100872721B1 (ko) | 2008-12-05 |
Family
ID=39869020
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070045622A KR100872721B1 (ko) | 2007-05-10 | 2007-05-10 | 마스크의 설계방법과 반도체 소자 및 그 제조방법 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7951652B2 (ko) |
JP (1) | JP2008283190A (ko) |
KR (1) | KR100872721B1 (ko) |
CN (1) | CN101304025B (ko) |
DE (1) | DE102008022540A1 (ko) |
TW (1) | TW200901282A (ko) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101100934B1 (ko) * | 2009-06-02 | 2012-01-02 | 주식회사 동부하이텍 | 반도체소자 및 그 제조방법 |
US11556691B2 (en) | 2018-09-28 | 2023-01-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Track-based fill (TBF) method for metal patterning |
CN110488578A (zh) * | 2019-09-20 | 2019-11-22 | 上海华力微电子有限公司 | 掩膜版的制造方法及掩膜版 |
CN114647145B (zh) * | 2022-05-23 | 2022-09-13 | 合肥新晶集成电路有限公司 | 光罩及半导体结构 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006073757A (ja) * | 2004-09-01 | 2006-03-16 | Matsushita Electric Ind Co Ltd | 半導体装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6022644A (en) * | 1998-03-18 | 2000-02-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Mask containing subresolution line to minimize proximity effect of contact hole |
KR100319883B1 (ko) * | 1999-03-16 | 2002-01-10 | 윤종용 | 패드 주위에 더미 패턴을 구비한 반도체소자 |
JP3535849B2 (ja) | 2001-07-18 | 2004-06-07 | Necマイクロシステム株式会社 | 多層配線構造のダミーパターンを備えた半導体装置 |
JP2003031677A (ja) | 2001-07-19 | 2003-01-31 | Nec Microsystems Ltd | 半導体集積回路の製造方法および設計方法ならびに半導体集積回路 |
DE10154176A1 (de) | 2001-11-05 | 2003-05-15 | Infineon Technologies Ag | Vorrichtung und Verfahren zur Analyse und Korrektur von integrierten Schaltungen |
JP2003324149A (ja) * | 2002-04-26 | 2003-11-14 | Nec Electronics Corp | ダミーパターンの自動発生方法 |
JP2004254725A (ja) | 2003-02-24 | 2004-09-16 | Hochiki Corp | 放水銃の制御装置及び制御方法 |
KR20050070861A (ko) * | 2003-12-31 | 2005-07-07 | 동부아남반도체 주식회사 | 반도체 소자의 더미층 및 그 제조방법 |
KR100712996B1 (ko) * | 2005-09-20 | 2007-05-02 | 주식회사 하이닉스반도체 | 패턴더미를 갖는 반도체소자 및 패턴더미를 이용한반도체소자의 제조방법 |
US7763398B2 (en) * | 2007-05-02 | 2010-07-27 | Dongbu Hitek Co., Ltd. | Layout method for mask |
-
2007
- 2007-05-10 KR KR1020070045622A patent/KR100872721B1/ko not_active IP Right Cessation
-
2008
- 2008-05-06 US US12/115,861 patent/US7951652B2/en not_active Expired - Fee Related
- 2008-05-07 DE DE102008022540A patent/DE102008022540A1/de not_active Withdrawn
- 2008-05-09 TW TW097117294A patent/TW200901282A/zh unknown
- 2008-05-09 JP JP2008123835A patent/JP2008283190A/ja active Pending
- 2008-05-12 CN CN2008100970712A patent/CN101304025B/zh not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006073757A (ja) * | 2004-09-01 | 2006-03-16 | Matsushita Electric Ind Co Ltd | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
TW200901282A (en) | 2009-01-01 |
CN101304025B (zh) | 2010-06-02 |
DE102008022540A1 (de) | 2008-11-20 |
CN101304025A (zh) | 2008-11-12 |
US20080277804A1 (en) | 2008-11-13 |
US7951652B2 (en) | 2011-05-31 |
JP2008283190A (ja) | 2008-11-20 |
KR20080099716A (ko) | 2008-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100934836B1 (ko) | 반도체소자의 미세패턴 형성방법 | |
KR100872721B1 (ko) | 마스크의 설계방법과 반도체 소자 및 그 제조방법 | |
JP2006339633A (ja) | 半導体素子の製造方法 | |
US7582899B2 (en) | Semiconductor device having overlay measurement mark and method of fabricating the same | |
US8074188B2 (en) | Method for designing mask including forming a mesh dummy pattern | |
CN101221890B (zh) | 半导体结构形成的方法 | |
US20070082472A1 (en) | Method of manufacturing contact hole | |
CN103839769A (zh) | 形成图案的方法 | |
KR100862870B1 (ko) | 반도체 소자 및 그 제조방법 | |
JP2013182962A (ja) | テンプレートの製造方法 | |
KR100752180B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
CN104934302A (zh) | 半导体器件的制作方法 | |
JP2009065151A (ja) | 半導体素子及びその製造方法 | |
US7906432B2 (en) | Method for manufacturing semiconductor device | |
US20080146031A1 (en) | Method for forming a semiconductor structure | |
KR100505414B1 (ko) | 정렬 키 형성 방법 | |
JP2008283192A (ja) | 半導体素子及びその製造方法 | |
KR100864169B1 (ko) | 마스크의 설계방법과 반도체 소자 | |
US10290543B1 (en) | Method for manufacturing semiconductor device | |
WO2004082000A1 (en) | Method for forming pattern in semi-conductor device | |
WO2010143245A1 (ja) | 配線形成方法及び半導体装置 | |
KR100356474B1 (ko) | 반도체 소자의 중첩 버니어 형성 방법 | |
KR100349365B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
KR20110108734A (ko) | 콘택홀 형성용 마스크 및 이를 이용한 반도체 장치의 콘택홀 형성방법 | |
KR20080100682A (ko) | 중첩 마크용 노광 마스크 및 이를 이용한 중첩 마크 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121126 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20131112 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20141111 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20151105 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20161117 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |