KR100864169B1 - 마스크의 설계방법과 반도체 소자 - Google Patents

마스크의 설계방법과 반도체 소자 Download PDF

Info

Publication number
KR100864169B1
KR100864169B1 KR1020070045623A KR20070045623A KR100864169B1 KR 100864169 B1 KR100864169 B1 KR 100864169B1 KR 1020070045623 A KR1020070045623 A KR 1020070045623A KR 20070045623 A KR20070045623 A KR 20070045623A KR 100864169 B1 KR100864169 B1 KR 100864169B1
Authority
KR
South Korea
Prior art keywords
pattern
line
color filter
patterns
ruler
Prior art date
Application number
KR1020070045623A
Other languages
English (en)
Inventor
이상희
조갑환
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020070045623A priority Critical patent/KR100864169B1/ko
Priority to TW097116913A priority patent/TW200844498A/zh
Priority to CN2008100961893A priority patent/CN101304004B/zh
Priority to US12/118,529 priority patent/US20080278829A1/en
Application granted granted Critical
Publication of KR100864169B1 publication Critical patent/KR100864169B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29D—PRODUCING PARTICULAR ARTICLES FROM PLASTICS OR FROM SUBSTANCES IN A PLASTIC STATE
    • B29D11/00—Producing optical elements, e.g. lenses or prisms
    • B29D11/00009—Production of simple or compound lenses
    • B29D11/00365—Production of microlenses
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/20—Filters
    • G02B5/201—Filters in the form of arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Engineering (AREA)
  • Ophthalmology & Optometry (AREA)
  • Health & Medical Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Optical Filters (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명의 실시예에 따른 마스크 설계방법은 소정의 모 패턴을 설정하는 단계; 상기 모 패턴 상에 메쉬(mesh) 라인을 형성하는 단계; 상기 모 패턴 내에 복수의 자 패턴들을 형성하는 단계; 및 상기 메쉬(mesh) 라인과 상기 자 패턴이 접하는 규칙에 따라 상기 자 패턴들을 각기 R패턴(Red Pattern), G패턴(Green Pattern), B패턴(Blue Pattern)로 치환하는 단계;를 포함하는 것을 특징으로 한다.
더미패턴, 마스크, 반도체 소자

Description

마스크의 설계방법과 반도체 소자{A Layout Method for Mask and A Semiconductor Device}
도 1은 본 발명의 제1 실시예에 따른 반도체 소자의 평면도.
도 2a 및 도 2b는 본 발명의 제1 실시예에 따른 반도체 소자의 단면도.
도 3a 내지 도 3d는 본 발명의 제2 실시예에 따른 마스크 설계방법의 개념도.
본 발명의 실시예는 마스크의 설계방법과 반도체 소자에 관한 것이다.
반도체 소자는 일반적으로 다층구조를 이루고 있으며, 이러한 다층구조의 각층은 스퍼터링, 화학기상증착 등의 방법에 의해 형성되고, 리소그라피 공정을 거쳐 패터닝된다.
그런데, 반도체 소자의 기판상에서의 패턴의 크기, 패턴 밀도 등의 차이에 의해 여러 문제가 발생하는 경우가 있어 더미패턴(Dummy Pattern)을 메인 패턴(Main Pattern)과 함께 형성하는 기술이 발전하여 왔다.
본 발명의 실시예는 패턴의 균일성을 확보할 수 있는 마스크의 설계방법, 반도체 소자를 제공하고자 한다.
또한, 본 발명의 실시예는 패턴의 밀도를 높일 수 있는 마스크의 설계방법, 반도체 소자를 제공하고자 한다.
또한, 본 발명의 실시예는 설계공정 및 제조공정을 단순화할 수 있는 마스크의 설계방법, 반도체 소자를 제공하고자 한다.
본 발명의 실시예에 따른 마스크 설계방법은 소정의 모 패턴을 설정하는 단계; 상기 모 패턴 상에 메쉬(mesh) 라인을 형성하는 단계; 상기 모 패턴 내에 복수의 자 패턴들을 형성하는 단계; 및 상기 메쉬(mesh) 라인과 상기 자 패턴이 접하는 규칙에 따라 상기 자 패턴들을 각기 R패턴(Red Pattern), G패턴(Green Pattern), B패턴(Blue Pattern)로 치환하는 단계;를 포함하는 것을 특징으로 한다.
또한, 본 발명의 실시예에 따른 반도체 소자는 기판상에 형성된 컬러필터 메인패턴; 및 상기 컬러필터 메인패턴의 일측에 형성된 컬러필터 더미패턴;을 포함하는 것을 특징으로 한다.
상기와 같은 본 발명의 실시예에 의하면 컬러필터 메인패턴이 없는 영역에 컬러필터 더미패턴을 형성함으로써 메인패턴 영역과 더미패턴 영역 간에 패턴의 균일성을 높일 수 있고, 또한 본 발명의 실시예에 의하면 패턴의 균일성 확보에 따라 각 패턴의 CD(Critical Diameter)의 일정화를 얻을 수 있으며, 또한, 본 발명의 실시예에 의하면 컬러필터의 패터닝 공정을 자동화함으로써 패턴설계를 위한 데이터 부담을 최소한으로 할 수 있고, 또한, 본 발명의 실시예는 컬러필터의 패터닝 공정을 자동화함으로써 컬러필터 설계의 신속성 및 정확성을 높일 수 있는 장점이 있다.
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
아래 본 발명의 실시예를 설명함에 있어서 마스크 설계공정의 순서는 일 예에 불과하며 다양한 방법의 조합에 의해 진행되는 공정은 하기 된 청구항의 권리범위에 속한다.
(제1 실시예)
도 1은 본 발명의 제1 실시예에 따른 반도체 소자의 평면도이며, 도 2a는 본 발명의 제1 실시예에 따른 반도체 소자의 I-I' 선을 따른 단면도이며, 도 2b는 본 발명의 제1 실시예에 따른 반도체 소자의 II-II' 선을 따른 단면도이다.
본 발명의 제1 실시예에 따른 반도체 소자는 기판(100)상에 형성된 컬러필터 메인패턴(미도시); 및 상기 컬러필터 메인패턴(미도시)의 일측에 형성된 컬러필터 더미패턴(102);을 포함하는 것을 특징으로 한다.
본 발명의 제1 실시예에 따른 반도체 소자에 의하면 컬러필터 메인패턴이 없는 영역에 컬러필터 더미패턴을 형성함으로써 메인패턴 영역과 더미패턴 영역 간에 패턴의 균일성을 높일 수 있다.
또한, 본 발명의 제1 실시예에 의하면 패턴의 균일성 확보에 따라 각 패턴의 CD(Critical Diameter)의 일정화를 얻을 수 있다.
또한, 본 발명의 실시예에 의하면 컬러필터의 패터닝 공정을 자동화함으로써 패턴설계를 위한 데이터 부담을 최소한으로 할 수 있는 효과가 있다.
이하, 본 발명의 제1 실시예에 따른 반도체 소자의 제조방법을 설명한다.
우선, 기판(100) 상에 메탈층(104)을 형성한다. 상기 메탈층(104)은 탑메탈층일 수 있으나 이에 한정되는 것은 아니다.
다음으로, 상기 메탈층(104)이 형성된 기판(100) 상에 층간절연층(105)을 형성한다. 상기 층간절연층(105)은 단층 또는 다층일 수 있다.
다음으로, 상기 층간절연층(105) 상에 컬러필터 더미패턴(102)을 형성한다. 상기 컬러필터 더미패턴(102)은 컬러필터 메인패턴(미도시)의 일측에 형성될 수 있다.
본 발명의 제1 실시예에 따른 반도체 소자의 제조방법에 의하면 컬러필터 메인패턴이 없는 영역에 컬러필터 더미패턴을 형성함으로써 메인패턴 영역과 더미패턴 영역 간에 패턴의 균일성을 높일 수 있다.
예를 들어, 상기 층간절연층(105) 상에 가염성 레지스트를 사용하여 도포 및 패터닝 공정을 진행하여 각각의 파장대별로 빛을 필터링하는 R, G, B의 칼라필터 메인패턴을 형성할 수 있다.
한편, 상기 컬러필터 메인패턴 및 컬러필터 더미패턴(102)은 후술하는 마스크 설계방법에 의해 설계된 마스크를 이용하여 형성될 수 있다.
이어, 상기 컬러필터 더미패턴(102) 상에 초점 거리 조절 및 렌즈층을 형성하기 위한 평탄도 확보 등을 위하여 평탄화된 평탄화층(106)을 형성하고, 상기 평탄화층(106) 상에 마이크로렌즈(미도시)를 형성할 수 있다.
이상에서 설명한 바와 같이 본 발명의 제1 실시예에 따른 반도체소자에 의하면 컬러필터 메인패턴이 없는 영역에 컬러필터 더미패턴을 형성함으로써 메인패턴 영역과 더미패턴 영역 간에 패턴의 균일성을 높일 수 있다.
또한, 본 발명의 제1 실시예에 의하면 패턴의 균일성 확보에 따라 각 패턴의 CD(Critical Diameter)의 일정화를 얻을 수 있다.
또한, 본 발명의 제1 실시예에 의하면 컬러필터의 패터닝 공정이 자동화된 마스크를 이용하여 공정을 진행함으로써 공정의 신속성 및 정확성을 높일 수 있다.
(제2 실시예)
도 3a 내지 도 3d는 본 발명의 제2 실시예에 따른 마스크 설계방법의 개념도이다.
본 발명의 제2 실시예에 따른 마스크 설계방법은 컬러필터의 패터닝 공정을 자동화함으로써 패턴설계를 위한 데이터 부담을 최소한으로 할 수 있는 효과가 있다.
이하, 본 발명의 제2 실시예에 따른 마스크 설계방법을 설명한다.
우선, 도 3a와 같이 소정의 모 패턴(200)을 설정한다. 상기 모 패턴(200)은 메인 칩 또는 메인 프레임일 수 있다. 이때, 상기 모 패턴(200)은 정사각형 일 수 있으나 이에 한정되는 것은 아니다.
다음으로, 도 3a와 같이 상기 모(母) 패턴(200) 상에 메쉬(mesh) 라인(210)을 형성한다.
이때, 상기 메쉬(mesh) 라인(210)을 형성하는 단계는, 상기 모 패턴(200) 상 에 수평방향으로 교대로 제1 라인(201)과 제2 라인(202)을 형성하는 단계 및 상기 모 패턴(200) 상에 수직방향으로 교대로 제3 라인(203)과 제4 라인(204)을 형성하는 단계를 포함할 수 있다.
다음으로, 도 3b와 같이 상기 제1 라인(201) 내지 제4 라인(204)에 대해 소정의 특성을 설정할 수 있다.
예를 들어, 상기 제1 라인(201)은 GB라인(Green-Blue line)으로, 상기 제2 라인(202)은 GR라인(Green-Red line)으로, 상기 제3 라인(203)은 BG라인(Blue-Green line)으로, 상기 제4 라인(204)은 RG라인(Red-Green line)으로 설정할 수 있으나 이에 한정되는 것은 아니다.
다음으로, 도 3c와 같이 상기 모 패턴(200) 내에 복수의 자 패턴(220)들을 형성한다. 예를 들어, 상기 모 패턴(200)이 정사각형인 경우 상기 모 패턴(200) 내에 정사각형의 복수의 자 패턴(220)을 형성할 수 있다.
이때, 상기 자 패턴(220)은 컬러필터 메인패턴일 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 상기 자 패턴(220)은 컬러필터 더미패턴일 수도 있다.
또한, 예를 들어 도 3c와 같이 상기 제1 라인(201) 내지 제4 라인(204)의 교차점이 상기 자 패턴(220)의 내부에 각기 하나씩 위치하도록 설정될 수 있다.
다음으로, 도 3d와 같이 상기 메쉬(mesh) 라인(210)과 상기 자 패턴(220)이 접하는 규칙에 따라 상기 자 패턴(220)들을 각기 R패턴(Red Pattern), G패턴(Green Pattern), B패턴(Blue Pattern)로 치환한다.
예를 들어, 상기 메쉬(mesh) 라인(210)과 상기 자 패턴(220)이 접하는 규칙 은, 제1 라인(201)과 제3 라인(203)이 교차하는 지점의 자 패턴은 B패턴으로 설정하고, 제2 라인(202)과 제4 라인(204)이 교차하는 지점의 자 패턴은 R패턴으로 설정하고, 제2 라인(202)과 제3 라인(203)이 교차하는 지점의 자 패턴은 G패턴으로 설정하고, 제1 라인(201)과 제4 라인(204)이 교차하는 지점의 자 패턴은 G패턴으로 설정할 수 있으며, 이러한 규칙은 상기 예에 한정되는 것은 아니다.
구체적인 예로서, GB라인과 BG 라인이 교차하는 지점의 자 패턴은 B패턴으로 설정하고, GR라인과 RG 라인이 교차하는 지점의 자 패턴은 R패턴으로 설정하고, GR라인과 BG 라인이 교차하는 지점의 자 패턴은 G패턴으로 설정하고, GB라인과 RG 라인이 교차하는 지점의 자 패턴은 G패턴으로 설정할 수 있다.
본 발명의 제2 실시예에 의하면 컬러필터 패턴 생성 후 가상의 메쉬(mesh) 라인을 이용하여 RGB로 치환생성하는 방법에 의해 컬러필터의 패터닝 공정을 자동화함으로써 패턴설계를 위한 데이터 부담을 최소한으로 할 수 있는 효과가 있다.
또한, 본 발명의 제2 실시예는 컬러필터의 패터닝 공정을 자동화함으로써 컬러필터 설계의 신속성 및 정확성을 높일 수 있다.
또한, 본 발명의 제2 실시예에 의하면 컬러필터 메인패턴이 없는 영역에 컬러필터 더미패턴을 형성함으로써 메인패턴 영역과 더미패턴 영역 간에 패턴의 균일성을 높일 수 있다.
또한, 본 발명의 실시예에 의하면 패턴의 균일성 확보에 따라 각 패턴의 CD(Critical Diameter)의 일정화를 얻을 수 있다.
본 발명은 전술한 실시예 및 도면에 의해 한정되는 것이 아니고, 하기 된 청 구항의 권리범위에 속하는 범위 안에서 다양한 다른 실시예가 가능하다.
이상에서 설명한 바와 같이 본 발명의 실시예에 의하면 컬러필터 메인패턴이 없는 영역에 컬러필터 더미패턴을 형성함으로써 메인패턴 영역과 더미패턴 영역 간에 패턴의 균일성을 높일 수 있다.
또한, 본 발명의 실시예에 의하면 패턴의 균일성 확보에 따라 각 패턴의 CD(Critical Diameter)의 일정화를 얻을 수 있다.
또한, 본 발명의 실시예에 의하면 컬러필터의 패터닝 공정을 자동화함으로써 패턴설계를 위한 데이터 부담을 최소한으로 할 수 있는 효과가 있다.
또한, 본 발명의 실시예는 컬러필터의 패터닝 공정을 자동화함으로써 컬러필터 설계의 신속성 및 정확성을 높일 수 있다.

Claims (8)

  1. 소정의 모 패턴을 설정하는 단계;
    상기 모 패턴 상에 메쉬(mesh) 라인을 형성하는 단계;
    상기 모 패턴 내에 복수의 자 패턴들을 형성하는 단계; 및
    상기 메쉬(mesh) 라인과 상기 자 패턴이 접하는 규칙에 따라 상기 자 패턴들을 각기 R패턴(Red Pattern), G패턴(Green Pattern), B패턴(Blue Pattern)로 치환하는 단계;를 포함하는 것을 특징으로 하는 마스크 설계방법.
  2. 제1 항에 있어서,
    상기 모 패턴 상에 메쉬(mesh) 라인을 형성하는 단계는,
    상기 모 패턴 상에 수평방향으로 교대로 제1 라인과 제2 라인을 형성하는 단계; 및
    상기 모 패턴 상에 수직방향으로 교대로 제3 라인과 제4 라인을 형성하는 단계;를 포함하는 것을 특징으로 하는 마스크 설계방법.
  3. 제2 항에 있어서,
    상기 제1 라인은 GB라인(Green-Blue line)이고, 상기 제2 라인은 GR라인(Green-Red line)이며, 상기 제3 라인은 BG라인(Blue-Green line)이고, 상기 제4 라인은 RG라인(Red-Green line)으로 설정하는 것을 특징으로 하는 마스크 설계방 법.
  4. 제2 항 또는 제3 항에 있어서,
    상기 제1 라인 내지 제4 라인의 교차점이 상기 자 패턴의 내부에 각기 하나씩 위치하도록 설정되는 것을 특징으로 하는 마스크 설계방법.
  5. 제4 항에 있어서,
    상기 메쉬(mesh) 라인과 상기 자 패턴이 접하는 규칙은,
    제1 라인과 제3 라인이 교차하는 지점의 자 패턴은 B패턴으로 설정하고,
    제2 라인과 제4 라인이 교차하는 지점의 자 패턴은 R패턴으로 설정하고,
    제2 라인과 제3 라인이 교차하는 지점의 자 패턴은 G패턴으로 설정하고,
    제1 라인과 제4 라인이 교차하는 지점의 자 패턴은 G패턴으로 설정하는 것을 특징으로 하는 마스크 설계방법.
  6. 제5 항에 있어서,
    상기 자 패턴은 컬러필터 메인패턴인 것을 특징으로 하는 마스크 설계방법.
  7. 제5 항에 있어서,
    상기 자 패턴은 컬러필터 더미패턴인 것을 특징으로 하는 마스크 설계방법.
  8. 삭제
KR1020070045623A 2007-05-10 2007-05-10 마스크의 설계방법과 반도체 소자 KR100864169B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020070045623A KR100864169B1 (ko) 2007-05-10 2007-05-10 마스크의 설계방법과 반도체 소자
TW097116913A TW200844498A (en) 2007-05-10 2008-05-07 Semiconductor device and method for manufacturing the same
CN2008100961893A CN101304004B (zh) 2007-05-10 2008-05-09 半导体器件及其制造方法
US12/118,529 US20080278829A1 (en) 2007-05-10 2008-05-09 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070045623A KR100864169B1 (ko) 2007-05-10 2007-05-10 마스크의 설계방법과 반도체 소자

Publications (1)

Publication Number Publication Date
KR100864169B1 true KR100864169B1 (ko) 2008-10-16

Family

ID=39969277

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070045623A KR100864169B1 (ko) 2007-05-10 2007-05-10 마스크의 설계방법과 반도체 소자

Country Status (4)

Country Link
US (1) US20080278829A1 (ko)
KR (1) KR100864169B1 (ko)
CN (1) CN101304004B (ko)
TW (1) TW200844498A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104750893B (zh) * 2013-12-30 2018-03-20 中芯国际集成电路制造(上海)有限公司 一种虚拟图案填充程式的质量合格保证方法以及版图结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07294722A (ja) * 1994-04-28 1995-11-10 Toppan Printing Co Ltd カラーフィルタの製造方法
KR20050031732A (ko) * 2003-09-30 2005-04-06 동부아남반도체 주식회사 이미지 센서의 컬러필터 및 이미지 센서 그리고 그 제조방법
JP2006163316A (ja) 2004-12-10 2006-06-22 Sanyo Electric Co Ltd カラーフィルタアレイ製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3971065A (en) * 1975-03-05 1976-07-20 Eastman Kodak Company Color imaging array
TW369726B (en) * 1998-05-04 1999-09-11 United Microelectronics Corp Structure and producing method of microlens on color filter of sensor device
JP3768794B2 (ja) * 2000-10-13 2006-04-19 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP3876684B2 (ja) * 2000-12-21 2007-02-07 セイコーエプソン株式会社 カラーフィルタの製造方法、カラーフィルタの製造装置、液晶装置の製造方法、液晶装置の製造装置、ｅｌ装置の製造方法、ｅｌ装置の製造装置、材料の吐出方法、ヘッドの制御装置、電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07294722A (ja) * 1994-04-28 1995-11-10 Toppan Printing Co Ltd カラーフィルタの製造方法
KR20050031732A (ko) * 2003-09-30 2005-04-06 동부아남반도체 주식회사 이미지 센서의 컬러필터 및 이미지 센서 그리고 그 제조방법
JP2006163316A (ja) 2004-12-10 2006-06-22 Sanyo Electric Co Ltd カラーフィルタアレイ製造方法

Also Published As

Publication number Publication date
US20080278829A1 (en) 2008-11-13
CN101304004B (zh) 2011-11-30
CN101304004A (zh) 2008-11-12
TW200844498A (en) 2008-11-16

Similar Documents

Publication Publication Date Title
US8211807B2 (en) Double patterning technology using single-patterning-spacer-technique
CN103972252A (zh) 包含透明像素和硬掩模的彩色滤光器
JP2008276179A (ja) マスク設計方法
CN101118379A (zh) Cmos图像传感器的微透镜及其制造方法
JP2015230928A5 (ko)
KR100864169B1 (ko) 마스크의 설계방법과 반도체 소자
JP4783811B2 (ja) マスクの設計方法
JP2014056864A (ja) 半導体装置の製造方法
US9030744B2 (en) Fabrication of micro lenses
KR100872721B1 (ko) 마스크의 설계방법과 반도체 소자 및 그 제조방법
KR100837566B1 (ko) 마스크의 설계방법과 반도체 소자 및 그 제조방법
JP2014138067A5 (ko)
KR100752180B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100862870B1 (ko) 반도체 소자 및 그 제조방법
US9017926B2 (en) Overlay mark and method of forming the same
JP2008277731A (ja) 半導体素子及びその製造方法
KR101904228B1 (ko) 2-행 홀들을 패터닝하는 해상을 향상시키기 위한 방법 및 마스크
JP2006135334A (ja) 非対称パターンを形成するためのフォト工程の実行方法及びそれを用いた半導体装置の形成方法
JP2009065151A (ja) 半導体素子及びその製造方法
JP2017021263A (ja) レチクル、及び、半導体装置の製造方法
CN106298461A (zh) 制作不连续直线图案的方法与不连续直线图案结构
JP2017505542A (ja) 半導体活性区域及び隔離領域を形成するダブルパターン形成方法
KR102261512B1 (ko) 포토 마스크 및 이를 이용한 미세 패턴 형성 방법
JP6161295B2 (ja) 固体撮像装置及びその製造方法
KR102137774B1 (ko) 고분자 평면 광소자용 단일 정렬 멀티패턴 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee