CN104750893B - 一种虚拟图案填充程式的质量合格保证方法以及版图结构 - Google Patents

一种虚拟图案填充程式的质量合格保证方法以及版图结构 Download PDF

Info

Publication number
CN104750893B
CN104750893B CN201310746362.0A CN201310746362A CN104750893B CN 104750893 B CN104750893 B CN 104750893B CN 201310746362 A CN201310746362 A CN 201310746362A CN 104750893 B CN104750893 B CN 104750893B
Authority
CN
China
Prior art keywords
dummy pattern
domain
layer
pattern
rule
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310746362.0A
Other languages
English (en)
Other versions
CN104750893A (zh
Inventor
樊强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310746362.0A priority Critical patent/CN104750893B/zh
Priority to US14/445,700 priority patent/US9189590B2/en
Publication of CN104750893A publication Critical patent/CN104750893A/zh
Application granted granted Critical
Publication of CN104750893B publication Critical patent/CN104750893B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18—Manufacturability analysis or optimisation for manufacturability
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Abstract

本发明涉及一种虚拟图案填充程式的质量合格保证方法以及版图结构，所述方法包括以下步骤：步骤（a）虚拟图案设计与电路版图主设计规则的一致性检查；步骤（b）虚拟图案插入之后虚拟图案检查规则和图形密度检查规则的违反性检查；步骤（c）虚拟图案和参考图层之间的相关性检查。本发明中提供了一种新的并且是全面的虚拟图案填充的质量保证流程，以避免现有技术质量监测过程中存在的各种缺陷，本发明所述方法的优点在于可以消除由于虚拟图案的插入带来的各种潜在的风险：（1）可以避免虚拟图案违反设计规则以及由此带来的工艺过程中的各种问题；（2）所述方法可以避免由于虚拟图案和参考图层之间接触，造成所述器件性能失效，损坏。

Description

一种虚拟图案填充程式的质量合格保证方法以及版图结构
技术领域
本发明涉及半导体领域，具体地，本发明涉及一种虚拟图案填充程式的质量合格保证方法以及版图结构。
背景技术
集成电路制造技术是一个复杂的工艺，技术更新很快。表征集成电路制造技术的一个关键参数为最小特征尺寸，即关键尺寸(critical dimension，CD)。随着半导体技术的不断发展，器件的关键尺寸越来越小，正是由于关键尺寸的减小才使得每个芯片上设置百万个器件成为可能。
随着半导体技术器件尺寸的不断缩小，当所述半导体器件尺寸缩小至纳米级别，可制造性设计(Design for Manufacturing，DFM)在半导体工业纳米设计流程方法学中已变得越来越重要。所述DFM是指以快速提升芯片良率的生产效率以及降低生产成本为目的，统一描述芯片设计中的规则、工具和方法，从而更好地控制集成电路向物理晶圆的复制，是一种可预测制造过程中工艺可变性的设计，使得从设计到晶圆制造的整个过程达最优化。
在所述DFM过程中自动加入虚拟图案(dummy)变得越来越重要，所述虚拟图案可以帮助改善目标图案的密度分布，使所述器件性能更加均一，增加平坦化、光刻、蚀刻等工艺的制程能力。
但是通常不合适的虚拟图案也能够引起异常的问题，例如金属残留
(metal residue)，由于虚拟图案(dummy)和参考图层(reference layer)之间的非预期的接触造成器件性能的波动或失效等问题，因此如何更加准确以及完整地在设计过程中考核虚拟图案填充程式(auto dummy script)的正确性变得非常关键。
现有技术中基于虚拟图案的质量保证(QA)流程仅包括在样品初始版图(sampleoriginal layout)中插入虚拟图案之后的设计规则检查(DRC,Design Rule Check)。设计规则检查(DRC,Design Rule Check)和版图与原理图比较(LVS,Layout VersusSchematic)的传统物理验证是在设计进入流片前必须进行的验证流程。
现有技术中所述质量保证(QA)流程，如图1所示，包括：(1)设计虚拟图案建立填充程式(script)；(2)选取典型的图样版图；(3)用填充程式为图样版图制备虚拟图案；(4)将所述虚拟图案插入到原始图样版图中；(5)执行DRC检查；其中，所述DRC检查包括(1)原始图样版图的主设计规则检查；(2)插入虚拟图案后的版图中虚拟图案的检查规则的检查；(3)整个版图(包括原始图样版图以及插入的虚拟图案)的密度规则检查。
但是所述检查方法存在一定的缺陷，例如：所述方法中不涉及检查所述虚拟图案设计本身是否与主设计规则相违背；由于样品版图的图层限制(layer mappinglimitation)，不能够完全检测所述虚拟图案和全部参考图层之间的相关性，一般，样品版图不能包含所有的参考图层，所以所述虚拟图案和全部参考图层之间的相关性检查是不足的，而这会导致填充程式插入的虚拟图案位置是禁止的或者不是设计者预期的位置，其中所述典型的相关性包括阻止/间距/接触/横跨/包裹(block/space/touch/straddle/enclosed)等。
因此，现有技术中针对虚拟图案的可制造性设计中的质量保证以及检测流程存在诸多问题，需要对其进行改进以便消除上述缺陷。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明为了解决现有技术中存在的问题，提供了一种虚拟图案填充程式的质量合格保证方法，包括以下步骤：
步骤(a)虚拟图案设计与电路版图主设计规则的一致性检查；
步骤(b)虚拟图案插入之后虚拟图案本身的虚拟图案检查规则和整个版图的图形密度检查规则的违反性检查；
步骤(c)虚拟图案本身和参考图层之间的相关性检查。
作为优选，所述步骤(a)中一致性检查包括：
检查所述虚拟图案自身设计是否符合所述电路版图的主设计规则，如果所述虚拟图案自身设计与版图的主设计规则相背离，则查看所述背离产生的原因，若所述背离是基于特别考量，则可以通过；
若所述设计背离版图的主设计规则，是不期望得到的结果，则需要对所述虚拟图案的设计进行修改。
作为优选，所述虚拟图案设计检查包括对每个图层的虚拟图案的宽度、长度、间距以及面积等的检查，不同图层图案之间包裹(enclosed)、交迭(overlap)、横跨(straddle)、顶立(butted)、相交(interact with)、平行长度(run length)、延展(extension)等的检查。
作为优选，所述步骤(a)包括以下子步骤：
步骤(a-1)首先选取典型的图样版图；
步骤(a-2)根据所述图样版图，使用虚拟图案的填充程式生成虚拟图案版图；
步骤(a-3)将所述虚拟图案版图转换为主电路版图；
步骤(a-4)对所述转换为主电路版图的虚拟图案版图进行主设计规则检查，实现对所述虚拟图案本身设计是否符合主设计规则的检查。
作为优选，所述步骤(a-2)包括：
基于步骤(a-1)的所述图样版图中的图形环境，使用虚拟图案的填充程式制备虚拟图案，得到虚拟图案版图。
作为优选，所述步骤(a-3)包括：
通过改变所述虚拟图案版图的数据类型，将所述虚拟图案版图转换为主电路版图。
作为优选，所述步骤(b)包括以下子步骤：
步骤(b-1)首先选取典型的图样版图；
步骤(b-2)根据所述图样版图，使用虚拟图案的填充程式生成虚拟图案版图；
步骤(b-3)将步骤(b-2)中的所述虚拟图案版图插入合并到所述图样版图中形成整体版图；
步骤(b-4)对步骤(b-3)所述整体版图进行违反性检查。
作为优选，所述步骤(b)的违反性检查包括：
检查将所述虚拟图案插入到所述图样版图中形成的整体版图是否符合虚拟图案检查规则；
如果所述虚拟图案插入后不符合所述虚拟图案检查规则的要求，不能通过质量保证，需要返回到虚拟图案设计中对所述虚拟图案自身设计以及插入规则进行修改；若符合则通过。
作为优选，所述步骤(b)的违反性检查还包括：
检查将所述虚拟图案插入到所述图样版图之后得到的整体版图的密度是否符合所述图形密度检查规则的需求；
如果所述虚拟图案插入到所述图样版图之后得到的整体版图的密度符合所述图形密度检查规则的需求，则可以通过质量保证；
若与图形密度检查规则相背离，则需查看所述背离产生的原因，若所述背离是基于特别考量设计，则可以通过；
若所述图形密度检查规则的背离，是不期望得到的结果，则需要对所述虚拟图案的设计以及插入规则进行修改。
作为优选，所述步骤(c)包括：
步骤(c-1)选取虚拟图案-参考图层相关性检查版图；
步骤(c-2)根据所述相关性检查版图，使用虚拟图案的填充程式生成虚拟图案；
步骤(c-3)将步骤(c-2)得到的虚拟图案插入合并到所述虚拟图案-参考图层相关性检查版图中形成整体版图。
步骤(c-4)对步骤(c-3)所述整体版图进行相关性检查。
作为优选，所述步骤(c-1)中的所述虚拟图案-参考图层相关性检查版图要包含设计规则中全部的参考图层，以便实现对所述参考图层的全面的相关性检查。
作为优选，所述步骤(c-2)包括：
基于步骤(c-1)的虚拟图案-参考图层相关性检查版图中的图形环境，使用虚拟图案的填充程式制备虚拟图案，得到虚拟图案版图。
作为优选，所述步骤(c)中的虚拟图案和参考图层之间的相关性检查内容包括对所述主设计规则、所述虚拟图案检查规则、所述图形密度检查规则三个规则进行检测。
作为优选，所述步骤(c)中的虚拟图案和参考图层之间的相关性检查包括：
检查将所述虚拟图案填充插入到所述虚拟图案-参考图层相关性检查版图之后，虚拟图案与相关性检查版图中的参考图层相关性是否符合主设计规则；
如果所述虚拟图案与相关性检查版图中的参考图层相关性不符合所述主设计规则的要求，则不能通过质量保证，返回到所述虚拟图案的设计中进行修改；若符合所述主设计规则的要求，则可以通过质量保证。
作为优选，所述步骤(c)中的虚拟图案和参考图层之间的相关性检查还包括：
检查将所述虚拟图案填充插入到所述虚拟图案-参考图层相关性检查版图之后，所述虚拟图案与所述相关性检查版图中的参考图层相关性是否符合虚拟图案检查规则；
如果所述虚拟图案与相关性检查版图中的参考图层相关性不符合所述虚拟图案检查规则的要求，则不能通过质量保证，返回到所述虚拟图案填充设计中进行修改；若符合所述虚拟图案检查规则的要求，则可以通过质量保证。
作为优选，所述步骤(c)中的虚拟图案和参考图层之间的相关性检查还包括：
检查将所述虚拟图案填充插入到所述虚拟图案-参考图层相关性检查版图形成整体版图，整体版图是否符合图形密度检查规则。
如果所述整体版图的密度符合所述图形密度检查规则的需求，则可以通过质量保证；
若与图形密度检查规则相背离，则需查看所述背离产生的原因，若所述背离是基于设计规定，则可以通过；
若所述图形密度检查规则的背离，是不期望得到的结果，则需要对所述虚拟图案的设计以及插入规则进行修改。
作为优选，所述质量合格保证方法，其特征还在于，只有虚拟图案填充程式同时通过所述步骤(a),(b),(c)三个子步骤的检查，才能通过质量合格保证。
本发明还提供了一种用于自动填充虚拟图案和参考图层相关性检查的版图结构，包括：
所有的参考图层，所述参考图层包括内部图层以及边界图层，其中所述内部图层包括所有的常规参考图层和所有的初始虚拟图案层，所述常规参考图层和所述初始虚拟图案层包围在所述边界图层之中；
其中，各内部图层窗口边长的关键尺寸为100-400um，相邻的所述内部图层之间的间距为100-400um，以使所述版图结构恰当兼容所有光罩图层的密度检查规则从而实现正确检验相关性；
自动填充虚拟图案，所述自动填充虚拟图案将会插入在所述版图结构中去检验相关性是否正确。
作为优选，位于所述边界图层边缘内侧的参考图层和所述边界图层之间的距离为100-400um。
作为优选，所述初始虚拟图案层位于所述边界图层中，用于检测初始手动设计虚拟图案(drawing dummy)和自动插入虚拟图案(auto-insert dummy)之间的关系。
作为优选，所述初始虚拟图案层的实现可以采用在各100-400um×100-400um图层窗口直接手动画的方法，也可以选取对应图层的自动填充虚拟图案来模拟代替实现。
作为优选，所述初始虚拟图案层包括前端制程图层、内部金属层、第一顶部金属层、第二顶部金属层、超厚金属层和金属焊盘层。
作为优选，所述初始虚拟图案层中各图层窗口边长的关键尺寸为100-400um，相邻的各图层窗口之间的间距为100-400um，或者所述各图层与相邻的所述常规的参考图层之间的间距为100-400um。作为优选，所述自动填充虚拟图案和参考图层之间相关性检查包括阻止、间距、接触、包裹、交迭、横跨、顶立、平行长度、延展的检查。
本发明中提供了一种新的虚拟图案(dummy)填充程式的质量合格保证方法，以避现有技术质量监测过程中存在的各种缺陷，本发明所述方法的优点在于可以消除由于虚拟图案的插入带来的各种潜在的风险，例如：
(1)可以避免虚拟图案(dummy)自身设计违反主设计规则以及由此带来的工艺过程中的各种问题；
(2)有些虚拟图案和参考图层之间的接触是禁止的，所述方法可以避免由于虚拟图案和参考图层之间接触，造成所述器件性能失效，损坏。
本发明在所述DRC规则以外还引入DFM推荐规则，通过考虑DFM规则，并向制造部门指明按新规则完成的设计相对于按标准DRC规则的设计，能在制造之前预测出设计的良率。本发明中所述DR检查不仅包含对虚拟图案的插入规则的检测，还包括对虚拟图案自身设计的检测以及虚拟图案和参考图层之间相关性的检测，增加所述检测之后可以更加全面、准确的检测所述虚拟图案的是否合适，满足DR的需要，在制造之前更加准确的预测产品的良率，提高生产效率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
图1为现有技术中可制造性设计的虚拟图案质量保证流程图；
图2为本发明的一具体实施方式中可制造性设计的虚拟图案质量保证流程图；
图3a-b为选用本发明的一种虚拟图案质量保证的方法进行检测的示意图；
图4为本发明以具体实施方式中所述版图结构示意图；
图5为本发明以具体实施方式中所述版图结构构成框架示意图；
图6a-6b为选用本发明的一种版图结构进行检测的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，使用相同的附图标记表示相同的元件，因而将省略对它们的描述。
I、一种新的虚拟图案填充程式的质量合格保证方法
本发明中提供了一种新的虚拟图案填充程式的质量合格保证方法，以避免现有技术质量监测过程中存在的各种缺陷，本发明所述方法的优点在于可以消除由于虚拟图案的插入带来的各种潜在的风险，例如：
(1)可以避免虚拟图案(dummy)自身设计违反主设计规则以及由此带来的工艺过程中的各种问题；
(2)有些虚拟图案和参考图层之间的接触是禁止的，所述方法可以避免由于虚拟图案和参考图层之间接触，造成所述器件性能失效，损坏。
所述方法包括以下3个步骤：
步骤(a)虚拟图案设计与主电路图样版图设计规则的一致性检查；
步骤(b)虚拟图案插入之后虚拟图案本身的虚拟图案检查规则和整个版图的图形密度检查规则的违反性检查；
步骤(c)虚拟图案本身和参考图层之间的相关性检查。
其中，针对步骤(a)中，所述虚拟图案设计与主设计规则的一致性检查是指检查所述虚拟图案自身设计，例如虚拟图案的宽度，长度以及间距(space)等是否背离主设计规则，如果所述虚拟图案设计与主设计规则相背离，则查看所述背离产生的原因，若所述背离是基于特别考量(special consideration)，则可以通过，若所述设计背离主设计规则，是不期望(unexpected)得到的结果，则需要对所述虚拟图案进行修改，以符合所述主设计规则的要求。
在该步骤中，所述主设计规则(main design rule)是指目标版图(或者图样版图drawing layout)的设计规则，所述虚拟图案设计必须与目标版图的设计规则具有一致性，才能保证所述虚拟图案不会对所述目标版图造成影响，提高器件的良率。
其中针对步骤(b)中，所述虚拟图案插入之后检查规则的违反性检查包括检查将使用虚拟图案填充程式生成的虚拟图案插入到所述图样版图中的规则是否违反了虚拟图案检查规则，例如在插入过程中所述虚拟图案是否和图样图层(drawing layer)接触，若所述虚拟图案是否和图样图层(drawing layer)形成接触，则虚拟图案的插入规则违反了所述虚拟图案检查规则，若没有违反则通过；还可以检查虚拟图案是否符合特定的虚拟图案尺寸要求(special dummy size request)。
在步骤(b)中所述密度检查规则的违反性检查是检查将所述虚拟图案插入到所述图样版图之后得到的整体版图的密度是否符合所述图形密度检查规则的需求；
如果所述虚拟图案插入到所述图样版图之后得到的整体版图的密度符合所述图形密度检查规则的需求，则可以通过质量保证；
若与图形密度检查规则相背离，则需查看所述背离产生的原因，若所述背离是基于特别考量设计，则可以通过；若所述图形密度检查规则的背离，是不期望得到的结果，则需要对所述虚拟图案的设计以及插入规则进行修改。
在步骤(c)中所述虚拟图案和参考图层之间的相关性检查是指检查所述虚拟图案和所有参考图层之间的关系，这些关系分散包括在主设计规则、虚拟图案检查规则、图形密度检查规则中，所以需要对三个规则进行检测。
在所述步骤(a)-步骤(c)中是针对所述虚拟图案的整体规则检测，但是所述检测的侧重点有所不同，在步骤(a)中主要是针对所述虚拟图案自身的设计进行检测，检测所述虚拟图案是否符合主设计规则的要求，而在步骤(b)中则针对虚拟图案的插入以及插入后的密度规则进行检查，步骤(c)中则侧重所述虚拟图案和参考图层之间的相关性进行检查，例如虚拟图案的设计规则是否和参考图层的设计规则相矛盾，以及插入规则是否和参考图层的设计规则相矛盾等。
本发明所述质量保证流程通过上述3个步骤，实现对所述虚拟图案自身设计、虚拟图案和目标图案(图样版图)以及虚拟图案和参考图层之间相关性的检测，相对于现有技术更加全面、更加准确的对所述虚拟图案进行检测，以便更好地预测制造良率。
其中在步骤(a)中首先根据虚拟图案填充程式(script)生成虚拟图案，得到虚拟图案版图，并将所述虚拟图案版图转换为主电路图样版图，实现对所述虚拟图案本身设计是否符合主设计规则的检查。
所述步骤(b)中需要将虚拟图案版图和初始的图样版图合并，将所述虚拟图案版图插入到所述初始的图样版图中。
所述步骤(c)中需要设计参考图层版图，其中所述参考图层版图包含设计规则中涉及的所有参考图层，以便能够更加充分的检查所述虚拟图案和所述参考图层之间的关系。
实施例1
下面结合附图对该实施例中所述虚拟图案质量保证流程做进一步的说明和分析。
在该实施例中为了获得更加全面、准确的虚拟图案质量检测，将所述虚拟图案的检测分为3个步骤：
步骤(a)虚拟图案设计与电路版图主设计规则的一致性检查；
步骤(b)虚拟图案插入之后虚拟图案检查规则和图形密度检查规则的违反性检查；
步骤(c)虚拟图案和参考图层之间的相关性检查。
其中步骤(a)如图2中左侧所示，在该步骤中包括以下子步骤：
步骤(a-1)首先选取典型的图样版图；
在该步骤中所述图样版图(drawing layout)中的版图并不局限于某一种图案。
步骤(a-2)根据所述图样版图，使用虚拟图案的填充程式生成虚拟图案；
具体地，基于步骤(a-1)的所述图样版图中的图形环境，使用虚拟图案的填充程式(script)制备虚拟图案，得到虚拟图案版图；
步骤(a-3)将所述虚拟图案版图转换为主电路版图(drawing layout)，通过改变所述虚拟图案版图的数据类型(datatype)，实现对所述虚拟图案本身设计的检查，具体地，将虚拟图案版图数据类型(datatype)从1、7、51、57转到数据类型(datatype)0，将数据类型转变后，所述虚拟图案版图也相应的转变为主电路版图，而主电路版图默认为主设计规则检查的对象，因此实现对所述转换为主电路版图的虚拟图案版图进行主设计规则检查。
其中在步骤(a-1)至步骤(a-3)的过程中所述虚拟图案规则的执行，以及形成虚拟图案，得到虚拟图案版图等均为模拟过程，为可制造性设计(Design for Manufacturing，DFM)中的模拟，而并非实际物理版图制备或者生产，通过对该过程进行模拟、对所述虚拟图案检测，在实际生产之前，在设计过程中就考虑器件的良率。
步骤(a)中还进一步包含步骤(a-4)执行DRC设计规则的检测，即执行所述虚拟图案本身设计是否符合主设计规则的检查；在该子步骤中所述虚拟图案设计与主设计规则的一致性检查是指检查所述虚拟图案自身设计，例如每一图层的虚拟图案的宽度，长度、间距(space)以及面积等是否背离主设计规则，此外还包括不同图层的虚拟图案之间的包裹(enclosed)、交迭(overlap)、横跨(straddle)、顶立(butted)、相交(interact with)、平行长度(run length)、延展(extension)是否背离主设计规则，需要说明的是在该步骤中所述虚拟图案本身设计并不局限于上述列举的设计，还包含虚拟图案中其他常规的设计，在此不再进行列举，但本领域中常出现的情况均包含在该检查范围之内。
如果所述虚拟图案设计与主设计规则相背离，则查看所述背离产生的原因，若所述背离是基于特别考量(special consideration)，则可以通过，认为所述虚拟图案达到质量保证QA的需求；若所述设计背离主设计规则，得到的结果是不符合期望(unexpected)的结果，则不能通过质量保证QA，需要返回到虚拟图案设计中，对所述虚拟图案设计进行修改，以符合所述主设计规则的要求为止。
所述步骤(b)如图2中间所示，虚拟图案插入之后虚拟图案检查规则和图形密度检查规则的违反性检查，在该步骤中包括以下子步骤：
步骤(b-1)首先选取典型的图样版图(drawing layout)；
在该步骤中所述图样版图(drawing layout)中的版图并不局限于某一种图案。
步骤(b-2)根据所述图样版图，使用虚拟图案的填充程式生成虚拟图案版图；
具体地，基于步骤(b-1)的所述图样版图中的图形环境，使用虚拟图案的填充程式(script)制备虚拟图案，得到虚拟图案版图；上述两个步骤和步骤(a-1)、步骤(a-2)相同，当然也可以根据具体情况进行调整。
所述步骤(b)还包括步骤(b-3)将步骤(b-2)中的虚拟图案版图插入合并到所述图样版图中形成整体版图；其中所述初始图样版图(original drawing layout)中包含图样版图的图案；在插入所述虚拟版图后，检查虚拟图案的插入规则是否违反虚拟图案检查规则，同时检查插入虚拟版图后的整体密度是否符合图形密度检查规则的要求。
具体地，检查将所述虚拟图案插入到所述图样版图中形成整体版图是否符合虚拟图案检查规则。
例如在插入过程中所述虚拟图案是否和图样图层(drawing layer)接触，若所述虚拟图案和图样图层(drawing layer)形成接触则违反了所述虚拟图案检查规则，不能通过质量保证QA，需要返回到虚拟图案设计中对所述虚拟图案设计中的插入策略进行修改，至满足质量保证QA的需求为止；若没有违反则通过；还可以检查虚拟图案是否符合特定的虚拟图案尺寸要求(special dummy size request)。
此外，在步骤(b)中所述密度检查规则的违反性检查是指检查将所述虚拟图案插入到所述图样版图之后得到的整体版图的密度是否符合所述图形密度检查规则的需求；
如果所述虚拟图案插入到所述图样版图之后得到的整体版图的密度符合所述图形密度检查规则的需求，则可以通过质量保证；若与图形密度检查规则相背离，则需查看所述背离产生的原因，若所述背离是基于特别考量设计，则可以通过；若所述图形密度检查规则的背离，是不期望得到的结果，则需要对所述虚拟图案的设计以及插入策略进行修改，至满足质量保证QA的需求为止。
需要说明的是，在该步骤中需要同时满足上述两个要求，即同时满足插入时不会违反虚拟图案检查规则，同时还需要满足密度需求才能通过质量保证，违反其中一条，则需要返回到步骤(b)中进行调整。
所述步骤(c)如图2中的右侧所示，在该步骤中对所述虚拟图案和参考图层之间的相关性进行检测，具体地，包括以下子步骤：
步骤(c-1)首先选取虚拟图案-参考图层相关性检查版图；
其中所述虚拟图案-参考图层要包含全部的参考图层，以便实现对所述参考图层的全面的检查。
步骤(c-2)根据所述相关性检查版图，使用虚拟图案的填充程式生成虚拟图案；
具体地，基于步骤(c-1)的所述虚拟图案-参考图层相关性检查版图中的图形环境，使用虚拟图案的填充程式(script)制备虚拟图案，得到虚拟图案版图；
步骤(c-3)将步骤(c-2)得到的虚拟图案插入合并到所述虚拟图案-参考图层相关性检查版图中形成整体版图；
步骤(c-4)对步骤(c-3)所述整体版图进行相关性检查。
其中，所述步骤(c)中的虚拟图案和参考图层之间的相关性检查是指检查所述虚拟图案和所有参考图层之间的关系，这些关系分散包括在主设计规则、虚拟图案检查规则、图形密度检查规则中，所以需要对三个规则进行检测。
具体地，检查将所述虚拟图案填充插入到所述虚拟图案-参考图层相关性检查版图之后，虚拟图案与相关性检查版图中的参考图层相关性是否符合主设计规则；
如果所述虚拟图案与相关性检查版图中的参考图层相关性不符合所述主设计规则的要求，则不能通过质量保证，返回到所述虚拟图案的设计中进行修改；若符合所述主设计规则的要求，则可以通过质量保证。
进一步，所述步骤(c)中的虚拟图案和参考图层之间的相关性检查还包括：
检查将所述虚拟图案填充插入到所述虚拟图案-参考图层相关性检查版图之后，所述虚拟图案与所述相关性检查版图中的参考图层相关性是否符合虚拟图案检查规则；
如果所述虚拟图案与相关性检查版图中的参考图层相关性不符合所述虚拟图案检查规则的要求，则不能通过质量保证，返回到所述虚拟图案填充设计中进行修改；若符合所述虚拟图案检查规则的要求，则可以通过质量保证。
进一步，所述步骤(c)中的虚拟图案和参考图层之间的相关性检查还包括：
检查将所述虚拟图案填充插入到所述虚拟图案-参考图层相关性检查版图形成整体版图，整体版图是否符合图形密度检查规则。
如果所述整体版图的密度符合所述图形密度检查规则的需求，则可以通过质量保证；
若与图形密度检查规则相背离，则需查看所述背离产生的原因，若所述背离是基于设计规定，则可以通过；
若所述图形密度检查规则的背离，是不期望得到的结果，则需要对所述虚拟图案的设计以及插入策略进行修改。
需要说明的是，在该步骤中DRC主设计规则、虚拟图案检查规则、图形密度检查规则检查同时通过才能达到QA的要求，违反其中一条，则需要返回到虚拟图案设计中进行调整。
最后需要说明的是，所述质量合格保证方法，其特征还在于，只有虚拟图案填充程式同时通过所述步骤(a),(b),(c)三个子步骤的检测，才能通过质量合格保证。
实施例2
在该实施例中通过实施例1中的QA流程图进行质量监测，可以发现所述虚拟图案的错误，而通过现有技术进行QA监控时则不能找到虚拟图案的错误。
具体地，如图3a所示，在该实施例中所述虚拟图案的自身设计违反了主设计规则(main DR)，设计规则错误标示层13(DRC error maker)标出了位置。具体地，虚拟图案包括第一金属层中的第一金属条11以及第二金属条12，其中虚拟图案的设计中两者之间的距离为0.100um，而在主设计规则要求所述第一金属条11以及第二金属条12之间的距离在0.150um以上，通过实施例1中的质量保证方法检测时，发现所述虚拟图案的自身设计和所述主设计规则不一致，所述虚拟图案设计不能通过QA检测，需要返回虚拟图案设计进行修改，将所述虚拟图案设计中第一金属条11以及第二金属条12之间的距离修改为0.15um以上即可。
实施例3
在该实施例中通过实施例1中的QA流程图器件的质量进行监测，可以发现所述虚拟图案的错误，而通过现有技术进行QA监控时则不能找到虚拟图案的错误。
具体地，如图3b所示，在该实施例中所述虚拟图案和参考图层之间的关系违背了设计规则。
如图3b所示，在该实施例中包括参考图层10，虚拟图案可填充空间20，在所述虚拟图案可填充空间20中有虚拟图案30，检查将所述虚拟图案30填充插入到所述虚拟图案-参考图层相关性检查版图之后，所述虚拟图案30与所述相关性检查版图中的参考图层10相关性是否符合虚拟图案检查规则；其中所述参考图层10不允许虚拟图案30插入，虚拟图案30的插入是被禁止的，如图所示，所述虚拟图案30插入了所述参考图层10中，所述虚拟图案30与所述相关性检查版图中的参考图层10相关性违反了虚拟图案检查规则，通过所述虚拟图案-参考图层之间的的相关性检查出来，返回到虚拟图案设计中进行修改，将所述虚拟图案修改为不会插入所述参考图层，来解决上述问题，而现有技术的QA中并不包含所述检测步骤。
通过实施例2和3可以得到本发明所述的QA监测流程相对现有技术来说更加准确的找到所述虚拟图案的错误，以便进行改进，提高了QA流程的效率，同时提高了器件的良率。
本发明对现有技术中的QA进行改进，将所述QA分为3步骤，分别针对所述虚拟图案自身设计进行检测、针对虚拟图案的插入规则以及插入后的密度进行检查，针对所述虚拟图案和参考图层之间的相关性进行检查。通过上述3个方面的检测，实现对所述虚拟图案自身、虚拟图案和目标图案(图样版图)以及虚拟图案和参考图层间关系的检测，相对于现有技术更加全面、更加准确的对所述虚拟图案进行检测，以便更好地预测制造良率。
本发明中提供了一种新的全面的虚拟图案填充程式质量保证流程模型，以避现有技术质量监测过程中存在的各种缺陷，本发明所述方法的优点在于可以消除由于虚拟图案的插入带来的各种潜在的风险，例如：
(1)可以避免虚拟图案自身设计违反设计规则以及由此带来的工艺过程中的各种问题；
(2)有些虚拟图案和参考图层之间的接触是禁止的，所述方法可以避免由于虚拟图案和参考图层之间接触，造成所述器件性能失效，损坏。
II、一种用于自动填充虚拟图案和参考图层相关性检查的版图结构
本发明中还提供了一种用于自动填充虚拟图案和参考图层相关性检查的版图结构，包括：
所有的常规的参考图层、所有的初始虚拟图案层，边界图层。其中所述边界图层将所有的常规参考图层和所有的初始虚拟图案层包围在所述边界图层之中；其中，所述常规参考图层为传统意义的参考图层；
在所述版图结构中的常规的参考图层，是所述虚拟图案检测规则以及虚拟图案插入规则中所涉及的所有参考图层；
在所述版图结构中初始虚拟图案层的实现可以用直接手动画的方法也可以选取对应图层的自动虚拟图案填充来模拟代替实现。
所述版图结构中选用100-400um的窗口，在所述版图结构中除了所述边界图层(BORDER layer)外，所有参考图层和初始虚拟图案层图层的窗口大小均为100-400um，其中所述边界图层具有较大窗口，将所有的其他图层窗口包含在内，并且所述内部图层窗口之间的间距为100-400um，其中位于边缘的内部图层窗口和所述边界图层的边缘之间的距离也是100-400um。
其中所述内部图层之间的距离以及内部图层和所述边界图层的边缘之间的距离均设置为100-400um，所述设置能够恰当兼容所有光罩图层(mask layers)的密度检查规则从而实现正确检验相关性。
通过所述设置，当所述自动填充虚拟图案插入到相关参考图层时如果违背了图形密度检查规则或者虚拟图案检测规则，则设计规则检查(DRC,Design Rule Check)会自动发出警报，从而实现在QA过程中的自动检测功能。
实施例4
下面结合附图对该实施例中所述虚拟图案质量保证流程做进一步的说明和分析。
如图4所示，在所述版图结构中包括边界图层11，其中所述边界图层11具有较大的关键尺寸，可以把所述的参考图层R1-Rn均包围在所述边界图层之中。
所述参考图层R1至最后的参考图层均位于所述边界图层11之中，其中所述各参考图层窗口边长的关键尺寸为100-400um，所述关键尺寸并非任意设置，而是通过对所述版图结构进行考量后得出的，所述参考图层窗口边长的关键尺寸不能过大或者太小，如果参考图层窗口边长的关键尺寸过大，则在对所述虚拟图案-参考图层之间的相关性检查过程中需要耗费更多的时间进行检测，造成效率降低等问题；而所述参考图层窗口边长的关键尺寸太小，则起不到参考图形的作用，例如：参考图层窗口小于自动虚拟图案大小，造成虚拟图案无法填入，从而导致错误地通过(false qualification)虚拟图案和参考图层之间的相关性检查。因此，所述参考图层窗口边长的关键尺寸是需要严格进行控制的。
在所述版图结构中，所述参考图层参考图层R1至最后的参考图层之间即可以按一定的次序排列，例如对所述参考图层进行编号，然后由小到大或者由大到小进行排列，但是并不局限于该方式，所述参考图层可以无顺序的进行排列，只要所述版图结构中包含所有的参考图层，所述参考图层窗口大小满足要求即可。
同时，所述参考图层窗口关键尺寸的选择受到各光罩层(mask layer)的密度检测窗口大小的影响，只有恰当的参考图层窗口才能对不同的光罩层同时兼容，所以所述参考图层窗口的关键尺寸还要考虑对光罩层的密度检测窗口的影响，当所述参考图层窗口边长的关键尺寸为100-400um能够实现对所有的光罩层的密度检测窗口的兼容。
所述参考图层的设置虽然不要求按一定顺序排列，但是相邻参考图层之间的距离需要严格设置，所述相邻参考图层之间的距离为100-400um，所述距离并非任意设置的，相邻参考图层之间的距离太小，例如小于100um，则某些虚拟图案由于空间太小而不能自动的插入，若所述相邻参考图层之间的距离太大，例如大于400um，则相关性检查过程需要耗费更多的时间和资源，造成效率降低等问题。
同样位于所述边界图层四周边缘位置的参考图层和边界图层边缘的距离也需要严格控制，设置为100-400um，所述距离太小，例如小于100um，则某些虚拟图案由于空间太小而不能自动的插入，若所述距离太大，例如大于400um，则会显著降低检测效率。
所述版图结构还进一步包括相应各光罩层的初始虚拟图案层，其中所述外来初始虚拟图案层包括前端制程图层、内部金属层、第一顶部金属层、第二顶部金属层、超厚金属层、金属焊盘层(FEOL/1XMetal/TM1/TM2/MTT2/ALPA dummy)。在所述版图结构中初始虚拟图案层的实现可以用直接手动画的方法，也可以选取对应光罩层的自动填充虚拟图案来模拟代替实现。从而使版图可用于检测所述初始虚拟图案层和自动插入虚拟图案之间的关联。
在本发明的一具体地实施方式中，所述完整初始虚拟图案层中的所述前端制程图层、内部金属层、第一顶部金属层、第二顶部金属层、超厚金属层、金属焊盘层可以按照上述顺序依次设置形成初始虚拟图案层，还可以打乱上述顺序进行任意的排列。
此外，作为另外的实施方式，所述前端制程图层、内部金属层、第一顶部金属层、第二顶部金属层、超厚金属层、金属焊盘层可以分散设置于所述参考图层之中，只要所述前端制程图层、内部金属层、第一顶部金属层、第二顶部金属层、超厚金属层、金属焊盘层和相邻的图层之间的距离为100-400um即可。
通过所述设置，设计规则检查(DRC,Design Rule Check)可以自动检验所述自动填充虚拟图案和所述参考图层之间的关系，所述关系包括阻止/间距/接触/横跨/包裹(block/space/touch/straddle/enclosed)等。若所述关系违背所述主设计规则、所述虚拟图案检查规则、所述图形密度检查规则三个规则，则发出警报。
本发明所述版图结构构成框架如图5所示，所述版图结构中包含所有的常规的参考图层，所有的初始虚拟图案层，边界图层。其中在所述参考图层/初始虚拟图案层中通过设置恰当的窗口尺寸以及不同图层之间的间距，所述边界图层通过设置恰当包裹内部图层尺寸，以实现虚拟图案-参考图层之间关联性的完整检测。
实施例5
在该实施例中通过实施例4中的所述版图结构对所述虚拟图案-参考图层相关性进行检测，可以发现虚拟图案和所述参考图层之间的关系违背设计规则之后，所述版图结构可以帮助设计规则检查(DRC,Design Rule Check)自动发出错误发生警报，进行提醒，以对所述虚拟图案进行修改。
下面结合附图选用所述版图结构对虚拟图案-参考图层之间相关性进行检查，其中在所述版图设计规则中所述参考图层10不允许虚拟图案30插入，虚拟图案30的插入是被禁止的。
而在实际操作过程中，在所述版图结构中通过填充程式自动填充虚拟图案，如图3b所示，在该实施例中所述版图结构中包括参考图层10，虚拟图案可填充空间20，当所述虚拟图案30插入所述可填充空间20时由于填充程式的错误导致所述虚拟图案30同时插入到了所述参考图层10中，所述虚拟图案30与所述相关性检查版图中的参考图层10的相关性违反了虚拟图案检查规则，此时设计规则检查(DRC,Design Rule Check)会自动发出警报，提示对所述虚拟图案30填充程式进行修改，以符合虚拟图案-参考图层之间的相关性检查。
在本实例中，对所述虚拟图案填充程式的修改，通过增加所述参考图层10和所述拟图案30之间的间距限制设置，以防止所述虚拟图案30插入所述参考图层10中，以符合虚拟图案-参考图层之间的相关性。
实施例6
在该实施例中通过实施例4中的所述版图结构对所述虚拟图案-参考图层相关性进行检测，可以发现虚拟图案和所述参考图层之间的关系违背设计规则之后，所述版图结构可以帮助设计规则检查(DRC,Design Rule Check)自动发出错误发生警报，进行提醒，以对所述虚拟图案进行修改。
下面结合附图选用所述版图结构对虚拟图案-参考图层之间相关性进行检查，其中在所述版图设计规则中所述参考图案50只阻止有源区虚拟图案60插入，不阻止栅极虚拟图案40插入。
而在实际操作过程中，如图6a所示，所述参考图案50覆盖的右下角的区域中不仅正确阻止了有源区虚拟图案60插入，同时错误阻止了栅极虚拟图案40插入。随后的设计规则检查(DRC,Design Rule Check)，会由于该区域中大量空白面积的出现而违反栅极图形密度检查规则，从而自动发出警报。
在发出所述警报之后可以对所述虚拟图案填充程式进行修改，通过删除所述参考图案50和所述栅极虚拟图案40之间的间距限制设置，实现所述栅极虚拟图案40插入到所述参考图案50中，以符合所述图形密度检查规则。
实施例7
在该实施例中通过实施例4中的所述版图结构对所述虚拟图案-参考图层相关性进行检测，可以发现虚拟图案和所述参考图层之间的关系违背设计规则之后，所述版图结构可以帮助设计规则检查(DRC,Design Rule Check)自动发出错误发生警报，进行提醒，以对所述虚拟图案进行修改。
下面结合附图选用所述版图结构对虚拟图案-参考图层之间相关性进行检查，其中在所述版图设计规则中初始虚拟图案层80不允许同层的自动填充虚拟图案70接触。
而在实际操作过程中，如图6b所示，首先在80初始虚拟图层窗口100-400um×100-400um中插入虚拟图案作为初始虚拟图案层80，而后进一步插入同层的自动虚拟图案70，由于所述自动虚拟图案70和所述同层的初始虚拟图案层80相接触，形成部分重叠，违背了虚拟图案检查规则，造成设计规则检查(DRC,Design Rule Check)发出警报。
在发出所述警报之后可以对所述虚拟图案填充程式进行修改，通过设置所述初始虚拟图案层80和所述同层的自动填充虚拟图案70之间的间距限制，以阻止所述自动填充虚拟图案70和所述初始虚拟图案层80相互重叠，从而符合所述虚拟图案检查规则。
通过实施例5-7可以得到本发明所述版图结构可以在QA检测过程中在所述虚拟图案插入后自动的进行版图设计规则的检查，若存在不符合所述版图设计规则的情况发生，则自动发出警报以对虚拟图案的设计进行改进。
本发明中提供了一种全新的版图结构，以实现在QA过程中自动的、完全的、正确的完成所述虚拟图案和参考图层之间的相关性检查；在所述版图结构中包括了所有的参考图层并通过设计适当的宽度以及间距，使自动检测可以实现完整正确的QA，因而所述版图结构能有助于降低QA检查的负担。
本发明所述版图结构具有以下特点：
首先，在所述版图结构中包含所有的参考图层。这里的参考图层包括：所有的常规的参考图层,所有的初始虚拟图案层，边界图层。
其次，所述版图结构中选用100-400um的窗口，在所述版图结构中除了所述边界图层(BORDER layer)外剩余所有内部图层的窗口大小均为100-400um，其中所述边界图层具有最大的窗口，将所有的内部图层包含在内，并且所述内部图层之间的间距为100-400um，其中位于边缘的内部图层和所述边界图层的边缘之间的距离也是100-400um。
其中所述内部图层之间的距离以及内部图层和所述边界图层的边缘之间的距离均设置为100-400um，所述设置能够恰当兼容不同光罩层(mask layers)的图形密度检查窗口。通过所述设置，当所述自动填充虚拟图案插入所述版图时如果违背了图形密度检查规则或者虚拟图案检测规则，则设计规则检查(DRC,Design Rule Check)会自动发出警报，从而实现在QA过程中的自动检测功能。
最后所述初始虚拟图层(original dummy layers)用来检测初始手动设计虚拟图案(drawing dummy)和自动插入虚拟图案(auto-insert dummy)之间的关系。所述初始虚拟图案层的实现可以采用在各100-400um*100-400um图层窗口直接手动画的方法,也可以选取对应图层的自动虚拟图案填充来模拟代替实现。所述初始虚拟图层(original dummylayers)包括前端制程图层(FEOL)、内部金属层(1XMetal)、第一顶部金属层(TM1)、第二顶部金属层(TM2)、超厚金属层(MTT2or called it UTM)、金属焊盘层(ALPA)。
通过所述版图结构，设计规则检查(DRC,Design Rule Check)可以自动检测所述自动填充虚拟图案和所述参考图层之间的关系，所述关系包括阻止/间距/接触/横跨/包裹(block/space/touch/straddle/enclosed)等。若所述关系违背所述主设计规则、所述虚拟图案检查规则、所述图形密度检查规则三个规则任何之一，则发出警报。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (24)

1.一种虚拟图案填充程式的质量合格保证方法，包括以下步骤：
步骤(a)虚拟图案设计与电路版图主设计规则的一致性检查；
步骤(b)虚拟图案插入之后虚拟图案本身的虚拟图案检查规则和整个版图的图形密度检查规则的违反性检查；
步骤(c)虚拟图案本身和参考图层之间的相关性检查。
2.根据权利要求1所述的方法，其特征在于，所述步骤(a)中一致性检查包括：
检查所述虚拟图案设计是否符合所述电路版图的主设计规则，若所述虚拟图案设计与版图的主设计规则相背离，则查看所述背离产生的原因，若所述背离是基于特别考量，则可以通过；
若所述设计背离版图的主设计规则，是不期望得到的结果，则需要对所述虚拟图案的设计进行修改。
3.根据权利要求1或2所述的方法，其特征在于，所述虚拟图案设计检查包括对的每个图层的虚拟图案的宽度、长度以及间距的检查；不同图层的虚拟图案之间包裹、交迭、横跨、顶立、相交、平行长度、延展的检查。
4.根据权利要求1或2所述的方法，其特征在于，所述步骤(a)包括以下子步骤：
步骤(a-1)首先选取典型的图样版图；
步骤(a-2)根据所述图样版图，使用虚拟图案的填充程式生成虚拟图案版图；
步骤(a-3)将所述虚拟图案版图转换为主电路版图；
步骤(a-4)对所述转换为主电路版图的虚拟图案版图进行主设计规则检查，实现对所述虚拟图案本身设计是否符合主设计规则的检查。
5.根据权利要求4所述的方法，其特征在于，所述步骤(a-2)包括：
基于步骤(a-1)的所述图样版图中的图形环境，使用虚拟图案的填充程式制备虚拟图案，得到虚拟图案版图。
6.根据权利要求4所述的方法，其特征在于，所述步骤(a-3)包括：
通过改变所述虚拟图案版图的数据类型，将所述虚拟图案版图转换为主电路版图。
7.根据权利要求1所述的方法，其特征在于，所述步骤(b)包括以下子步骤：
步骤(b-1)首先选取典型的图样版图；
步骤(b-2)根据所述图样版图，使用虚拟图案的填充程式生成虚拟图案版图；
步骤(b-3)将步骤(b-2)中的所述虚拟图案版图插入合并到所述图样版图中形成整体版图；
步骤(b-4)对步骤(b-3)所述整体版图进行违反性检查。
8.根据权利要求7所述的方法，其特征在于，所述步骤(b)的违反性检查包括：
检查将所述虚拟图案插入到所述图样版图中形成的整体版图是否符合虚拟图案检查规则；
若所述虚拟图案插入后不符合所述虚拟图案检查规则的要求，则不能通过质量保证，需要返回到虚拟图案设计中对所述虚拟图案自身设计以及插入规则进行修改；若符合则通过。
9.根据权利要求7所述的方法，其特征在于，所述步骤(b)的违反性检查还包括：
检查将所述虚拟图案插入到所述图样版图之后得到的整体版图的密度是否符合所述图形密度检查规则的需求；
若所述虚拟图案插入到所述图样版图之后得到的整体版图的密度符合所述图形密度检查规则的需求，则可以通过质量保证；
若与图形密度检查规则相背离，则需查看所述背离产生的原因，若所述背离是基于特别考量设计，则可以通过；
若所述图形密度检查规则的背离，是不期望得到的结果，则需要对所述虚拟图案的设计以及插入规则进行修改。
10.根据权利要求1所述的方法，其特征在于，所述步骤(c)包括：
步骤(c-1)选取虚拟图案-参考图层相关性检查版图；
步骤(c-2)根据所述相关性检查版图，使用虚拟图案的填充程式生成虚拟图案；
步骤(c-3)将步骤(c-2)得到的虚拟图案插入合并到所述虚拟图案-参考图层相关性检查版图中形成整体版图；
步骤(c-4)对步骤(c-3)所述整体版图进行相关性检查。
11.根据权利要求10所述的方法，其特征在于，所述步骤(c-1)中的所述虚拟图案-参考图层相关性检查版图要包含设计规则中全部的参考图层，以便实现对所述参考图层的全面的相关性检查。
12.根据权利要求10所述的方法，其特征在于，所述步骤(c-2)包括：
基于步骤(c-1)的虚拟图案-参考图层相关性检查版图中的图形环境，使用虚拟图案的填充程式制备虚拟图案，得到虚拟图案版图。
13.根据权利要求1或10所述的方法，其特征在于，所述步骤(c)中的虚拟图案和参考图层之间的相关性检查内容包括对主设计规则、虚拟图案检查规则、图形密度检查规则三个规则进行检测。
14.根据权利要求1或10所述的方法，其特征在于，所述步骤(c)中的虚拟图案和参考图层之间的相关性检查包括：
检查将所述虚拟图案填充插入到所述虚拟图案-参考图层相关性检查版图之后，虚拟图案与相关性检查版图中的参考图层相关性是否符合主设计规则；
若所述虚拟图案与相关性检查版图中的参考图层相关性不符合所述主设计规则的要求，则不能通过质量保证，返回到所述虚拟图案的设计中进行修改；若符合所述主设计规则的要求，则可以通过质量保证。
15.根据权利要求1或10所述的方法，其特征在于，所述步骤(c)中的虚拟图案和参考图层之间的相关性检查还包括：
检查将所述虚拟图案填充插入到所述虚拟图案-参考图层相关性检查版图之后，所述虚拟图案与所述相关性检查版图中的参考图层相关性是否符合虚拟图案检查规则；
如果所述虚拟图案与相关性检查版图中的参考图层相关性不符合所述虚拟图案检查规则的要求，则不能通过质量保证，返回到所述虚拟图案填充设计中进行修改；若符合所述虚拟图案检查规则的要求，则可以通过质量保证。
16.根据权利要求1或10所述的方法，其特征在于，所述步骤(c)中的虚拟图案和参考图层之间的相关性检查还包括：
检查将所述虚拟图案填充插入到所述虚拟图案-参考图层相关性检查版图形成整体版图，整体版图是否符合图形密度检查规则；
若所述整体版图的密度符合所述图形密度检查规则的需求，则可以通过质量保证；
若与图形密度检查规则相背离，则需查看所述背离产生的原因，若所述背离是基于设计规定，则可以通过；
若所述图形密度检查规则的背离，是不期望得到的结果，则需要对所述虚拟图案的设计以及插入规则进行修改。
17.根据权利要求1所述的方法，其特征还在于，只有虚拟图案填充程式同时通过所述步骤(a),(b),(c)三个子步骤的检查，才能通过质量合格保证。
18.一种权利要求1-17之一所述方法中用于自动填充虚拟图案和参考图层相关性检查的版图结构，包括：
所有的参考图层，所述参考图层包括内部图层以及边界图层，其中所述内部图层包括所有的常规参考图层和所有的初始虚拟图案层，所述常规参考图层和所述初始虚拟图案层包围在所述边界图层之中；
其中，各内部图层窗口边长的关键尺寸为100-400um，相邻的所述内部图层之间的间距为100-400um，以使所述版图结构恰当兼容所有光罩图层的密度检查规则从而实现正确检验相关性；
自动填充虚拟图案，所述自动填充虚拟图案将会插入在所述版图结构中去检验相关性是否正确。
19.根据权利要求18所述的版图结构，其特征在于，所述初始虚拟图案层通过采用在各100-400um×100-400um图层窗口中直接手动画的方法实现，或者选取对应图层的自动虚拟图案填充来模拟代替实现。
20.根据权利要求18所述的版图结构，其特征在于，位于所述边界图层边缘内侧的内部图层和所述边界图层之间的距离为100-400um。
21.根据权利要求18所述的版图结构，其特征在于，所述初始虚拟图案层位于所述边界图层中，用于检测初始手动设计虚拟图案和自动插入虚拟图案之间的关系。
22.根据权利要求18所述的版图结构，其特征在于，所述初始虚拟图案层包括前端制程图层、内部金属层、第一顶部金属层、第二顶部金属层、超厚金属层和金属焊盘层。
23.根据权利要求18或22所述的版图结构，其特征在于，所述初始虚拟图案层中各图层窗口边长的关键尺寸为100-400um，相邻的各图层窗口之间的间距为100-400um或者所述各图层窗口与相邻的所述常规的参考图层之间的间距为100-400um。
24.根据权利要求18所述的版图结构，其特征在于，所述自动填充虚拟图案和参考图层之间相关性检查包括阻止、间距、接触、包裹、交迭、横跨、顶立、平行长度、延展的检查。
CN201310746362.0A 2013-12-30 2013-12-30 一种虚拟图案填充程式的质量合格保证方法以及版图结构 Active CN104750893B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310746362.0A CN104750893B (zh) 2013-12-30 2013-12-30 一种虚拟图案填充程式的质量合格保证方法以及版图结构
US14/445,700 US9189590B2 (en) 2013-12-30 2014-07-29 Method and device for examining quality of dummy pattern insertion program used in circuit layout design

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310746362.0A CN104750893B (zh) 2013-12-30 2013-12-30 一种虚拟图案填充程式的质量合格保证方法以及版图结构

Publications (2)

Publication Number Publication Date
CN104750893A CN104750893A (zh) 2015-07-01
CN104750893B true CN104750893B (zh) 2018-03-20

Family

ID=53482090

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310746362.0A Active CN104750893B (zh) 2013-12-30 2013-12-30 一种虚拟图案填充程式的质量合格保证方法以及版图结构

Country Status (2)

Country Link
US (1) US9189590B2 (zh)
CN (1) CN104750893B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116933715A (zh) * 2022-04-11 2023-10-24 长鑫存储技术有限公司 版图及布线方法、比较方法、制备方法、设备和存储介质
TWI813292B (zh) * 2022-05-17 2023-08-21 世界先進積體電路股份有限公司 半導體元件佈局及佈局改變之檢查方法
CN114722768B (zh) * 2022-06-08 2022-09-30 珠海妙存科技有限公司 一种芯片虚拟部件设计方法及其装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200844498A (en) * 2007-05-10 2008-11-16 Dongbu Hitek Co Ltd Semiconductor device and method for manufacturing the same
CN101458723A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 测试结构版图的形成方法及系统、测试结构的形成方法
TW201032312A (en) * 2009-02-27 2010-09-01 Taiwan Semiconductor Mfg Method for forming integrated circuit structure
CN103164566A (zh) * 2012-12-04 2013-06-19 天津蓝海微科技有限公司 版图验证规则的测试向量辅助层生成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7741221B2 (en) * 2005-12-14 2010-06-22 Freescale Semiconductor, Inc. Method of forming a semiconductor device having dummy features
JP5282649B2 (ja) * 2008-09-25 2013-09-04 富士通株式会社 レイアウト評価装置、レイアウト評価プログラム、ダミールール生成装置及びダミールール生成プログラム
US9082780B2 (en) * 2012-03-23 2015-07-14 Stats Chippac, Ltd. Semiconductor device and method of forming a robust fan-out package including vertical interconnects and mechanical support layer
US8832623B1 (en) * 2013-03-15 2014-09-09 Taiwan Semiconductor Manufacturing Company Limited Universal design layout compliance

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200844498A (en) * 2007-05-10 2008-11-16 Dongbu Hitek Co Ltd Semiconductor device and method for manufacturing the same
CN101458723A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 测试结构版图的形成方法及系统、测试结构的形成方法
TW201032312A (en) * 2009-02-27 2010-09-01 Taiwan Semiconductor Mfg Method for forming integrated circuit structure
CN103164566A (zh) * 2012-12-04 2013-06-19 天津蓝海微科技有限公司 版图验证规则的测试向量辅助层生成方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
用在可制造性设计中的光刻规则检查;陆梅君等;《半导体技术》;20061231;第31卷(第12期);第920-923页 *

Also Published As

Publication number Publication date
CN104750893A (zh) 2015-07-01
US20150186593A1 (en) 2015-07-02
US9189590B2 (en) 2015-11-17

Similar Documents

Publication Publication Date Title
US11914940B2 (en) System for designing a semiconductor device, device made, and method of using the system
US8555212B2 (en) Manufacturability
CN104517004B (zh) 产生集成电路布图的方法
CN109791930B (zh) 实现具有延伸出单元边界的金属层段的标准单元的集成电路
JP5694463B2 (ja) ダブルパターニング技術のための物理的決定性境界インターコネクト・フィーチャを生成するシステム及び方法
JP2009021378A (ja) 半導体集積回路の生産方法、設計方法及び設計システム
US20050015740A1 (en) Design for manufacturability
CN104750893B (zh) 一种虚拟图案填充程式的质量合格保证方法以及版图结构
US20170116367A1 (en) Electromigration-aware integrated circuit design methods and systems
US8775979B2 (en) Failure analysis using design rules
CN103855050B (zh) 晶圆良率监测方法
US20180096981A1 (en) Standard cell layout, semiconductor device having engineering change order (eco) cells and method
KR20180112725A (ko) 장애 지점을 검출하기 위한 장치 및 방법
CN106094422A (zh) 一种简化opc后掩模版图形的方法
US20180143248A1 (en) Early development of a database of fail signatures for systematic defects in integrated circuit (ic) chips
CN104750894B (zh) 一种用于填充虚拟图案和参考图层相关性检查的版图结构
JP2005235804A (ja) 半導体装置の設計方法及びプログラム
JP2004288685A (ja) 半導体集積回路のレイアウト設計方法およびレイアウト設計用プログラム
WO2014106040A1 (en) Pattern-based power-and-ground (pg) routing and via creation
US20100122226A1 (en) Layout density verification system and layout density verification method
Wang et al. Layout resynthesis by applying design-for-manufacturability guidelines to avoid low-coverage areas of a cell-based design
JP2005063275A (ja) 集積回路のレイアウト装置及び方法
JP7334580B2 (ja) 自動配置配線装置、自動配置配線方法、自動配置配線プログラム、自動配置配線プログラムを格納した記憶媒体および半導体集積回路
Chow et al. Method for managing electromigration in SOC's when designing for both reliability and manufacturing
US8638120B2 (en) Programmable gate array as drivers for data ports of spare latches

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant