TW200901282A - Mask layout method, and semiconductor device and method for fabricating the same - Google Patents

Description

200901282 九、發明說明： 【發明所屬之技術領域】 一種光罩佈局方法，以及一種半導體裝置及其製造方法。 【先前技術】 一半導體裝置通常包含有一多層結構，組成此多層結構的各 層通常使用一沉積過程或一喷鍍過程形成，並且然後透過使用一 蝕刻過程形成圖案。 由於在基板上的半導體裝置之層的圖案尺寸及圖案密度不 同，在半導體裝置中可產生一些限制，因此，因此開發了假鍍圖 案與主圖案一起形成的方法。 【發明内容】 鑒於以上的問題，本發明之實施例在於一種光罩佈局方法， 以及一半導體裝置及其製造方法，本發明之半導體裝置之製造方 法係使用通過此光罩佈局方法形成的光罩而實現。根據本發明之 一實施例，提供了具有一新形狀的假鍍圖案。 根據本發明之實施例之光罩佈局方法，可產生均勻性的圖案。 本發明之一實施例之光罩佈局方法能夠提高圖案之密度。 本發明之一實施例之光罩佈局方法能夠簡化設計及製造過 程。 在本發明之一實施例中，一半導體裝置包含有：一主圖案， 係配設於一基板上；一第一假鍍圖案，係配設於主圖案之侧面， 5 200901282 其中第一假鍍圖案具有一開放區域；以及一第二假鍍圖案，係配 設於第一假鍍圖案之開放區域上。 在本發明之另一實施例中，一種半導體裝置之製造方法包含 以下步驟：形成一主圖案於一基板上；形成一第一假鍍圖案於主 圖案之一側面，其中第一假鍍圖案之中具有一開放空間；以及形 成一第二假鍍圖案，以使得第二假鍍圖案放置於第一假鍍圖案之 開放空間上。 在本發明之再一實施例中，一光罩佈局方法包含以下步驟： 形成一第一假鍍圖案，其中第一假鍍圖案之中具有一開放空間； 以及形成一第二假鍍圖案於第一假鍍圖案之開放空間中。 以下’將結合圖式部份及說明書對本發明的一個或多個實施 例作詳細說明，本發明之其他特徵將從以下的說明書和申請專利 範圍中並結合圖式部份變得更加清楚。 【實施方式】 以下，將結合圖式部份詳細描述本發明之一光罩佈局方法， 以及一半導體裝置及其製造方法。 在以下之描述中，應該理解的是當一層（或膜）被稱作位於 另-層或基板之上時，該層（_)可直接位於另—層或基板之 上，或者可具有中間層。而且’應該理解的是當-層被稱作位於 另-層之下時，該層可直接位料—層之下，或者可具有一個或 多個中間層。此外，應該理解的是當—層被稱作位於兩層中間時， 200901282 該層可僅為這兩層之間的層，或者可具有一個或多個中間層。 請參閱「第1圖」及「第2圖」，本發明之一實施例之半導體 裝置可包含有一主圖案101、一第一假鑛圖案102、以及一第二假 鍍圖案103。主圖案101可配設於一基板100之上。第一假鍍圖案 102及弟一假鑛圖案103可圍繞主圖案.1〇1之侧面。第，一假鑛圖案 102可圍繞第二假鍍圖案103。也就是說，第一假鍍圖案102配設 為用以圍繞第二假鍍圖案1〇3。在本發明之一實施例中，在第二假 鍍圖案103之下的膚中’第一假鍍圖案1〇2圍繞第二假鍍圖案103。 這裡’第一假錢圖案可具有一環形。在本發明之一實施例中， 第一假鑛圖案102可具有四個相連接的側面區域及一側面區域内 部的開放區域。 在本發明之一實施例中，第一假鍍圖案1〇2可為一活性層型 假鍍圖案，並且第二假鍵圖案1〇3可為一形成在活性層型假鑛圖 案上的聚合層型假鍍圖案。 ϋ ^ 由於在本發明之多個實施例中，第一假鍍圖案102圍繞第二 假鑛圖案103 ’因此可提南圖案的均勻性。 根據本發明之一實施例，由於第一假鍍圖案1〇2圍繞第二假 鐵圖案103 ’因此假鍍圖案之結構能夠變得堅固。 因為可保證假鑛圖案的均勻性，所以各圖案的臨界直徑（CD ) 比較規則。 根據本發明之多個實施例，圍繞第二假鑛圖案103的第一假 200901282 鍍圖案102形成為一集合。因此，可簡化光罩佈局及其製造過程。 以下，將結合「第1圖」及「第2圖」描述本發明之—實施 例之半導體襞置之製造方法。. 一主圖案101可形成於一基板100上。主圖案1〇1可包含有 一活性層型圖案、一聚合型圖案、一金屬圖案與/或一接觸圖案。 儘管在本發明之第一實施例中，主圖案1〇1係為一活性層型圖案， 但並不限制於此。 〃 具有一内部空間區域的第一假鐘圖案收可形成於主圖案 101之側面。可使用各自不同的光罩及在不同的時間形成主圖率 101及第-假錢圖案1〇2。在本發明之其他實施方式中，可在同一 時間且使用同-光罩形成主圖案101及第一假链圖案撤。 第，_搬可具有—環料内部財—内部開放空 二〜、而十假麵案102之形狀並不限制於環形。舉例而言， 韻放區域可偏離第e 第二假鍍圖案103可形成為致 同 -妒洲宏便弟一假鍍圖案103配設於第 假鍍圖案102之内部開放空間之 上 夾層；丨％層110可形成在具有第 二假鍍圖案103的基板100 儘管第-假链圖案搬描述 二假鍍圖案103 例並不限制於此 綱安⑽铲、十、么取入 '生層型瓜鍍圖案’並且第 田述為4合型假鑛圖案描述，但本發明之實施 200901282 「第3E圖」係為本發明 「第3A圖」至 局方法之示意圖。 之一實施例之光罩佈 、凊參閱「第3C圖」’根據本發明之一實施例之一光罩佈局方 法，可形成具有一内部空間的第一假鑛圖案1〇2。 為了形成第一假鍍圖案102用作一光罩佈局，可使用—佈局 軟體工具產生「第3A圖」所示之第一母假鍍圖案職。。 另第一母假鑛圖案l〇2a可被縮減，用以形成如「第圖 所示之第三假鍍圖案l〇3a。 」 睛參閱「第3C ®」’ *-母假鐘圖案職及第三假鑛圖案 l〇3a此夠相結合處理，用以去除第一母假鑛圖帛·與第三假錢 圖案103a相重豐之-部份’以使得形成第一假錢圖案搬。可利 用任何权體玉具’用以結合這兩個圖案且去除第―母假鏡圖案 102a之一部份。 至此，第一假鍍圖案102可包含有一内部空間。 第二假鍍圖案103可按照「第3D圖」所示而形成。 為了形成第二假錢圖案1〇3 ,可縮減第三假鍍圖案職。 因此’當设计形成在各不同層上的假鑛圖案時，用以形成第 -假鏡圖案102的第三假錢圖案職可重複地使用而不需要一額 外的假鍵圖案5又梢程。因此，可簡化光罩佈局過程且光罩佈局 過程更準確’並錢夠減少資·荷。 在《又。十層之佈局期間，如「第犯圖」所示，第二假鑛圖案 200901282 103配設於第—假鍍圖帛搬之内部空間中。 /在第二假錢圖案103放置於第一假錢圖案舰之内部空間之 後，可使用—與第—假鑛圖案102不同類型的假鑛圖案替代第二 假鍍圖案103。 H第-假艘圖案102可為—活性層型假鍛圖案，並 且第二假案_可為—聚合型假_案。因此，當第二假鑑 圖案1〇3被縮減時，最初為第一假鑛圖案1〇2生成的一活性層型 =顧餘_之第三假鍍_放置於第-假麵案搬之内部 空間上之後，可被—聚合型圖案替代。 在本發明之另—實施例中，在第二假鑛圖案103放置於第-假鑛圖木102之内部空間之前，可使用一與第一假鍍圖案搬不 同類型之假鍍圖案替代第二假鍍圖案1〇3 根據本發明之實施例，由於第一假鍍圖案102圍繞第二假鍍 圖案103，因此可相當大地提高圖案的均勻性。 此外，圍繞第二假鍍圖案1〇3的第一假鍍圖案1〇2可形成一 集合。因此，可最小化設計假鍍圖案的資料負荷。 而且，由於第一假鍍圖案1〇2圍繞第二假鍍圖案1〇3用以形 成—集合，因此可簡化光罩佈局過程。 根據本發明之不同實施例，因為第一假鑛圖案1〇2圍繞第二 假鍍圖案103，所以假鍍圖案的結構較為堅固。 根據本發明之一只施例，由於能夠保證假鑛圖案的均勻性， 10 200901282 因此各假鍍圖案的臨界直徑（CD)較為規則。 本說明書所提及之，，一實施例"、，，實 一 ϋ# -鈿p j 不例性實施 例專表不與本貫施例相關之具體的特徵、結構或特性包含於本 發明之至少-實施射。在本說明書中不同位置出現的此種詞注 並不-定表示同—實施例。而且，當—具體的特徵、結構或特性 描述為與任何實_相_，本賊之技術人_當意識到這此 特徵、結構或特性可與其他實施例相關。 、雖然本㈣之實齡，以補性之實施例揭露如上，然而本領 域之技術人員應當意朗在不脫離本發騎附之申請專利範圍所 揭不之本發明之精神和範_情況下，所作之更_潤錦，均屬 本發明之專梅護範圍之内。制是可在本綱書、时部份及 所附之_請翻翻中進行構成部份與/或組合方式的不同變化 及修改。^頂成部份與/或組合方式的變化及修改外，本領域 之技術人員也應#意識簡成部份與/或組合方式的交替使用。 【圖式簡單說明】 :1圖係為本發明之—實施例之_半導體裝置之平面圖； 第2圖係為沿第}圖之w，線之橫截面圖； 第A圖至第3E圖係為本發明之一實施例之光罩佈局方法之 示意圖。 【主要元件符號說明】 100 基板 11 200901282 101 主圖案 102 第一假鍍圖案 102a 第一母假鍍圖案 103 第二假鍍圖案 103a 第三假鍍圖案 110 夾層介電層 12

Claims (1)

1. 200901282 十、申請專利範圍： 1· 一種半導體裝置，係包含有： 一主圖案，係配設於一基板上； 一第一假鍍圖案，係配設於該主圖案之側面’該第一假鐘 圖案具有一開放區域；以及 一第二假鍍圖案，係配設於該第一假鍍圖案之該開放區域 上。 2.如申請專利範圍第1項所述之半導體裝置，其中該第〜假鑛圖 案圍繞該第二假鍍圖案。 3·如申請專利範圍第1項所述之半導體裝置，其中該第一假鑛圖 案具有一環形。 .如申睛專利範圍第1項所述之半導體裝置，其中該第二假鑛圖 案之形狀相比較於該第一假鍍圖案之該開放區域更小。 5·如申請專利範圍第！項所述之半導體裝置，其中該第—假鍵圖 案係為—活性層型假綱案，並雌第二假觸案係為—聚合 型假錄圖案。 6. 種半導體裝置之製造方法，係包含以下步驟. 形成一主圖案於一基板上； 形成一第一假鍍圖案於該主圖案之一 鍍圖案之中具有一開放空間；以及 1 ，其中該第一假 形成一第二假鍍圖案，以使得該第二 一假錢圖案之該開放空間上。 —機圖案配設於該第 13 200901282 7. 如申請專利範圍第6項所述之半導體裝置之製造方法，其中該 主圖案及該第一假鍍圖案同時形成在該基板上。 8. 如申請專利範圍第6項所述之半導體裝置之製造方法，其中該 第一假鍍圖案具有一環形。 9. 如申請專利範圍第6項所述之半導體裝置之製造方法，其中該 第一假鍍圖案係為一活性層型假鍍圖案，並且該第二假鍍圖案 係為一聚合型假鍍圖案。 10. —種光罩佈局方法，係包含以下步驟： 形成一第一假鍍圖案，其中該第一假鍍圖案之中具有一開 放空間；以及 形成一第二假鍍圖案於該第一假鍍圖案之該開放空間中。 11. 如申請專利範圍第10項所述之光罩佈局方法，其中形成該第 一假鍍圖案包含： 形成一第一母假鍍圖案； 縮減一第二母假鍍圖案，用以形成一第三假鍍圖案；以及 將該第三假鍍圖案與該第一母假鍍圖案相結合，用以去除 該第一母假鍍圖案與該第三假鍍圖案相重疊之一部份，由此形 成該第一假鍍圖案。 12. 如申請專利範圍第11項所述之光罩佈局方法，其中形成該第 二假鍍圖案包含： 縮減一第三假鍍圖案；以及 14 200901282 :已縮減之第二母假顧案放置於該第—假顧案之 該開放空間中。 13. 如申請細_ 12顿狀光轉局方法，其中縮減該第 二母假顧案包含縮減該第三母假_案用以形成另一第三 假鍍圖案，並且錢縮減該另―第三假鍍圖案，用以形成該第 二假鍍圖案。 14. 如申請專利範圍第12項所述之光罩佈局方法，更包含使用一 與該第-假鑛圖案不同類型的假鐵圖案替代該第三已縮減之 母假鍍圖案。 15.如申請專利範圍第14項所述之光|佈局方法，其中使用一與 該第-假鍍@財醜㈣贿圖轉代該第三已縮減之母 假鑛圖案，係在該第三已縮減之母假_案放置於該第一假鍛 圖案之該開放空間中之後執行。 v I6.如申請專利範圍第u項所述之光罩佈局方法，其中使用一與 該第-假鐘圖案不同類型的假鏡圖案替代該第三已縮減之母 假鐘圖案，係在該第三已縮減之母假_案放置於該第一假鐘 圖案之該開放空間中之前執行。 x Π.如申請專利範圍第14項所述之光罩佈局方法，其中該第一假 錢_之該圖案類型係為-活性層型假鍍隨，並且該第二假 鐵圖案之該圖案類型係為一聚合型假錢圖今。 队如申請專利範圍第1G項所述之光罩佈局方法，其中該第一假 15 200901282 鍍圖案具有一環形