CN101533827B - 半导体集成电路装置 - Google Patents

半导体集成电路装置 Download PDF

Info

Publication number
CN101533827B
CN101533827B CN2009100046269A CN200910004626A CN101533827B CN 101533827 B CN101533827 B CN 101533827B CN 2009100046269 A CN2009100046269 A CN 2009100046269A CN 200910004626 A CN200910004626 A CN 200910004626A CN 101533827 B CN101533827 B CN 101533827B
Authority
CN
China
Prior art keywords
wiring
illusory
hole body
wiring layer
crossing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009100046269A
Other languages
English (en)
Other versions
CN101533827A (zh
Inventor
近藤英明
深泽浩公
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp Japan
Original Assignee
松下电器产业株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2009032318A external-priority patent/JP4642908B2/ja
Application filed by 松下电器产业株式会社 filed Critical 松下电器产业株式会社
Publication of CN101533827A publication Critical patent/CN101533827A/zh
Application granted granted Critical
Publication of CN101533827B publication Critical patent/CN101533827B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种半导体集成电路装置。能在配置了虚设过孔体的半导体集成电路装置中，抑制在虚设过孔体上连接了虚设布线的存在引起的设计简单性的下降或制造成本增大的问题。半导体集成电路装置具有基板(1)和形成在基板(1)上的3层以上的布线层(2a～2c)。在布线层(2a、2b)之间形成虚设过孔体(11)，在布线层(2b)上形成与虚设过孔体(11)连接的虚设布线(12)。虚设布线(12)与形成在叠层过孔结构(20)的布线层(2b)上的中间布线(24)相比，突出量更小。

Description

半导体集成电路装置
技术领域
本发明涉及一种具有多层布线层的半导体集成电路装置的布线结构。
背景技术
在半导体制造工艺中，由于微细化的进展，在多层布线结构中，为了提高过孔体(via hole)形成时的均一性，使用配置虚设过孔体(dummy hole)的技术。即，作为布局设计时的设计规则，规定用于保证平坦化的过孔体密度物理条件，配置虚设过孔体以满足该密度物理条件。通过虚设过孔体的配置，避免通常的过孔体孤立，实现装置表面的平坦化。
在专利文献1中公开了高效地配置虚设过孔体的技术的例子。
专利文献1：特开2007-305713号公报
配置虚设过孔体时，由于制造工艺或者布局设计上的理由，有必要一并形成在该虚设过孔体上连接的虚设布线。例如，具有如双嵌入(dualdamascene)法那样，同时形成过孔体和连接在该过孔体上的布线的制造工艺。此外，当前的EDA工具的多数把过孔体和连接在该过孔体上的布线视为一个零件，进行自动配置。
可是，该虚设布线占据的面积有可能对本来必要的信号布线等布线布局带来影响。例如，由于在信号布线密集的地方难以原封不动地配置虚设布线，所以有必要采取使通过密集地方的一部分布线迂回，或者为了缓和布线密集，扩大布线区域的面积的对策。可是，布线的迂回招致布线长度的增加引起的延迟的增加，使设计简单性下降。此外，布线区域面积的扩大招致芯片区域面积扩大引起的制造成本的增加。
发明内容
鉴于所述问题，本发明的目的在于，在配置了虚设过孔体的半导体集成电路装置中，抑制在过孔体上连接了虚设布线的存在引起的设计简单性的下降或制造成本增大的问题。
本发明尽可能小地形成连接在虚设过孔体上的虚设布线。
即，本发明作为具有基板和形成在所述基板上的3层以上的布线层的半导体集成电路装置，包括：形成在所述3层以上的布线层中相邻的2个布线层，即第一和第二布线层之间的虚设过孔体；形成在所述第二布线层上，与所述虚设过孔体连接的虚设布线；以及形成在所述3层以上的布线层上，具有形成在所述第二布线层上的中间布线的至少一个叠层过孔结构，所述虚设布线与任意的所述叠层过孔结构的所述中间布线相比，突出量更小。
根据本发明，连接在虚设过孔体上的虚设布线与叠层过孔结构的与虚设布线形成在同一布线层上的中间布线相比，以突出量更小的方式来形成。据此，例如，变得在布线密集地方容易配置虚设布线，采取布线的迂回和布线区域面积的扩大的对策的必要性减少。因此，与以往相比，更能抑制设计简单性的下降或制造成本的增大等问题。
此外，本发明作为具有基板和形成在所述基板上的3层以上的布线层的半导体集成电路装置，包括：形成在所述3层以上的布线层中相邻的2个布线层，即第一和第二布线层之间的虚设过孔体；形成在所述第二布线层上，与所述虚设过孔体连接的虚设布线；以及形成在所述3层以上的布线层上，具有形成在所述第二布线层上的中间布线的至少一个叠层过孔结构，所述虚设布线与任意的所述叠层过孔结构的所述中间布线相比，面积更小。
根据本发明，连接在虚设过孔体上的虚设布线与任意的叠层过孔结构的与虚设布线形成在同一布线层上的中间布线相比，以面积更小的方式形成。据此，例如，变得在布线密集地方容易配置虚设布线，采取布线的迂回和布线区域面积的扩大的对策的必要性减少。因此，与以往相比，更能抑制设计简单性的下降或制造成本的增大等问题。
如上所述，根据本发明，与以往相比，能抑制虚设布线的存在引起的设计简单性的下降或制造成本的增大等问题。
附图说明
图1是表示本发明实施方式1的半导体集成电路装置的结构的图，(a)是纵剖视图，(b)是平面图。
图2是本发明实施方式1的中间布线和虚设布线的形状的其他例子的平面图。
图3是表示本发明的实施方式2的半导体集成电路装置的结构的纵剖视图。
图4是表示本发明的实施方式3的半导体集成电路装置的结构的纵剖视图。
图5是表示本发明的实施方式4的半导体集成电路装置的结构的图，(a)是纵剖视图，(b)是平面图。
图6是表示本发明的实施方式5的半导体集成电路装置的结构的图，(a)是纵剖视图，(b)是平面图。
图7是表示本发明的实施方式5的布线形状的其他例子的平面图。
图8是表示本发明的实施方式6的半导体集成电路装置的结构的图，(a)是平面图，(b)是剖视图。
图9是表示本发明的实施方式7的半导体集成电路装置的结构的图，(a)是平面图，(b)是剖视图。
图中：1-基板，2a-布线层(第一布线层)，2b-布线层(第二布线层)，3b-布线层(第二布线层)，3c-布线层(第一布线层)，4a-布线层(第一布线层)，4b-布线层(第二布线层)，5a-布线层(第一布线层)，5b-布线层(第二布线层)，11、11A-虚设过孔体，12-虚设布线，20、20A-叠层过孔结构，23-布线，23A-布线，24-中间布线，31-虚设过孔体，32-虚设布线，40-叠层过孔结构，45-中间布线，51-虚设过孔体，52-虚设布线，60-叠层过孔结构，64-中间布线，71-虚设过孔体，72-虚设布线，80-叠层过孔结构，84-中间布线。
具体实施方式
以下，根据附图，详细说明本发明的实施方式。
(实施方式1)
图1是表示本发明实施方式1的半导体集成电路装置的结构的图。图1中，(a)是纵剖视图，(b)是(a)的线A-A’的平面图。如图1所示，本实施方式的半导体集成电路装置具有基板1和形成在基板1上的3层以上的布线层。在图1中，图示布线层2a、2b、2c。
而且，在作为第一布线层的布线层2a和作为第二布线层的布线层2b之间形成虚设过孔体11。虚设过孔体11与形成在布线层2a上的布线13、形成在布线层2b上的虚设布线12连接。此外，跨布线层2a～2c，形成叠层过孔结构20。叠层过孔结构20具有：形成在布线层2a、2b之间的过孔体21；形成在布线层2b、2c之间的过孔体22；形成在布线层2a上，与过孔体21连接的布线23；形成在布线层2b上，与过孔体21、22连接的中间布线24；形成在布线层2c，与过孔体22连接的布线25。
另外，在本说明书中，所谓“虚设过孔体”是指无助于信号传递和电源供给的过孔体。此外，所谓“虚设布线”是指只连接在虚设过孔体上的布线。此外，所谓“叠层过孔结构”是指多个过孔体在垂直于基板面的方向上，实质上重叠配置的过孔体结构。而且，所谓具有叠层过孔结构的“中间布线”是指在叠层过孔结构中，在垂直于基板面的方向上，实质上重叠配置的过孔体上下各一个，合计2个过孔体连接的布线。
在半导体制造工艺中，从以往就规定布线的最小尺寸。而且，叠层过孔结构中的中间布线通常以成为制造工艺上规定的最小尺寸的布线的方式形成。而且，在本实施方式中，连接在虚设过孔体上的虚设布线以比制造工艺上规定的最小尺寸更小的方式形成。即，本实施方式的半导体集成电路装置的特征在于，连接在虚设过孔体上的虚设布线以比叠层过孔结构中与虚设布线形成在同一布线层上的中间布线更小的方式形成。据此，例如，变得在布线密集地方容易配置虚设布线，采取布线的迂回和布线区域面积的扩大的对策的必要性减少。因此，与以往相比，更能抑制设计简单性的下降或制造成本的增大等问题。
叠层过孔结构的中间布线从其上下的过孔体的信号传递的可靠性的观点出发，有必要在其布线尺寸上取得可靠性以上的富裕量。而连接在虚设过孔体上的虚设布线因为虚设过孔体自身与信号传递无关，所以对其布线尺寸没必要取得可靠性上的富裕量。因此，即使以把虚设布线比叠层过孔结构的中间布线更小的方式来形成，在半导体集成电路装置的可靠性的方面也不产生问题。
在本实施方式中，例如，连接在虚设过孔体11上的虚设布线12与叠层过孔结构20的中间布线24相比，突出量更小。这里所谓的“突出量”是指形成布线的方向(纵向或者横向)的从过孔体端到布线端的长度的平均，即纵向或者横向中长的一方的量。平面地观察布线，是矩形时，突出量相当于该矩形的长边方向的从过孔体端到布线端的长度的平均。
在图1(b)中，中间布线24的突出量为从过孔体21的端部到中间布线24的端部的长度EX1a、EX1b的平均。此外，虚设布线12的突出量为从虚设过孔体11的端部到虚设布线12的端部的长度EX2a、EX2b的平均。而且，虚设布线12的突出量即(EX2a+EX2b)/2比中间布线24的突出量即(EX1a+EX1b)/2更小。
或者，也能用面积比较虚设布线的突出量和中间布线的突出量。例如如图2所示，中间布线24A形成为十字形时，如果用长度比较突出量，与虚设布线12相比，中间布线24A有可能更小。这时，如果虚设布线12的面积S2比中间布线24A的面积S1更小，就能取得所述的作用效果。即，在本实施方式中，例如，连接在虚设过孔体11上的虚设布线12与叠层过孔结构20的中间布线24A相比，面积更小。
(实施方式2)
图3是表示本发明的实施方式2的半导体集成电路装置的结构的纵剖视图。如图3所示，本实施方式的半导体集成电路装置具有基板1和形成在基板1上的3层以上的布线层。在图3中，图示布线层3a、3b、3c、3d。
而且，在作为第一布线层的布线层3c和作为第二布线层的布线层3b之间形成虚设过孔体31。虚设过孔体31与形成在布线层3c上的布线33、形成在布线层3b上的虚设布线32连接。此外，跨布线层3a～3d，形成叠层过孔结构40。叠层过孔结构40具有：形成在布线层3a、3b之间的过孔体41；形成在布线层3b、3c之间的过孔体42；形成在布线层3c、3d之间的过孔体43；形成在布线层3a上，与过孔体41连接的布线44；形成在布线层3b上，与过孔体41、42连接的中间布线45；形成在布线层3c上，与过孔体42、43连接的中间布线46；形成在布线层3d，与过孔体43连接的布线47。
而且，在本实施方式中，例如，连接在虚设过孔体31上的虚设布线32与叠层过孔结构40中与虚设布线32形成在同一布线层3b上的中间布线45相比，突出量更小。或者，虚设布线32与中间布线45相比，面积更小。
在所述的实施方式1中，虚设布线12形成在虚设过孔体11的上侧的布线层2b上，但是在本实施方式中，虚设布线32形成在虚设过孔体31的下侧的布线层3b上。这时，当然能取得与实施方式1同样的效果。
(实施方式3)
图4是表示本发明的实施方式3的半导体集成电路装置的结构的纵剖视图。图4的结构与所述的实施方式1的图1(a)几乎同样，对与图1(a)共同的构成要素付与和图1(a)相同的标记。
图4的结构与图1(a)的不同点在于，虚设过孔体11与在布线层2a形成的叠层过孔结构20A具有的布线23A连接。在这样的结构中，连接在虚设过孔体11上的虚设布线12与叠层过孔结构20A的中间布线24相比，突出量或面积更小，从而能取得与实施方式1同样的作用效果。
(实施方式4)
图5是表示本发明实施方式4的半导体集成电路装置的结构的图。图5中，(a)是纵剖视图，(b)是(a)的线A-A’的平面图。图5的结构与所述的实施方式1的图1几乎同样，对与图1(a)共同的构成要素付与和图1(a)相同的标记。
图5的结构与图1的不同点在于，虚设过孔体11与叠层过孔结构20具有的过孔体21、22相比，截面积更小。在这样的结构中，连接在虚设过孔体11A上的虚设布线12与叠层过孔结构20的中间布线24相比，突出量或面积更小，从而能取得与实施方式1同样的作用效果。
(实施方式5)
图6是表示本发明实施方式5的半导体集成电路装置的结构的图。图6中，(a)是纵剖视图，(b)是(a)的线A-A’的平面图。(c)是(a)的线B-B’的平面图。图6的结构与所述的实施方式1的图1几乎同样，对与图1共同的构成要素付与和图1相同的标记。
图6的结构具有与图1的结构同样的特征。即，连接在虚设过孔体11上的虚设布线12以比叠层过孔结构20的与虚设布线12形成在同一布线层2b的中间布线24更小的方式形成。另外，在图6中，作为布线层2a～2c的3层布线结构表示，但是，也能取得在布线层2a的更下层追加布线层，在布线层2c的更上层追加布线层的结构。
在本实施方式中，虚设布线12的突出量与叠层过孔结构20的最下层的布线23的布线端侧突出量实质上相等。这里所谓的“布线端侧突出量”是指形成布线的方向(纵向或横向)的从过孔体端部到布线端部的长度中除去沿着传递信号的路线的长度后的剩余中的最长的突出量。通常形成布线的方向的从过孔体端部到布线端部的长度中的第二长的突出量相当于布线端侧突出量。
即，在图6(b)中，虚设布线12的突出量是(Ex2a+Ex2b)/2。而且，在图6(c)中，叠层过孔结构20的最下层的布线23的布线端侧突出量是从过孔体端部到布线端部的长度中除去沿着传递信号的路线的长度Ex3a后的剩余中最长的长度Ex3b。而且，在本实施方式中，虚设布线12的突出量是(Ex2a+Ex2b)/2与布线23的布线端侧突出量Ex3b实质上相等。
这里，叠层过孔结构20的布线23的布线端侧突出量Ex3b能小到与虚设布线12的突出量(Ex2a+Ex2b)/2实质上相等的程度，因为在布线23的相反侧包含具有充分的长度EX3a的部分。因此，布线23的布线端侧突出量Ex3b没必要在其尺寸上包含可靠性上的富裕量，因此，优选形成为工艺制造加工上的最小尺寸。如上所述，在虚设过孔体11连接的虚设布线12没必要在布线尺寸上取得可靠性上的富裕量。因此，优选虚设布线12形成为工艺制造加工上的最小尺寸，这时，虚设布线12的突出量与布线23的布线端侧突出量实质上相等。
另外，根据布线，如图7所示，有时形成T字形状。即，连接在过孔体21B上的布线端26以与布线23B延伸的方向正交的方式延伸。这时，布线23B的布线端侧突出量为从过孔体端部到布线端部的长度中除去沿着传递信号的路线的长度Ex3c后的剩余中最长的长度Ex3d(＝Ex3e)。
此外，在本实施方式中，虚设布线的突出量与叠层过孔结构的最下层的布线的布线端侧突出量实质上相等，但是也能与最上层的布线(在图6的结构中为布线25)的布线端侧突出量实质上相等。
(实施方式6)
在所述的实施方式中，图示为各布线层的布线方向相同，但是在实际的半导体集成电路装置中，在各布线层，布线方向常常变为纵/横交替。即使是这样的结构，通过与所述的各实施方式同样形成布线和过孔体，也能取得同样的作用效果。
图8是表示本发明的实施方式6的半导体集成电路装置的结构的图。(a)是平面图，(b)是(a)的线C-C’的剖视图。在图8的结构中，在各布线层4a、4b、4c，布线方向变为纵/横交替。
如图8所示，在作为第一布线层的布线层4a和作为第二布线层的布线层4b之间形成虚设过孔体51。虚设过孔体51与形成在布线层4a上的布线53、形成在布线层4b上的虚设布线52连接。此外，跨布线层4a～4c，形成叠层过孔结构60。叠层过孔结构60具有：形成在布线层4a、4b之间的过孔体61；形成在布线层4b、4c之间的过孔体62；形成在布线层4a上，与过孔体61连接的布线63；形成在布线层4b上，与过孔体61、62连接的中间布线64；形成在布线层4c上，与过孔体62连接的布线65。
而且，连接在虚设过孔体51上的虚设布线52以比叠层过孔结构60的与虚设布线52形成在同一布线层4b上的中间布线64更小的方式形成。即，虚设布线52与中间布线64相比，突出量更小。或者，虚设布线52与中间布线64相比，面积更小。
(实施方式7)
在所述的各实施方式中，在虚设布线中，是连接在1个虚设过孔体上的，但是在虚设布线中也能连接2个以上虚设过孔体。即使是这样的结构，通过与所述的各实施方式同样形成布线和过孔体，就能取得同样的作用效果。
图9是表示本发明的实施方式7的半导体集成电路装置的结构的图。图9中，(a)是平面图，(b)是(a)的线D-D’的剖视图。在图9的结构中，在各布线层5a、5b、5c中，布线方向成为纵/横交替。当然，各布线层的布线方向也能相同。
如图9所示，在作为第一布线层的布线层5a和作为第二布线层的布线层5b之间形成虚设过孔体71。虚设过孔体71与形成在布线层5a上的布线73、形成在布线层5b上的虚设布线72连接。此外，跨布线层5a～5c，形成叠层过孔结构80。叠层过孔结构80具有：形成在布线层5a、5b之间的过孔体81；形成在布线层5b、5c之间的过孔体82；形成在布线层5a上，与过孔体81连接的布线83；形成在布线层5b上，与过孔体81、82连接的中间布线84；形成在布线层5c，与过孔体82连接的布线85。
而且，连接在虚设过孔体71上的虚设布线72以比叠层过孔结构80的与虚设布线72形成在同一布线层5b上的中间布线84更小的方式形成。即，虚设布线72与中间布线84相比，突出量更小。另外，假定任意一个虚设过孔体，按照所述的定义，求出连接2个以上的虚设过孔体的虚设布线的“突出量”。或者，虚设布线72与中间布线84相比，面积更小。
另外，在图9的结构中，在各布线层5a、5b、5c，布线方向成为纵/横交替，但是当然，各布线层的布线方向也能相同。
另外，在所述的各实施方式中，只图示了一个叠层过孔结构，但是也能取得形成2个以上的在与虚设布线同一布线层形成中间布线的叠层过孔结构的结构。在这样的结构中，本发明的虚设布线与任意的叠层过孔结构的与虚设布线形成在同一布线层上的中间布线相比，突出量或面积更小。
此外，即使布线的尺寸在设计数据上相同，在实际的制造过程中，由于制造偏差，有时在布线的尺寸上产生误差。因此，虚设布线和中间布线的突出量或面积的差由于制造偏差，不一定固定。
工业上的可利用性
在本发明中，在配置虚设过孔体的半导体集成电路装置中，与以往相比，能抑制连接在虚设过孔体上的虚设布线的存在引起的设计简单性的降低或制造成本的增大等问题，所以例如对LSI的性能提高和成本削减上是有效的。

Claims (7)

1.一种半导体集成电路装置，具有基板和形成在所述基板上的3层以上的布线层，其特征在于，
包括：虚设过孔体，形成在所述3层以上的布线层中相邻的2个布线层，即第一和第二布线层之间；
虚设布线，形成在所述第二布线层上，与所述虚设过孔体连接；以及
至少一个叠层过孔结构，形成在所述3层以上的布线层上，具有形成在所述第二布线层上的中间布线，
所述虚设布线与任意的所述叠层过孔结构的所述中间布线相比，突出量更小，
所述突出量是在形成布线的2个正交方向的各自的方向上，从过孔体端到布线端的长度的平均值为较长的一方的量。
2.根据权利要求1所述的半导体集成电路装置，其特征在于：
所述虚设布线的突出量与任意一个所述叠层过孔结构的最上层或最下层的布线的布线端侧突出量相等。
3.根据权利要求1所述的半导体集成电路装置，其特征在于：
形成所述虚设布线的所述第二布线层是所述虚设过孔体上侧的布线层。
4.根据权利要求1所述的半导体集成电路装置，其特征在于：
形成所述虚设布线的所述第二布线层是所述虚设过孔体下侧的布线层。
5.根据权利要求1所述的半导体集成电路装置，其特征在于：
所述虚设过孔体与形成在所述第一布线层上且任意一个所述叠层过孔结构所具有的布线连接。
6.根据权利要求1所述的半导体集成电路装置，其特征在于：
所述虚设过孔体与任意的所述叠层过孔结构所具有的过孔体相比，截面积更小。
7.根据权利要求1所述的半导体集成电路装置，其特征在于：
连接在所述虚设布线上的所述虚设过孔体为2个以上。
CN2009100046269A 2008-03-11 2009-03-02 半导体集成电路装置 Active CN101533827B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2008061665 2008-03-11
JP2008061665 2008-03-11
JP2008-061665 2008-03-11
JP2009032318A JP4642908B2 (ja) 2008-03-11 2009-02-16 半導体集積回路装置
JP2009-032318 2009-02-16
JP2009032318 2009-02-16

Publications (2)

Publication Number Publication Date
CN101533827A CN101533827A (zh) 2009-09-16
CN101533827B true CN101533827B (zh) 2012-06-27

Family

ID=41104326

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100046269A Active CN101533827B (zh) 2008-03-11 2009-03-02 半导体集成电路装置

Country Status (2)

Country Link
JP (1) JP2011071541A (zh)
CN (1) CN101533827B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6325831B2 (ja) * 2014-02-05 2018-05-16 株式会社メガチップス 半導体集積回路の設計方法、プログラムおよび半導体集積回路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1858750A (zh) * 2005-11-08 2006-11-08 华为技术有限公司 印刷电路板的过孔和焊盘间导线长度控制的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4192348B2 (ja) * 1999-08-09 2008-12-10 株式会社デンソー 半導体装置
JP2001274163A (ja) * 2000-03-27 2001-10-05 Toshiba Corp 半導体装置
JP2002184950A (ja) * 2000-12-15 2002-06-28 Fujitsu Ltd 多層配線構造の半導体装置、配線方法、配線装置、及び記録媒体
JP4346410B2 (ja) * 2003-10-28 2009-10-21 東芝メモリシステムズ株式会社 半導体集積回路の配線設計方法及び半導体集積回路
JP4047324B2 (ja) * 2003-12-03 2008-02-13 松下電器産業株式会社 半導体装置及びその製造方法
JP4799858B2 (ja) * 2004-12-24 2011-10-26 オンセミコンダクター・トレーディング・リミテッド 半導体集積回路の自動設計方法
JP2007305713A (ja) * 2006-05-10 2007-11-22 Matsushita Electric Ind Co Ltd 半導体装置及び配線補助パターン生成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1858750A (zh) * 2005-11-08 2006-11-08 华为技术有限公司 印刷电路板的过孔和焊盘间导线长度控制的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2001-53148A 2001.02.23

Also Published As

Publication number Publication date
CN101533827A (zh) 2009-09-16
JP2011071541A (ja) 2011-04-07

Similar Documents

Publication Publication Date Title
US8063415B2 (en) Semiconductor device
JP3964575B2 (ja) 半導体集積回路装置、半導体集積回路配線方法およびセル配置方法
JP4642908B2 (ja) 半導体集積回路装置
JP6966686B2 (ja) 半導体装置
CN107464802B (zh) 集成电路和标准单元库
US10157252B2 (en) Method and apparatus of a three dimensional integrated circuit
US7370307B2 (en) Computer automated design system, a computer automated design method, and a semiconductor integrated circuit
TWI763823B (zh) 具有異質接點的積體電路
TWI437665B (zh) 半導體裝置
US9589893B2 (en) Semiconductor device, semiconductor device design method, semiconductor device design apparatus, and program
US20080073753A1 (en) Test line placement to improve die sawing quality
US20080203562A1 (en) Method for designing semiconductor device and semiconductor device
TW202209627A (zh) 積體電路
JP2008066371A (ja) 半導体集積回路における電源配線構造
CN101533827B (zh) 半导体集成电路装置
US8441130B2 (en) Power supply interconnect structure of semiconductor integrated circuit
JP6025190B2 (ja) Ｓｒａｍ
TWI511259B (zh) 具有介層棒內連線之積體電路（ｉｃ）及相關方法
CN110392922B (zh) 半导体集成电路装置
JP2006165091A (ja) 半導体集積装置、その設計方法、設計装置、およびプログラム
CN107527903B (zh) 布局方法
US20070086262A1 (en) Integrated circuit chip with connectivity partitioning
JP2010186941A (ja) 半導体装置
JP2006013254A (ja) 半導体集積回路の階層化レイアウト設計方法
JP2008270827A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200827

Address after: Kyoto Japan

Patentee after: Panasonic semiconductor solutions Co.,Ltd.

Address before: Osaka Japan

Patentee before: Matsushita Electric Industrial Co.,Ltd.