JP4993362B2 - 半導体集積回路の自動遅延調整方法 - Google Patents
半導体集積回路の自動遅延調整方法 Download PDFInfo
- Publication number
- JP4993362B2 JP4993362B2 JP2007168218A JP2007168218A JP4993362B2 JP 4993362 B2 JP4993362 B2 JP 4993362B2 JP 2007168218 A JP2007168218 A JP 2007168218A JP 2007168218 A JP2007168218 A JP 2007168218A JP 4993362 B2 JP4993362 B2 JP 4993362B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- dummy
- dummy wiring
- target
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
- G06F30/3312—Timing analysis
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2117/00—Details relating to the type or aim of the circuit design
- G06F2117/06—Spare resources, e.g. for permanent fault suppression
Description
コンピュータ(1)を用いて、半導体集積回路のタイミングを調整する方法であって、
レイアウトデータ(7)にダミー配線(50−J)(Jは、1≦J≦Nを満たす整数)(Nは2以上の整数)を追加するダミー配線配置ステップ(S2)と、
前記レイアウトデータ(7)中でタイミング違反である第1セル(30−1)と第2セル(30−2)間の対象配線(40)に前記ダミー配線(50−J)を接続するダミー配線接続ステップ(S4)と
を具備し、
前記ダミー配線接続ステップ(S4)は、
前記ダミー配線(50−J)を、前記ダミー配線(50−J)の両端部に対応する第1及び第2ピン(61、62)を有するダミー配線セル(60)に置き換えるセル置換ステップ(S12)と、
前記対象配線(40)を切断して、第1、第2対象配線(41、42)を生成する配線切断ステップ(S13)と、
前記第1、第2対象配線(41、42)を前記第1、第2ピン(61、62)にそれぞれ接続するセル間接続ステップ(S14〜S16)と、
前記ダミー配線セル(60)を前記ダミー配線(50−J)に置き換えて、前記対象配線(40)の切断部分に前記ダミー配線(50−J)が接続された配線とする配線置換ステップ(S17)と
を含む。
図1は、本発明の半導体集積回路の自動遅延調整方法が適用される設計システムの構成を示している。その設計システムは、コンピュータ1と、入力装置4と、出力装置5とを具備している。入力装置4と出力装置5は、コンピュータ1に接続されている。出力装置5は、表示装置、印刷装置を含んでいる。
第1実施形態では、ダミー配線接続処理部14は、対象配線40にダミー配線50−Jとして1つのダミー配線を接続しているが、第2実施形態では、対象配線40がタイミング違反を表さなくなるまで、対象配線40に対して複数のダミー配線を接続している。第2実施形態では、これについて説明し、第1実施形態と重複する説明については省略する。
2 CPU、
3 記憶部、
4 入力装置、
5 出力装置、
6 設計ツール、
7、7’ レイアウトデータ、
8 座標領域、
10 コンピュータプログラム、
11 入力処理部、
12 ダミー配線配置処理部、
13 タイミング検索処理部、
14 ダミー配線接続処理部、
15 出力処理部、
16 フィルセル配置処理部、
20 ファイル、
21 配置情報ファイル、
22 遅延情報ファイル、
30−1〜30−M セル、
30−1 セル(第1セル)、
30−2 セル(第2セル)、
40 対象配線、
41 第1対象配線、
42 第2対象配線、
50−1〜50−N ダミー配線、
50−J ダミー配線、
55 ダミー配線検索エリア、
60 ダミー配線セル、
61 第1ピン、
62 第2ピン、
70 修正対象配線、
71 第1修正配線、
72 第2修正配線、
Claims (17)
- コンピュータを用いて、半導体集積回路のタイミングを調整する方法であって、
レイアウトデータにダミー配線を追加するダミー配線配置ステップと、
前記レイアウトデータ中でタイミング違反である第1セルと第2セル間の対象配線に前記ダミー配線を接続するダミー配線接続ステップと
を具備し、
前記ダミー配線接続ステップは、
前記ダミー配線を、前記ダミー配線の両端部に対応する第1及び第2ピンを有するダミー配線セルに置き換えるセル置換ステップと、
前記対象配線を切断して、第1、第2対象配線を生成する配線切断ステップと、
前記第1、第2対象配線を前記第1、第2ピンにそれぞれ接続するセル間接続ステップと、
前記ダミー配線セルを前記ダミー配線に置き換えて、前記対象配線の切断部分に前記ダミー配線が接続された配線とする配線置換ステップと
を含む半導体集積回路の自動遅延調整方法。 - 前記ダミー配線配置ステップは、
複数のダミー配線を前記座標領域に配置するステップ
を更に含み、
前記ダミー配線接続ステップは、
前記対象配線がタイミング違反を表す場合、前記複数のダミー配線のうちの、前記対象配線に最も近い前記ダミー配線を検索するダミー配線検索ステップ
を更に含む請求項1に記載の半導体集積回路の自動遅延調整方法。 - 前記レイアウトデータは、複数の配線を更に含み、
前記複数の配線のうちの、前記タイミング違反を表す前記対象配線を検索するタイミング検索ステップ
を更に具備する請求項1又は2に記載の半導体集積回路の自動遅延調整方法。 - 前記タイミング検索ステップは、
配線長とその遅延時間とを対応付ける遅延情報ファイルを参照して、前記複数の配線の各々の遅延時間を算出するステップと、
前記複数の配線のうちの前記対象配線の前記遅延時間がホールド違反を表しているとき、第1、第2ホールド違反設定時間より長いか否かを検索するステップと
を更に含み、
前記第2ホールド違反設定時間は、前記第1ホールド違反設定時間よりも長く、
前記タイミング違反として、前記対象配線の前記遅延時間が、前記第1ホールド違反設定時間より長く、且つ、前記第2ホールド違反設定時間以下である場合、前記ダミー配線接続ステップを実行するステップ
を更に具備する請求項3に記載の半導体集積回路の自動遅延調整方法。 - 前記対象配線の前記遅延時間が、前記第2ホールド違反設定時間を超える場合、前記ダミー配線よりも遅延時間を長くするためのフィルセルを前記対象配線上に配置してフィルセル配置配線を生成するステップと、
前記フィルセル配置配線が生成されたときに、前記フィルセル配置配線を前記対象配線として前記タイミング検索ステップを再度実行するステップと、
前記タイミング検索ステップが再度実行されたときに、前記タイミング違反として、前記対象配線の前記遅延時間が、前記第1ホールド違反設定時間より長く、且つ、前記第2ホールド違反設定時間以下である場合、前記ダミー配線接続ステップを実行するステップと
を更に具備する請求項4に記載の半導体集積回路の自動遅延調整方法。 - 前記ダミー配線接続ステップが実行されたときに、前記レイアウトデータを出力装置に出力するステップ
を更に具備する請求項1〜5のいずれかに記載の半導体集積回路の自動遅延調整方法。 - 前記ダミー配線接続ステップが実行されたときに、前記修正対象配線を前記対象配線として前記タイミング検索ステップを再度実行するステップと、
前記タイミング検索ステップが再度実行されたときに、前記タイミング違反として、前記対象配線の前記遅延時間が、前記第1ホールド違反設定時間より長く、且つ、前記第2ホールド違反設定時間以下である場合、前記ダミー配線接続ステップを再度実行するステップと
を更に具備する請求項4又は5に記載の半導体集積回路の自動遅延調整方法。 - 前記ダミー配線接続ステップが実行されたときに、前記修正対象配線を前記対象配線として前記タイミング検索ステップを再度実行するステップと、
前記タイミング検索ステップが再度実行されたときに、前記タイミング違反を表していない場合、前記レイアウトデータを出力装置に出力するステップ
を更に具備する請求項7に記載の半導体集積回路の自動遅延調整方法。 - コンピュータにインストールされ、前記コンピュータを用いて、半導体集積回路のタイミングを調整するコンピュータプログラムであって、
レイアウトデータにダミー配線を追加するダミー配線配置ステップと、
前記レイアウトデータ中でタイミング違反である第1セルと第2セル間の対象配線に前記ダミー配線を接続するダミー配線接続ステップと
の各ステップを前記コンピュータに実行させ、
前記ダミー配線接続ステップは、
前記ダミー配線を、前記ダミー配線の両端部に対応する第1及び第2ピンを有するダミー配線セルに置き換えるセル置換ステップと、
前記対象配線を切断して、第1、第2対象配線を生成する配線切断ステップと、
前記第1、第2対象配線を前記第1、第2ピンにそれぞれ接続するセル間接続ステップと、
前記ダミー配線セルを前記ダミー配線に置き換えて、前記対象配線の切断部分に前記ダミー配線が接続された配線とする配線置換ステップと
を含むコンピュータプログラム。 - 前記配置ステップは、
複数のダミー配線を前記座標領域に配置するステップ
を更に含み、
前記ダミー配線接続ステップは、
前記対象配線がタイミング違反を表す場合、前記複数のダミー配線のうちの、前記対象配線に最も近い前記ダミー配線を検索するダミー配線検索ステップ
を更に含む請求項9に記載のコンピュータプログラム。 - 前記レイアウトデータは、複数の配線を更に含み、
前記複数の配線のうちの、前記タイミング違反を表す前記対象配線を検索するタイミング検索ステップ
を更に前記コンピュータに実行させる請求項9又は10に記載のコンピュータプログラム。 - 前記タイミング検索ステップは、
配線長とその遅延時間とを対応付ける遅延情報ファイルを参照して、前記複数の配線の各々の遅延時間を算出するステップと、
前記複数の配線のうちの前記対象配線の前記遅延時間がホールド違反を表しているとき、第1、第2ホールド違反設定時間より長いか否かを検索するステップと
を更に含み、
前記第2ホールド違反設定時間は、前記第1ホールド違反設定時間よりも長く、
前記タイミング違反として、前記対象配線の前記遅延時間が、前記第1ホールド違反設定時間より長く、且つ、前記第2ホールド違反設定時間以下である場合、前記ダミー配線接続ステップを実行するステップ
を更に前記コンピュータに実行させる請求項11に記載のコンピュータプログラム。 - 前記対象配線の前記遅延時間が、前記第2ホールド違反設定時間を超える場合、前記ダミー配線よりも遅延時間を長くするためのフィルセルを前記対象配線上に配置してフィルセル配置配線を生成するステップと、
前記フィルセル配置配線が生成されたときに、前記フィルセル配置配線を前記対象配線として前記タイミング検索ステップを再度実行するステップと、
前記タイミング検索ステップが再度実行されたときに、前記タイミング違反として、前記対象配線の前記遅延時間が、前記第1ホールド違反設定時間より長く、且つ、前記第2ホールド違反設定時間以下である場合、前記ダミー配線接続ステップを実行するステップと
の各ステップを更に前記コンピュータに実行させる請求項12に記載のコンピュータプログラム。 - 前記ダミー配線接続ステップが実行されたときに、前記レイアウトデータを出力装置に出力するステップ
を更に前記コンピュータに実行させる請求項9〜13のいずれかに記載のコンピュータプログラム。 - 前記ダミー配線接続ステップが実行されたときに、前記修正対象配線を前記対象配線として前記タイミング検索ステップを再度実行するステップと、
前記タイミング検索ステップが再度実行されたときに、前記タイミング違反として、前記対象配線の前記遅延時間が、前記第1ホールド違反設定時間より長く、且つ、前記第2ホールド違反設定時間以下である場合、前記ダミー配線接続ステップを再度実行するステップと
の各ステップを更に前記コンピュータに実行させる請求項12又は13に記載のコンピュータプログラム。 - 前記ダミー配線接続ステップが実行されたときに、前記修正対象配線を前記対象配線として前記タイミング検索ステップを再度実行するステップと、
前記タイミング検索ステップが再度実行されたときに、前記タイミング違反を表していない場合、前記レイアウトデータを出力装置に出力するステップ
を更に前記コンピュータに実行させる請求項15に記載のコンピュータプログラム。 - 請求項9〜16のいずれかに記載のコンピュータプログラムがインストールされたコンピュータ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007168218A JP4993362B2 (ja) | 2007-06-26 | 2007-06-26 | 半導体集積回路の自動遅延調整方法 |
US12/213,372 US8056042B2 (en) | 2007-06-26 | 2008-06-18 | Automatic delay adjusting method for semiconductor integrated circuit by using dummy wiring |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007168218A JP4993362B2 (ja) | 2007-06-26 | 2007-06-26 | 半導体集積回路の自動遅延調整方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009009247A JP2009009247A (ja) | 2009-01-15 |
JP4993362B2 true JP4993362B2 (ja) | 2012-08-08 |
Family
ID=40162321
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007168218A Expired - Fee Related JP4993362B2 (ja) | 2007-06-26 | 2007-06-26 | 半導体集積回路の自動遅延調整方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8056042B2 (ja) |
JP (1) | JP4993362B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5418341B2 (ja) * | 2010-03-19 | 2014-02-19 | 富士通株式会社 | 設計支援プログラム、設計支援装置および設計支援方法 |
US8370786B1 (en) * | 2010-05-28 | 2013-02-05 | Golden Gate Technology, Inc. | Methods and software for placement improvement based on global routing |
JP5609364B2 (ja) * | 2010-07-22 | 2014-10-22 | 富士通株式会社 | 集積回路設計装置、集積回路設計方法、及び集積回路設計プログラム |
US8612913B1 (en) * | 2012-12-21 | 2013-12-17 | Synopsys, Inc. | Automated approach to planning critical signals and busses |
TWI493370B (zh) * | 2013-03-05 | 2015-07-21 | Univ Nat Chiao Tung | 工程變更之保持時間修復方法 |
US9330224B2 (en) * | 2014-04-30 | 2016-05-03 | Oracle International Corporation | Method and apparatus for dummy cell placement management |
US9569571B1 (en) | 2015-12-10 | 2017-02-14 | International Business Machines Corporation | Method and system for timing violations in a circuit |
US10523188B2 (en) | 2016-02-23 | 2019-12-31 | Samsung Electronics Co., Ltd. | Semiconductor device |
US10318699B1 (en) * | 2017-06-13 | 2019-06-11 | Xilinx, Inc. | Fixing hold time violations using hold time budgets and slacks of setup times |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0547929A (ja) * | 1991-08-14 | 1993-02-26 | Hitachi Micom Syst:Kk | 自動配置配線方法 |
JP2877071B2 (ja) * | 1996-04-12 | 1999-03-31 | 日本電気株式会社 | 遅延エラー改善方式 |
US6637014B2 (en) * | 2001-03-06 | 2003-10-21 | Nec Corporation | Crosstalk mitigation method and system |
JP2003273221A (ja) | 2002-03-15 | 2003-09-26 | Fujitsu Ltd | 配線の遅延調整を可能にする集積回路のレイアウト方法及びそのプログラム |
JP3616611B2 (ja) * | 2002-05-14 | 2005-02-02 | 株式会社東芝 | 半導体集積回路装置の設計装置、半導体集積回路の設計方法および半導体集積回路設計プログラム |
US7191416B2 (en) * | 2003-01-27 | 2007-03-13 | Stmicroelectronics Limited | System and method for modifying integrated circuit hold times |
US20060168551A1 (en) * | 2003-06-30 | 2006-07-27 | Sanyo Electric Co., Ltd. | Integrated circuit having a multi-layer structure and design method thereof |
US7069528B2 (en) * | 2003-08-27 | 2006-06-27 | Nec Electronics America, Inc. | System and method for reducing timing violations due to crosstalk in an integrated circuit design |
JP2005086153A (ja) * | 2003-09-11 | 2005-03-31 | Matsushita Electric Ind Co Ltd | 半導体装置の設計方法 |
JP4346410B2 (ja) * | 2003-10-28 | 2009-10-21 | 東芝メモリシステムズ株式会社 | 半導体集積回路の配線設計方法及び半導体集積回路 |
US7278126B2 (en) * | 2004-05-28 | 2007-10-02 | Qualcomm Incorporated | Method and apparatus for fixing hold time violations in a circuit design |
JP4768500B2 (ja) * | 2006-04-17 | 2011-09-07 | 株式会社東芝 | 半導体集積回路の配線レイアウト装置、配線レイアウト方法、及び配線レイアウトプログラム |
JP2007335850A (ja) * | 2006-05-16 | 2007-12-27 | Matsushita Electric Ind Co Ltd | 半導体集積回路、半導体集積回路の配線パターン設計方法および配線パターン設計装置 |
US7392496B1 (en) * | 2006-10-03 | 2008-06-24 | Lsi Corporation | Device for avoiding timing violations resulting from process defects in a backfilled metal layer of an integrated circuit |
-
2007
- 2007-06-26 JP JP2007168218A patent/JP4993362B2/ja not_active Expired - Fee Related
-
2008
- 2008-06-18 US US12/213,372 patent/US8056042B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8056042B2 (en) | 2011-11-08 |
US20090007041A1 (en) | 2009-01-01 |
JP2009009247A (ja) | 2009-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4993362B2 (ja) | 半導体集積回路の自動遅延調整方法 | |
US6598215B2 (en) | Datapath design methodology and routing apparatus | |
US8677292B2 (en) | Cell-context aware integrated circuit design | |
US20060151810A1 (en) | Semiconductor device and computer program product for designing the same | |
US7325218B2 (en) | Wiring method, program, and apparatus | |
US6502229B2 (en) | Method for inserting antenna diodes into an integrated circuit design | |
US20110145775A1 (en) | Cell library, layout method, and layout apparatus | |
JP4272647B2 (ja) | 半導体集積回路装置のレイアウト方法及びそのレイアウトプログラム | |
US6066178A (en) | Automated design method and system for synthesizing digital multipliers | |
JP2006323643A (ja) | 半導体集積回路のフロアプラン設計プログラム、フロアプラン設計装置、および設計方法 | |
US20060242613A1 (en) | Automatic floorplanning approach for semiconductor integrated circuit | |
US7308667B2 (en) | LSI physical designing method, program, and apparatus | |
US20050183053A1 (en) | Software product for and method of laying-out semiconductor device | |
US20040216067A1 (en) | Method of determining arrangement of wire in semiconductor intergrated circuit | |
US7073142B2 (en) | Wiring diagram verifying method, program, and apparatus | |
JP2006155524A (ja) | 半導体集積回路の検証方法、検証装置および検証プログラム | |
US20210264081A1 (en) | Methods of designing semiconductor devices, design systems performing the same and methods of manufacturing semiconductor devices using the same | |
US20120047480A1 (en) | Design method of semiconductor integrated circuit and computer readable medium | |
US9293450B2 (en) | Synthesis of complex cells | |
JP2002217300A (ja) | セル配置方法 | |
JP4966838B2 (ja) | クロック配線処理装置、クロック配線処理方法、及びプログラム | |
JP4987787B2 (ja) | 配置検証装置 | |
JP2008227035A (ja) | スペアセル用のセルデータ、半導体集積回路の設計方法及び半導体集積回路。 | |
JP3130810B2 (ja) | 自動配置配線方法 | |
JP2000150659A (ja) | 半導体集積回路装置のレイアウト設計方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100315 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120425 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120427 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150518 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4993362 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |